JPH0319537A - 異常信号出力保護方法 - Google Patents

異常信号出力保護方法

Info

Publication number
JPH0319537A
JPH0319537A JP1154929A JP15492989A JPH0319537A JP H0319537 A JPH0319537 A JP H0319537A JP 1154929 A JP1154929 A JP 1154929A JP 15492989 A JP15492989 A JP 15492989A JP H0319537 A JPH0319537 A JP H0319537A
Authority
JP
Japan
Prior art keywords
frame
clock
output
alarm
pulse generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1154929A
Other languages
English (en)
Inventor
Shinzo Tsurumaki
弦巻 信三
Shunichi Kasahara
俊一 笠原
Kunio Takada
高田 邦夫
Masashi Oba
大庭 政司
Sei Sukegawa
聖 助川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1154929A priority Critical patent/JPH0319537A/ja
Publication of JPH0319537A publication Critical patent/JPH0319537A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要] 回線よりの、データと警報及び制御信号よりなるフレー
ムを、該回線より抽出したクロックにてメモリに書込み
、同期網用パルス発生器よりの局内クロックに乗り換え
て読み出し、データと警報及び制御信号に分離し転送す
るデータ伝送装置の、異常信号出力保護方法に関し、 回線より抽出するクロックのクロックスリップにより発
生する異常警報及び制御信号の出力を阻止する、異常信
号出力保護方法の提供を目的とし、データと、警報及び
制御信号とに分離する分離部の出力の、警報及び制御信
号を記憶して出力するフレームメモリ及び第2のエラス
ティックストアメモリ(以下ESと称す)及び計数回路
を設け、回線よりフレームを検出しフレームパルスを出
力するフレーム検出部の出力のフレームパルスを、回線
のデータのクロックに同期したクロックを出力する第1
のパルス発生器の書込みクロックにて該第2のESに書
込み、 同期網用パルス発生器よりの局内クロックに同期してク
ロックを出力する第2のパルス発生器よりのフレームパ
ルス及び読み出しクロソクにて読み出し、該計数回路に
入力し、該読み出しクロソクにてフレームパルス間のク
ロック数を計数し、所定値であれば、該フレームメモリ
に書き込んだ警報及び制御信号を出力し、所定値でなけ
れば該フレームメモリに書き込んだ前フレームの警報及
び制御信号を出力するように構成する。
〔産業上の利用分野〕
本発明は、回線よりの、データと警報及び制御信号より
なるフレームを、該回線より抽出したクロックにてメモ
リに書込み、同期網用パルス発生器よりの局内クロック
に乗り換えて読み出し、データと警報及び制御信号に分
離し転送するデータ伝送装置の、回線より抽出するクロ
ツクのクロックスリップにより発生する異常警報及び制
御信号の出力を阻止する異常信号出力保護方法に関する
. 回線より抽出するクロックのクロックスリップが発生す
るl例の伝送システムを示すと、第4図に示す如くであ
る。
宅内装置20は、データ伝送装置21よりの回線23を
介してのデータより、クロックを抽出し位相同朋回路(
以下PLLと称す)22にて位相同期したクロックを発
生させ、このクロックを用いて、データを、回線24よ
りデータ伝送装置21に送信している。
この場合、回線23が断となると、PLL22は自走し
、出力クロックは元の正しい周波数と僅かずれた周波数
となるクロックスリップを起こし、この周波数の僅かず
れたクロックにて、データをデータ伝送装置21に送信
するようになる。
このような場合でも、データ伝送装置2lは異常警報及
び制御信号の出力を阻止出来ることが望ましい. 〔従来の技術〕 第3図は従来例のデータ伝送装置のブロック図である. 第3図において、回線のデータより、フレームを検出し
フレームパルスを出力するフレーム検出部2のフレーム
パルスと、 該回線にて位相歪が発生するが、正確にデータを書き込
む為に、該回線のデータより抽出したクロックに位相同
期させるPLL 1の出力を用い所要のクロックを発生
させるパルス発生器9よりの書込みクロツクにて、 データと、警報及び制御信号よりなるフレームをES3
に書込む。
一方、同期網用パルス発生器よりの局内クロックを用い
所要のクロックを発生させるパルス発生a4よりのフレ
ームパルス及び読み出しクロツクにて、該ES3よりフ
レームを読み出し、分離部5に送る。
分離部5では、パルス発生器4よりの分離用パルスを用
い、データと、警報及び制御信号に分離し転送する。
〔発明が解決しようとする諜B] しかしながら、回線より入力するデータのクロックがク
ロックスリップを起こし、周波数が僅かずれると、PL
LI及びパルス発生器9の出力のクロック及び書込みク
ロックの周波数は僅かずれ、又フレーム検出部2にて検
出し出力するフレームパルスの間隔が僅かに変動する。
従って、フレームを検出部2の出力のフレームパルス及
びパルス発生器9の書込みクロックにて書き込んだ、デ
ータと、警報及び制御信号よりなるフレームを、パルス
発生器4よりのフレームパルス及び読み出しクロックに
て読み出すと、誤ったものとなり、分離部5にて分離し
た警報及び制御信号が装置に送られると、装置が異常動
作を起こす問題点がある. 本発明は、回線より抽出するクロックのクロックスリッ
プにより発生する異常警報及び制御信号の出力を阻止す
る、異常信号出力保護方法の提供を目的としている。
〔課題を解決するための手段〕
第1図は本発明の原理ブロック図である。
第1図に示す如く、回線のデータより、フレームを検出
しフレームパルスを出力するフレーム検出部2のフレー
ムパルスと、 該回線のデータより抽出したクロックに位相同期させる
PLLIの出力を用い所要のクロックを発生させる第1
のパルス発生器9よりの書込みクロックにて、 データと、警報及び制御信号よりなるフレームを第lの
ES3に書込む。
一方、同am用パルス発生器よりの局内クロックを用い
所要のクロックを発生させる第2のパルス発生器4より
のフレームパルス及び読み出しクロックにて、該第lの
ES3よりフレームを読み出し、分離部5にて、データ
と警報及び制御信号に分離し転送するデータ伝送装置に
おいて、該分離部5の出力の警報及び制御信号を記憶し
て出力するフレームメモリ6及び第2のES7及び計数
回路8を設ける。
そして、該フレームを検出部2の出力のフレームパルス
を、該第1のパルス発生器9の書込みクロックにて該第
2のES7に書込み、該第2のパルス発生器4よりのフ
レームパルス及び読み出しクロックにて読み出し、該計
数回路8に入力し、該読み出しクロックにてフレームパ
ルス間のクロック数を計数する。
この計数値が、所定値であれば、該フレームメモリ6に
書き込んだ警報及び制御信号を出力し、所定値でなけれ
ば該フレームメモリ6に書き込んだ前フレームの警報及
び制御信号を出力するようにする。
(作 用〕 本発明によれば、フレーム検出部2の出力のフレームパ
ルスを、該第1のパルス発生器9の書込みクロックにて
該第2の已S7に書込み、該第2ノハルス発生器4より
のフレームパルス及び読み出しクロックにて読み出し、
該計数回路8に入力し、該読み出しクロックにてフレー
ムパルス間のクロック数を計数し、所定値であれば、該
フレームメモリ6に書き込んだ警報及び制御信号を出力
し、所定値でなければ該フレームメモリ6に書き込んだ
前フレームの警報及び制御信号を出力するようにしてい
る。
この場合、回線より入力するデータにクロックスリンブ
が発生すると、該第lのパルス発生器9の出力クロック
の周波数と、該第2のパルス発生器4の出力クロックの
周波数とは僅かに異なることになり、第2のES7に書
込んだ、該フレーム検出部2の出力のフレームパルスを
、該第2のパルス発生器4よりの出力クロックにて読み
出し、該計数回路8にて、該第2のパルス発生器4より
の出力クロツクにて計数すると、計数値は所定の{直と
異なる。
計数値が所定の値と異なると、該フレームメモリ6に書
き込んだ前フレームの正常な警報及び制御信号を出力す
る。
従って、警報及び制御信号を受信する装置は異常動作を
起こすことはなくなる。
〔実施例] 第2図は本発明の実施例のデータ伝送装置のブロック図
である。
第2図で第3図の従来例と異なる点は、ES7、計数回
路8、フレームメモリ6−1.6−2、スイッチSWI
,SW2 (  SWI,SW2は連動)を設けた点で
あるので、この点を中心に以下説明する。
分離部5の出力の警報及び制御信号は、スイッチSWl
が実線にて接続されている場合は、フレームメモリ6−
1に書き込まれ、読み出しは、スイッチSW2の実線で
接続されているフレームメモリ6−2より読み出される
又、スイッチSWIが点線にて接続されている場合は、
フレームメモリ6−2に書き込まれ、読み出しは、スイ
ッチSW2の点線で接続されているフレームメモリ6−
1より読み出される。
このスイッチSWI,SW2の動作は、正常な場合は、
実線接続.点線接続と交互に繰り返される。
ES7には、フレーム検出部2よりのフレームパルスを
、パルス発生器9よりの書込みクロックにて書き込む。
そして、パルス発生器4よりのフレームパルス及び読み
出しクロックにて読み出し、計数回路8に入力し、フレ
ームパルス間を、該読み出しクロックにて計数し、正常
であれば、分離部5の出力の警報及び制御信号をフレー
ムメモリ6−1に書き込む。
そして次のフレームの警報及び制御信号はフレームメモ
リ6−2に書き込まれ、読み出しは、フレームメモリ6
−2,フレームメモリ6−1より読み出される. ところが、例えば、第4図の回線23が断になり、デー
タ伝送装置へのデータにクロックスリップが発生すると
、ES7に、パルス発生器9よりの書込みクロックにて
書き込んだ、フレーム検出部2よりのフレームパルスを
、パルス発生器4よりのフレームパルス及び読み出しク
ロックにて読み出し、計数回路8に入力し、フレームパ
ルス間を、該読み出しクロックにて計数すると、正常な
値と異なる値となる。
正常な値と異なると、スイッチSWI.SW2の交互切
り替え動作を停め、正常な警報及び制御信号が書き込ま
れているフレームメモリ例えば6−2より正常な警報及
び制御信号を出力する。
従って、この警報及び制御信号を受信する装置は異常な
動作をすることはない。
(発明の効果) 以上詳細に説明せる如く本発明によれば、データが入力
する回線にてクロックスリップが発生しても、警報及び
制御信号を受信する装置が異常動作をすることがなくな
る効果がある。
第3図は従来例のデータ伝送装置のブロック図、第4図
は1例のデータ伝送システムのブロック図である。
図において、 1.22は位相同期回路、 2はフレームぞ検出部、 3,7はエラスティックストアメモリ、4,9はパルス
発生器、 5は分離部、 66−16−2はフレームメモリ、 8は計数回路、 20は室内装置、 21はデータ伝送装置、 23.24は回線を示す。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の実施例のデータ伝送装置のブロック図

Claims (1)

  1. 【特許請求の範囲】 回線のデータより、フレームを検出しフレームパルスを
    出力するフレーム検出部(2)のフレームパルスと、 該回線のデータより抽出したクロックに位相同期させる
    位相同期回路(1)の出力を用い、所要のクロックを発
    生させる第1のパルス発生器(9)よりの書込みクロッ
    クにて、 データと、警報及び制御信号よりなるフレームを第1の
    エラステイツクストアメモリ(3)に書込み、 一方、同期網用パルス発生器よりの局内クロックを用い
    所要のクロックを発生させる第2のパルス発生器(4)
    よりのフレームパルス及び読み出しクロックにて、該第
    1のエラステイツクストアメモリ(3)よりフレームを
    読み出し、分離部(5)にて、データと警報及び制御信
    号に分離し転送するデータ伝送装置において、 該分離部(5)の出力の警報及び制御信号を記憶して出
    力するフレームメモリ(6)及び第2のエラステイツク
    ストアメモリ(7)及び計数回路(8)を設け、 該フレーム検出部(2)の出力のフレームパルスを、該
    第1のパルス発生器(9)の書込みクロックにて該第2
    のエラステイツクストアメモリ(7)に書込み、該第2
    のパルス発生器(4)よりのフレームパルス及び読み出
    しクロックにて読み出し、該計数回路(8)に入力し、
    該読み出しクロックにてフレームパルス間のクロック数
    を計数し、 所定値であれば、該フレームメモリ(6)に書き込んだ
    警報及び制御信号を出力し、所定値でなければ該フレー
    ムメモリ(6)に書き込んだ前フレームの警報及び制御
    信号を出力するようにしたことを特徴とする異常信号出
    力保護方法。
JP1154929A 1989-06-16 1989-06-16 異常信号出力保護方法 Pending JPH0319537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1154929A JPH0319537A (ja) 1989-06-16 1989-06-16 異常信号出力保護方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1154929A JPH0319537A (ja) 1989-06-16 1989-06-16 異常信号出力保護方法

Publications (1)

Publication Number Publication Date
JPH0319537A true JPH0319537A (ja) 1991-01-28

Family

ID=15595031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1154929A Pending JPH0319537A (ja) 1989-06-16 1989-06-16 異常信号出力保護方法

Country Status (1)

Country Link
JP (1) JPH0319537A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100429614C (zh) * 2000-05-24 2008-10-29 夏普株式会社 图象显示***、主机设备和显示设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100429614C (zh) * 2000-05-24 2008-10-29 夏普株式会社 图象显示***、主机设备和显示设备

Similar Documents

Publication Publication Date Title
EP0356012B1 (en) TDM Demultiplexer
JPH0319537A (ja) 異常信号出力保護方法
JP2949945B2 (ja) 伝送路切替回路
JP3241663B2 (ja) クロック乗替回路
JP2602738B2 (ja) 出力断検出回路
JP2705443B2 (ja) 送信フレームタイミング発生回路
JPS59161144A (ja) フレ−ム同期化回路
SU1756893A1 (ru) Устройство дл реконфигурации резервируемых блоков
JPH03190437A (ja) 入力信号周波数異常検出回路
JPS6238697A (ja) 局線信号選択回路
JPH01103060A (ja) 異常処理方式
JP2864530B2 (ja) フレーム同期監視方式
SU1667137A1 (ru) Устройство дл приема и обработки команд телеуправлени
JPS60187163A (ja) バツフアメモリ回路
JP2655738B2 (ja) 二重化系―一重化系間系切り替え方式
JPS6113826A (ja) 回路動作監視方式
JPS6184136A (ja) スリツプ制御回路
JPH0327636A (ja) プレジオクロナスバッファ装置
JPH06303211A (ja) 警報伝送装置
JPH06197101A (ja) 従属同期網におけるクロック再生回路
JPH0817465B2 (ja) 音声信号切換回路
JPS6359622B2 (ja)
JPS62168438A (ja) クロツク信号安全保障装置
JPS59127449A (ja) デ−タ伝送装置
JPH0431128B2 (ja)