JPH03195051A - 滋性合金膜被覆リード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体素子等の電子部品、或ｔ、％ｃｔモジ
ュールを外部に電気的に接続するためのリードフレーム
やリードピン等のリードに関し、特に電気的ノイズを有
効に抑制する手段を備えた磁性合金膜被覆リードに関す
る。

（従来の技術） プリント配線板に実装する装置や部品の中に！よ、例え
ば、トランス、整流ダイオード、スイッチングトランジ
スタ等のように電気的ノイズを発生し易い部品がある。

これらの部品が発生するノイズは、プリント配線板上の
導体回路を介して他の部品へ伝わり、モジュールの機能
に種々の影響を及ぼす虞がある。

そこで、従来から、このような電気的ノイズを有効に抑
制する手段が種々案出されている。最も基本的な手段と
しては、電気的ノイズを吸収するノイズフィルタをプリ
ント配線板上に設ける方法であるが、この場合、ノイズ
フィルタを設ける分だけ部品点数が増加することとなっ
て、近年要求されてきているモジュールの小型化に逆行
することになってしまう。そこで、次に案出されたのが
第１０図に示す手段であって、これは、多数の薄片のフ
ェライト磁性体を積層してなるコア（９５）を部品（９
３）のリード（９４）に挿入し、部品（９３）より発生
する電気的ノイズをコア（９５）で吸収して、ノイズが
プリント配線板（９０）の導体回路（９１）へスルーホ
ール（９２）を介して伝わるのを抑制するようにしたも
のである。ところが、この手段の場合には、部品（９３
）のリード（９４）にコア（９５）を取り付けるための
スペースが必要で、プリント配線板（９０）自体として
も大きな実装スペースが必要となり、そのため、リード
ピッチの細かい部品には対応できず、また、リード（９
４）にコア（９５）を挿入する必要から表面実装部品に
は対応できないという問題が残されていた。

そこで昨今案出されたのが、特開平１−１２４２８３号
公報に開示されているコア内蔵型プリント配線板（９０
）である。このプリント配線板（９０）は、第１１図に
示すように、部品（９３）のリード（９４）に挿入した
コア（９５）をプリント配線板（９０）の内部に埋め込
み、このコア（９５）をスルーホール（９２）を介して
導体回路（９１）に接続して、前述と同様、コア（９５
）によって電気的ノイズを吸収して、ノイズが導体回路
（９１）又は部品（９３）に伝わるのを抑制するように
したものである。

（発明が解決しようとする課題） しかしながら、前述のコア内蔵型プリント配線板にあっ
ては、確かに実装スペースを小さくすることはできるが
、コアをプリント配線板の内部に埋め込む必要があるた
め、その埋め込みに手間がかかって、コストアップにつ
ながるという問題があり、また、コアを使用している以
上、リードピッチの細かい部品、例えば、ピングリッド
アレイ（ＰＧＡ）タイプの部品のような高密度部品には
対応できないばかりか、表面実装部品の場合にも対応で
きないという問題が依然残されていた。

本発明は以上のような経緯に基づいてなされたものであ
り、その解決しようとする課題は、ノイズフィルタやコ
アの設置スペースに基づくプリント配線板の高密度化が
できないという点と、表面実装技術には適用できないと
いう点である。

そして、本発明の目的とするところは、ノイズフィルタ
やコアをなくすことによって、高密度化に対応可能であ
ると共に表面実装技術にも対応可能であって、電気的ノ
イズを十分に抑制することができる手段を提供すること
にある。

（課題を解決するための手段） 上記のような課題を解決するために、本発明が採った手
段は、実施例で使用する符号を付して説明すると、 「電子部品（２１）或いはモジュール（４０）を外部に
電気的に接続するためのリード（１０）であって、その
少なくとも電気的に接続されない部分を磁性合金膜（１
１）により被覆したことを特徴とする磁性合金膜被覆リ
ード（１０）Ｊをその要旨とするものである。

つまり、この磁性合金膜被覆リード（１０）は、第１図
に示すような半導体素子（２１）を搭載して外部と電気
的接続を行うリードフレーム（１０）や、第５図に示す
ようなＰＧＡタイプの半導体素子搭載用基板（３０）を
外部と電気的接続を行う際に使用されるリードピン（１
０）、さらには、第８図に示すようなモジュール（４０
）の接続端子（４１）に係合接続されて外部と電気的接
続を行うクリップ型リード（１０）等、電子部品（２１
）あるいはモジュール（４０）を外部と電気的に接続す
るためのリード（１０）であって、少なくとも電気的接
続が行われない部分の周わりを、ニッケル（Ｎｉ）及び
鉄（Ｆｅ）を主成分とする合金等の磁性合金膜（１１）
により被覆して、リード（１０）自体の透磁率を高めた
ものである。

少なくとも外部と電気的接続を行わない部分を磁性合金
膜（１１）で被覆するのは、一般に磁性合金膜（１１）
　（例えば、Ｎｉ−Ｆｅ合金膜）は、導電性がそれほど
良くないため、リード（１０）自体をこの合金膜（１１
）で被覆するより、電気的接続を行う部分（１２）（１
３）、即ち、接続端子となる部分（１２）（１３）は被
覆しないほうが、電気的特性上から好ましいからである
。

次に、磁性合金膜（１１）の材質については、特に限定
されないが、−数的なニッケル及び鉄を主成分としたＮ
ｉ−Ｆｅ合金であれば良く、この場合の成分比率がＮｉ
　：Ｆｅ＝８０：２０程度で透磁率が最大となることは
周知の事実であり、特公昭５１−１８３７０号公報等に
開示されているＮｉ−Ｆｅ−Ｍｏ（モリブデン）合金や
、特公昭５８−５７５１９号公報に開示されているＮ１
−Ｆｅ−Ｂ（ホウ素）合金でも高透磁率が得られる。

次に、この磁性合金膜（１１）を形成する方法としては
例えば、Ｎｉ−Ｆｅ合金箔をリードの周りに貼着する方
法、メツキにより形成する方法、あるいは蒸着により形
成する方法など種々があるが、リード（１０）の周りを
完全に被覆することができるならば、いずれの方法によ
っても良いことは勿論である。

（発明の作用） 以上のような手段を採ることによって、本発明に係る磁
性合金膜被覆リード（ｌＯ）は、次のように作用する。

すなわち、少なくとも電気的に接続されない部分を磁性
合金膜（１１）で被覆することにより、従来のコアと同
様、電子部品（２１）やモジュール（４０）から発生す
る電気的ノイズをこの磁性合金膜（１１）に生ずる磁界
の作用により吸収し、さらに他の部品やモジュールで発
生したノイズをもこの磁性合金膜（１１）で吸収するの
である。つまり、この磁性合金膜（１１）によって電気
的ノイズの出入りを遮断するのである。

また、本発明は、リード（ｌＯ）の少なくとも電気的接
続を行われない部分を磁性合金膜（１１）で被覆すれば
よく、従来のようにノイズフィルタやコア等を必要とし
ないため、コア等を実装する手間が省けるばかりか、コ
ア等の実装スペースを必要としないのである。

（実施例） 次に、本発明に係る磁性合金膜被覆リード（１０）の各
実施例について説明する。

実」１例」２ 第１図には、本発明に係る磁性合金膜被覆リードをリー
ドフレーム（１０）に適用した第一実施例が示しである
。このリードフレーム（ｌＯ）は、第４図に示すように
、アイランド（１４）に半導体素子（２１）を搭載する
と共に、この半導体素子（２１）とリードフレーム（１
０）のインナーリード（１２）とをポンディングワイヤ
ー（２３）により電気的接続を行い、これらを封止樹脂
（２４）により封止して半導体素子搭載装置（２０）と
なるものである。本実施例に係るリードフレーム（１０
）は、リン青銅箔にエツチング、穴明は等の所望の加工
を施した後、電気的接続が行われない部分にＮｉ−Ｆｅ
合金メツキを施したものである。この場合のＮｉ及びＦ
ｅの成分比率は、Ｎｉ：Ｆｅ＝８０：２０とし、電解法
によりメツキした。メツキを施す部分については、電気
的接続が行われない部分、即ち、第１図〜第３図に示す
ようにボンディングワイヤー（２３）が接続されるイン
ナーリード（１２）と、外部と電気的接続を行うアウタ
ーリード（１３）を除くすべてを被覆するようにメツキ
した。

本実施例に係るリードフレーム（ｌＯ）によれば、Ｎｉ
−Ｆｅ合金メツキが磁性合金膜（１１）となって、この
磁性合金膜（１１）によって半導体素子（２１）から発
生する電気的ノイズや外部から流入する電気的ノイズを
吸収して、信頼性の高い半導体素子搭載装置（２０）と
することができるのである。

Ｋ五１ユ 第５図及び第６図には、本発明に係る磁性合金膜被覆リ
ードをＰＧＡタイプの半導体素子搭載用基板（３０）の
リードビン（ｌＯ）に適用した第二実施例が示しである
。このリードピン（ｌＯ）は半導体素子搭載用基板（３
０）のスルーホール（３２）に挿入されて、導体回路（
３１）を介して搭載される半導体素子と外部とを電気的
に接続するためのものである。本実施例に係るリードピ
ン（１ｏ）は、鋼材からなるリードピン（ｌＯ）に電気
的接続が行われない部分をＮｉ−Ｆｅ合金膜により被覆
したものである。Ｎｉ−Ｆｅ合金膜は、第一実施例とほ
ぼ同様に電解法によるメツキにより形成したものであり
、メツキを施す部分については、第６図に示すようにス
ルーホール（３２）との接続を行うピン基端部（１２）
及び外部と電気的接続を行うビン先端部（１３）を除く
すべてを被膜するようにメツキした。

本実施例の場合も、第一実施例と同様、Ｎｉ−Ｆｅ合金
膜が磁性合金膜（１１）となってこのリードピン（１０
）によって電気的ノイズが吸収され、半導体素子へのノ
イズの出入りが遮断されるのである。

Ｋ獲■ユ 第７図には、第二実施例と同様に、本発明に係る磁性被
膜リードをＰＧＡタイプの半導体素子搭載用基板のリー
ドピン（１０）に適用した第三実施例が示しである。本
実施例に係るリードピン（１０）は、リン青銅材からな
るリードピン（１０）であって、第７図に示すようにス
ルーホール（３２）との接続を行うリード基端部（１２
）及び外部と電気的接続を行うピン先端部（１３）を除
くすべてを被覆するように接続層（１５）、Ｎｉ−Ｆｅ
合金膜（１１）を交互に積層したものである。

本実施例の場合も、他の実施例と同様、Ｎｉ−Ｆｅ合金
めっき膜（１１）が磁性合金膜（１１）となって、この
リードピン（１０）によって電気的ノイズがより一層効
率よく吸収され、半導体素子等へのノイズの出入りが遮
断されるのである。

友ｍ 第８図及び第９図には、本発明に係る磁性合金膜被覆リ
ードをクリップ型リード（１０）に適用した第四実施例
が示しである。このクリップ型リード（１０）は、他の
モジュール（４０）の接続端子（４１）を挟持して外部
と電気的接続を行うものである。本実施例に係るクリッ
プ型リード（１０）は、４２アロイ材を打抜き加工して
りＩノツプ型に形成し、その後、電気的接続が行われな
い部分に、第一実施例〜第三実施例と同様の方法により
Ｎｉ−Ｆｅ合金膜を形成した。メツキを施す部分につい
ては、第８図及び第９図に示すように、モジュール（４
０）の接続端子（４１）を挟持するクリップ部（１２）
及び外部と電気的接続を行うリード先端部（１３）を除
くすべてを被覆するようにメツキした。

本実施例の場合も、第一実施例〜第三実施例と同様、Ｎ
　ｉ　−Ｆ　ｅ合金膜が磁性合金膜（１１）となって、
このクリップ型リード（１０）によって電気的ノイズが
吸収され、モジュール（４０）へのノイズの出入りが遮
断されるのである。

（発明の効果） 以上詳述したように、本発明に係る磁性合金膜被覆リー
ドは、［電子部品或いはモジュールを外部に電気的に接
続するためのリードであって、その少なくとも電気的に
接続されない部分を磁性合金膜により被覆したこと」を
その構成上の特徴としている。

従って、本発明に係る磁性合金膜被覆リードによれば、
少なくとも電気的接続がされない部分を磁性合金膜で被
覆することにより、従来のコアと同様、電子部品やモジ
ュールから発生するノイズはこの磁性合金膜に生ずる磁
界の作用によって吸収され、さらに、他の部品やモジュ
ールで発生したノイズもこの磁性合金膜によって吸収さ
れるため、電気的ノイズが他の部品やモジュールへ伝わ
るのを有効に抑制することができるのである。

また、本発明によればリードを磁性合金膜で被覆すれば
良く、従来のようにノイズフィルタやコア等を必要とし
ないため、コア等を実装する手間が省けてコストダウン
を図ることができ、さらに、コア等を実装するためのス
ペースを必要としないため、高密度化及び表面実装技術
にも容易に対応することができるのである。

【図面の簡単な説明】

第１図は本発明に係る磁性合金膜被覆リードをリードフ
レームに適用した第一実施例を示す平面図、第２図は第
１図のＡ−Ａ拡大断面図、第３図は第１図のＢ−Ｂ拡大
断面図、第４図は第一実施例に係るリードフレームを使
用して形成した半導体素子搭載装置を示す断面図、第５
図は本発明に係る磁性合金膜被覆リードをＰＧＡタイプ
の半導体素子搭載用基板のリードピンに適用した第二実
施例を示す斜視図、第６図は第５図のリードピン近傍の
拡大断面図、第７ｒｌ！Ｊは第三実施例に係るリードピ
ンの拡大断面図、第８図は本発明に係る磁性合金膜被覆
リードをクリップ型リードに適用した第四実施例を示す
平面図、第９図は第８図のＣ−Ｃ拡大断面図、第１０図
はコアを使用した従来のノイズ抑制手段を示す拡大断面
図、第１１図は別の従来のノイズ抑制手段を示す拡大断
面図である。 符　　号　　の　　説　　明 ｌＯ・・・磁性合金膜被覆リード（リードフレーム、リ
ードピン、クリップ型リード）、１１・・・磁性合金膜
、１２・・・インナーリード（ピン基端部、クリップ部
）、１３・・・アウターリード（ピン先端部、リード先
端部）、１４・・・アイランド、１５・・・絶縁層、２
０・・・半導体素子搭載装置、２１・・・電子部品（半
導体素子）、２３・・・ボンディングワイヤー、２４・
・・樹脂、３０・・・半導体素子搭載用基板、３１・・
・導体回路、３２・・・スルーホール、４０・・・モジ
ュール、４１・・・接続端子、９０・・・プリント配線
板、９１・・・導体回路、９２・・・スルーホール、９
３・・・部品、９４・・・部品のリード、９５・・・コ
ア。 以上

Claims (1)

1. 【特許請求の範囲】 電子部品或いはモジュールを外部に電気的に接続するた
   めのリードであって、 その少なくとも電気的に接続されない部分を磁性合金膜
   により被覆したことを特徴とする磁性合金膜被覆リード
   。