JPH0319455A - アラーム転送回路 - Google Patents

アラーム転送回路

Info

Publication number
JPH0319455A
JPH0319455A JP1155197A JP15519789A JPH0319455A JP H0319455 A JPH0319455 A JP H0319455A JP 1155197 A JP1155197 A JP 1155197A JP 15519789 A JP15519789 A JP 15519789A JP H0319455 A JPH0319455 A JP H0319455A
Authority
JP
Japan
Prior art keywords
signal
alarm
clock
period
alarm detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1155197A
Other languages
English (en)
Inventor
Toshiaki Kinoshita
敏明 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1155197A priority Critical patent/JPH0319455A/ja
Publication of JPH0319455A publication Critical patent/JPH0319455A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 例えば,伝送システムに使用するアラーム転送回路に関
し、 入力したアラーム信号を必ず受信できる様にすることを
目的とし、 入力したアラーム信号を転送する際に,周′#J4t 
Iのクロックを用いて入力するアラーム信号を検出し,
アラーム検出信号を送出するアラーム検出部分と.該周
期L1のクロックを用いて周!tIInt,の基準クロ
ックの生成を繰り返すが.該アラーム検出信号が入力し
た時は入力時点から該周期nt1のクロックを生成する
基準クロック生成部分と、該アラーム検出信号と該周期
nt.の基準クロックを用いて該アラーム検出信号に同
期した周期m・nt.のタイミング信号を生成するモー
ド設定・タイミング信号生成部分と,該アラーム検出信
号とタイミング信号を用いて信号幅m・nt.のアラー
ム信号に変換して送出するアラーム送出部分とを有する
様に構戒する。
本発明は,例えば伝送システムに使用するアラム転送回
路に関するものである。
例えば,2つの端局が複数の中間中継局を介して接続さ
れ,両方の端局は中間中継局を介して相互にデータを伝
送L2ている。
また,中間中継局に障害が発生した時,障害が発生した
中間中継局から障害発生を示す信号(アラーム信号)が
下位にある中間中継局を介して端局に伝送され,端局は
このアラーム信号から障害局を特定して対応する処置を
取らなければならない。
そこで.各中間中継局はアラーム信号を下位局に送出す
る際,下位局において確実に受信できる様にすることが
必要である。
〔従来の技術] 第5図は従来例のブロック図,第6図は第5図の動作説
明図を示す。
ここで,第6図の左側の符号は第5図中の同じ符号の部
分の波形を示す。以下5第6図を参照して第5図の動作
を説明する。
先ず,第6図−のに示す様なアラーム信号が送信側に入
力すると,周MT1のアラームサンプリングクロックC
K. (以下,クロックCM,と省略する)を用いてD
タイプフリップフロツブ(以下1D−FFと省略する)
11に取り込まれる(第6図−■参照)。
そこで,このクロックに同期した出力がD−PF 12
に加えられ,クロックCK,と同一周期であるが,位相
がずれているクロックCKzで取り込まれ第5図一■に
示す様に信号幅がT,のアラーム信号が線路に送出され
る。
受信側では,受信したアラーム信号がD−FF 13に
クロックCK!を用いて取り込まれる。
〔発明が解決しようとする課題〕
ここで,従属同期の場合には各局は入力する高安定なマ
スタク口ツタに同期した基準クロックを生成し,この基
準クロックを用いて自局で使用するクロックを生成して
いる。
この為.局内で使用するアラーム検出用クロックは各局
間で位相,周期が異なり,非同期になっている。そこで
,送信側の局のクロック周期がT,,受信1例の局のク
ロソク周期がTtで,且つT!>T,の場合には,第6
図−■,■に示す様に受信した信号輻T,のアラーム信
号を受信側のクロックCLで検出できないことがある。
また,送信側も同様でクロックCK,の周期が入力する
アラーム信号の幅より長い場合,このアラーム信号の検
出ができないことがある。
即ち、クロック周期がアラーム信号の幅よりも長い場合
,この信号を検出できないことがある。
これにより.障害局から誤ったデータが送出されている
にも係わらず下位局は正しいデータとして中継するので
,端局では障害局を特定するのに時間がかかる。
本発明は入力したアラーム信号を必ず受信できる様にす
ることを目的とする。
(課題を解決する為の手段) 第1図は本発明の原理ブロック図を示す。
図中.3は周%A t rのクロックを用いて入力する
アラーム信号を検出し,アラーム検出信号を送出するア
ラーム検出部分で、2は該周期t1のクロックを用いて
周期nt,の基準クロックの生成を繰り返すが,該アラ
ーム検出信号が入力した時は入力時点から該周期nt,
のクロックを生或ずる基準クロック生成部分である。
また.4は該アラーム検出信号と該周期nt,の基準ク
ロックを用いて該アラーム検出信号に同期した周期m−
nt+のタイミング信号を生成するモード設定・タイミ
ング信号生戊部分で.5は該アラーム検出信号とタイミ
ング信号を用いて信号幅m・nt.のアラーム信号に変
換して送出するアラーム送出部分である。
〔作用〕
本発明はアラーム信号を送出する際には下位局の受信側
で検出可能な信号幅を持つアラーム信号に変換して送出
する。
この為.上位局から自局にアラーム信号が入力すると第
2図に示す様に従来例のクロックよりも短いIil M
t +のクロックを用いてアラーム検出部分に取り込ん
でアラーム検出信号を生成すると共に(第2図一■,■
参照),基準クロンク生成千段2で第5図一■に示す様
に周期nt,の基準クロックを生或する。
更に,モード設定・タイミング信号生成部分4で周11
,Ilnk.のクロックとアラーム検出信号とを用いて
周期mnt.のクロックを生成する。
そして,周期m n t,のクロックと上記のアラーム
検出信号とを用いて,アラーム信号を信号幅がmnt,
のアラーム信号に変換して送出する.この時.mの値は
上記の下位局受信側のクロック周期に適合する様に選択
するので.受信側では入力したアラーム信号を必ず受信
することができる(第2図一■.■参照)。
また,nt.が従来例の周pJITIに等しいとすると
,nの値を選択することにより自局に入力するアラーム
信号の信号幅が狭くても受信することができる。
〔実施例〕
第3図は本発明の実施例のブロック図,第4図は第3図
の動作説明図を示す。ここで,第4図の左側の符号は第
3図中の同じ符号の部分の波形を示す。また,第4図(
a)と第4図(b)とは時間尺度が異なり後者の方が短
い。
以下,第4図を参照して第3図の動作を説明する。尚,
アラームサンプリングクロックCKffは8KHz,基
準クロックCK.は400 Hz,受信側サンブソング
クロックは100 Hzとする。即ち,m=4,n=2
0とする。
先ず,第4図(a)一■に示す様なアラーム信号がD−
FF 31に加えられると,8KHzのアラームサンプ
リングクロックCKI(以下, CK!と省略する)で
取り込まれ,第4図(a)一■に示す様にCLに同期し
たアラーム検出信号が得られ, ORゲート22を介し
て,20進カウンタ2l.5進カウンタ41, Jκ−
FF52に加えられる。
そこで,20進カウンタ2lはアラーム検出信号がロー
ド信号として入力するのでCK.によりカウント動作を
開始し,第4図(a)一■,■に示す欅に20カウント
したらOを出力するが.この出力をOデコーダ23が検
出して0デコード出力を送出する。
この0デコード出力はオンになったANDゲート24.
 ORゲートを介して再びロード信号として帰還する。
これにより.8KHzのCKsが20分周されて, 4
00 Hzの基準クロックが得られる。尚, ANDゲ
ート24は基準クロックのデューティファクタを約50
χにするためのものである。
また,カウンタ4lは5進カウンタで,アラーム検出信
号が入力すると, 400Hzの基準クロックCκ4に
より0からカウントを開始する,そして,カウント値が
3になると3デコーダ43から3デコド出力がANDゲ
ート51に送出され,カウント値が4になると4デコー
ダ43から4デコード出力が帰還してカウント動作が停
止する(第4図(b)一■,■,■参照)。
しかし, D−FF 31からアラーム検出信号がロー
ド信号として入力すると0からのカウント動作を開始す
る。尚.3デコード出力は400Hzを4分周した出力
の為に100}1zになる。
さて, JK−FF 51にアラーム検出信号が加えら
れると基準クロックの立上り点で取り込まれてロ端子か
らIIレベルを送出し,3デコード出力がオンになった
アンドゲート51を介して加えられると基準クロックの
立上り点でQ端子はLレベルになり,第4図(t))一
■に示す様な信号幅が100Hzのアラーム検出信号が
送出される。
尚,第4図(b)一のに示す様にアラーム信号仁ロと接
近して入力すると,5進カウンタは0.  1までカウ
ントして再びOに戻ってカウントを開始するので第4図
(b)一■に示す様に連続したアラーム信号となる。
即ち,m,nの値を選択して,受信側で検出できる信号
幅のアラーム信号を生成して送出するので.受信側では
入力したアラーム信号を必ず受信できる。
4はモード設定・タイくング信号生成部分、5はアラー
ム送出部分を示す。
〔発明の効果〕
以上詳細に説明した様に本発明によれば入力したアラー
ム信号を必ず受信できると云う効果がある。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は第1図の動作説明図、 第3図は本発明の実施例のブロック図、第4図は第3図
の動作説明図、 第5図は従来例のブロック図、 第6図は第5図の動作説明図を示す。 図において, 2は基準クロック生成手段、 3はアラーム検出部分、 本発明の原理ブロック図 第1図 第1図の動作説明図 第 2 図 ■ ■ 第3図の動作説明図 III4図 送信便 受信側 1″′て゜l図 ■ T+ 第5図の動作説明図

Claims (1)

  1. 【特許請求の範囲】 入力したアラーム信号を転送する際に、 周期t_1のクロックを用いて入力するアラーム信号を
    検出し、アラーム検出信号を送出するアラーム検出部分
    (3)と、 該周期t_1のクロックを用いて周期nt_1(nは正
    の整数)の基準クロックの生成を繰り返すが、該アラー
    ム検出信号が入力した時は入力時点から該周期nt_1
    のクロックを生成する基準クロック生成部分(2)と、 該アラーム検出信号と該周期nt_1の基準クロックを
    用いて該アラーム検出信号に同期した周期m・nt_1
    (mは正の整数)のタイミング信号を生成するモード設
    定・タイミング信号生成部分(4)と、該アラーム検出
    信号とタイミング信号を用いて信号幅m・nt_1のア
    ラーム信号に変換して送出するアラーム送出部分(5)
    とを有することを特徴とするアラーム転送回路。
JP1155197A 1989-06-15 1989-06-15 アラーム転送回路 Pending JPH0319455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1155197A JPH0319455A (ja) 1989-06-15 1989-06-15 アラーム転送回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1155197A JPH0319455A (ja) 1989-06-15 1989-06-15 アラーム転送回路

Publications (1)

Publication Number Publication Date
JPH0319455A true JPH0319455A (ja) 1991-01-28

Family

ID=15600622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1155197A Pending JPH0319455A (ja) 1989-06-15 1989-06-15 アラーム転送回路

Country Status (1)

Country Link
JP (1) JPH0319455A (ja)

Similar Documents

Publication Publication Date Title
KR100235842B1 (ko) 데이터 송/수신 회로 및 그 방법
JPS64890B2 (ja)
KR100210497B1 (ko) 클럭 발생장치, 데이타송신/수신 장치 및 데이타 송신/수신방법
JPH0983608A (ja) 時刻同期装置
JPH0319455A (ja) アラーム転送回路
US5459764A (en) Clock synchronization system
JPH02244844A (ja) 通信ネットワーク局のための送受信同期化装置
JPH04145566A (ja) シリアル転送回路
JPS63202149A (ja) 同期伝送方式
JPH0542209B2 (ja)
JPH08256138A (ja) クロック抽出回路
JPS61292432A (ja) デ−タ一致検出回路
KR19990024395A (ko) 맨체스터 신호 검출 및 동기용 클럭 복원 장치
JPH0715419A (ja) 機器の制御装置
JPH04127737A (ja) クロック信号発生回路
JPH01260944A (ja) 通信端末装置
JPH0616619B2 (ja) 同期外れ検出回路
JPS63224539A (ja) クロツク切り替え回路
JPS6374337A (ja) 車両用通信装置
JPS6369418A (ja) サンプリング信号同期方式
JPS5842977B2 (ja) Pcm端局装置の同期回路
JPS58200653A (ja) 調歩同期式通信方式
JPH0284846A (ja) ステータス信号転送方式
JPH05206998A (ja) 信号断検出回路
JPH0357661B2 (ja)