JPH0319262A - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JPH0319262A JPH0319262A JP1154317A JP15431789A JPH0319262A JP H0319262 A JPH0319262 A JP H0319262A JP 1154317 A JP1154317 A JP 1154317A JP 15431789 A JP15431789 A JP 15431789A JP H0319262 A JPH0319262 A JP H0319262A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- electrodes
- metallized
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 239000000919 ceramic Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910000679 solder Inorganic materials 0.000 abstract description 12
- 238000005452 bending Methods 0.000 abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 5
- 239000011889 copper foil Substances 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 238000005219 brazing Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の実装構造に関し、特にフラットパ
ッケージ型半導体装置の外部リードの接続構造に関する
。
ッケージ型半導体装置の外部リードの接続構造に関する
。
従来、この種の半導体装置の構造を第４図に示す。外部
リード９は、タイパー１０によって支持される形状にエ
ッチング又はプレス加工されたものである。ＬＳＩチッ
プを搭載するセラミック基板１上面外周部に配列された
メタライズ電極２に外部リード９を銀一銅（Ａｇ−Ｃｕ
）ろう付けすることにより、セラミックフラットパッケ
ージ型の半導体装置が構成される。ここでタイパー１０
は外部リード９の変形を防止し、リードろう付け及びろ
う付け後のハンドリングを可能とするものであった。こ
のように製造されたセラミックパッケージ（フラットパ
ッケージ）は、半導体装置メーカーにおいて半導体素子
の搭載，封止，リード或形（タイバー切断，及びリード
曲げ或形），選別等の工程を経て、半導体装置として完
威される。
リード９は、タイパー１０によって支持される形状にエ
ッチング又はプレス加工されたものである。ＬＳＩチッ
プを搭載するセラミック基板１上面外周部に配列された
メタライズ電極２に外部リード９を銀一銅（Ａｇ−Ｃｕ
）ろう付けすることにより、セラミックフラットパッケ
ージ型の半導体装置が構成される。ここでタイパー１０
は外部リード９の変形を防止し、リードろう付け及びろ
う付け後のハンドリングを可能とするものであった。こ
のように製造されたセラミックパッケージ（フラットパ
ッケージ）は、半導体装置メーカーにおいて半導体素子
の搭載，封止，リード或形（タイバー切断，及びリード
曲げ或形），選別等の工程を経て、半導体装置として完
威される。
第５図（ａ）および（ｂ）に示されるように、ガラスエ
ポキシ等にプリント配線基板１４に実装される際は、エ
ッチングによりパターンニングされた配線電極４列、た
とえば銅箔電極列に対し、バッケージの外部リード９を
位置合わせした後、半田リフロー等により機械的，電気
的に接続されていた。
ポキシ等にプリント配線基板１４に実装される際は、エ
ッチングによりパターンニングされた配線電極４列、た
とえば銅箔電極列に対し、バッケージの外部リード９を
位置合わせした後、半田リフロー等により機械的，電気
的に接続されていた。
現在要求されている半導体装置は半導体素子の高集積化
に伴うパッケージの多ビン化があげられる。従ってガラ
スエボキシ等のプリント配線基板の配線実装密度の向上
に伴い、パッケージ外部リードピッチのファイン化（０
．４ｍｍｐｉｔｃｈ以下）が必要である。
に伴うパッケージの多ビン化があげられる。従ってガラ
スエボキシ等のプリント配線基板の配線実装密度の向上
に伴い、パッケージ外部リードピッチのファイン化（０
．４ｍｍｐｉｔｃｈ以下）が必要である。
上述した従来の半導体装置は、パッケージ外周に配列さ
れたメタライズ電極に外部リードをろう付けする時に、
メタライズ電極ピッチとメタライズ幅が小さく （ピッ
チ０． ４ ｍｍ以下）なると、セラミック焼戒時の寸
法ばらつきにより、外部リードろう付け位置がメタライ
ズ電極からはみ出すため、セラミックパッケージの製造
歩留の低下、すなわち、パッケージ単価の上昇につなが
るという欠点があるゆまた、半導体素子の搭載，ワイヤ
ーボンディング，封止，仕上げ，選別等の組立工程にお
けるパッケージのハンドリングにより、リード曲がり不
良の発生があり、歩留低下をひきおこす問題点があった
。次に、タイバー切り離しを伴うリード切断，リード曲
げ戒形等の工程においてもリード曲がり等が発生する可
能性がある。
れたメタライズ電極に外部リードをろう付けする時に、
メタライズ電極ピッチとメタライズ幅が小さく （ピッ
チ０． ４ ｍｍ以下）なると、セラミック焼戒時の寸
法ばらつきにより、外部リードろう付け位置がメタライ
ズ電極からはみ出すため、セラミックパッケージの製造
歩留の低下、すなわち、パッケージ単価の上昇につなが
るという欠点があるゆまた、半導体素子の搭載，ワイヤ
ーボンディング，封止，仕上げ，選別等の組立工程にお
けるパッケージのハンドリングにより、リード曲がり不
良の発生があり、歩留低下をひきおこす問題点があった
。次に、タイバー切り離しを伴うリード切断，リード曲
げ戒形等の工程においてもリード曲がり等が発生する可
能性がある。
更に選別工程において、ファインピッチの外部リードを
持つパッケージは、ＬＳＩテスタに付属するソケット電
極と外部リードとを正確に電気的接触させるため、外部
リード間のガイドな目的とする複雑かつ高価なキャリア
を必要としていた。
持つパッケージは、ＬＳＩテスタに付属するソケット電
極と外部リードとを正確に電気的接触させるため、外部
リード間のガイドな目的とする複雑かつ高価なキャリア
を必要としていた。
またこのキャリアをもってしても、完全な電気的接触は
保証されるものではなかった。
保証されるものではなかった。
そして、従来の半導体装置をガラスエポキシ配線基板に
実装する際、銅箔電極列に対する外部リードの位置合せ
も高い精度が要求されるという欠点がある。
実装する際、銅箔電極列に対する外部リードの位置合せ
も高い精度が要求されるという欠点がある。
本実施例の目的は、配線基板への実装前に施される組立
工程においては、セラミック基板のメタライズ電極には
外部リードを取り付けず、配線基板上への装着後、配線
基板上の電極とメタライズ電極間に被覆導線を接続する
ことにより、組立工程中に生じるリード曲がり、電気的
接触不良等を防止し、組立作業性、製品の歩留の向上を
可能とする半導体装置の実装構造を提供するものである
。
工程においては、セラミック基板のメタライズ電極には
外部リードを取り付けず、配線基板上への装着後、配線
基板上の電極とメタライズ電極間に被覆導線を接続する
ことにより、組立工程中に生じるリード曲がり、電気的
接触不良等を防止し、組立作業性、製品の歩留の向上を
可能とする半導体装置の実装構造を提供するものである
。
本発明の半導体装置の実装構造は、半導体素子を搭載し
たセラミ，ク基板の上面外周部に、配列され、この半導
体素子と電気的に導通したメタライズ電極を有する半導
体装置において、この半導体装置をプリント配線基板等
に実装する際、この半導体装置のメタライズ電極と、こ
のメタライズ電極に対応するプリント基板上の配線電極
とを絶縁被覆導線によって接続するものである。
たセラミ，ク基板の上面外周部に、配列され、この半導
体素子と電気的に導通したメタライズ電極を有する半導
体装置において、この半導体装置をプリント配線基板等
に実装する際、この半導体装置のメタライズ電極と、こ
のメタライズ電極に対応するプリント基板上の配線電極
とを絶縁被覆導線によって接続するものである。
このような実装構造により、プリント基板への実装前に
施される諸組立選別工程におけるリードの変形，電気的
接触の不良等を生じる原因である外部リードを取り除き
、実装後に施される半導体装置とプリント基板との電気
的接続時のリード間ショートを防ぐものである． 〔実施例〕 次に本発明の第１実施例を図面を参照して説明する。
施される諸組立選別工程におけるリードの変形，電気的
接触の不良等を生じる原因である外部リードを取り除き
、実装後に施される半導体装置とプリント基板との電気
的接続時のリード間ショートを防ぐものである． 〔実施例〕 次に本発明の第１実施例を図面を参照して説明する。
第ｌ図（ａ）に示すようにセラミック基板１内部に半導
体素子を搭載し、この半導体素子と電気的に導通してい
るメタライズ電極２を上面外周部に配列した半導体装置
において、ガラスエボキシ等のプリント配線基板実装前
に仕上げ工程，選別，バーイン等の作業を行う。その後
、第１図（ｂ）および（Ｃ）に示すようにプリント配線
基板３上に接着剤等により半導体装置を装着し、このプ
リント配線基板３上にパターンニングされた銅箔等の配
線電極４と、セラミック基板１上面のメタライズ電極２
とを絶縁被覆導線５を用いて電気的に半田接続する。こ
の際、パッケージ側半田接続部６及びプリント配線基板
側半田接続部７における被覆導線５は半田接続部の被覆
をはがして半田接続する。
体素子を搭載し、この半導体素子と電気的に導通してい
るメタライズ電極２を上面外周部に配列した半導体装置
において、ガラスエボキシ等のプリント配線基板実装前
に仕上げ工程，選別，バーイン等の作業を行う。その後
、第１図（ｂ）および（Ｃ）に示すようにプリント配線
基板３上に接着剤等により半導体装置を装着し、このプ
リント配線基板３上にパターンニングされた銅箔等の配
線電極４と、セラミック基板１上面のメタライズ電極２
とを絶縁被覆導線５を用いて電気的に半田接続する。こ
の際、パッケージ側半田接続部６及びプリント配線基板
側半田接続部７における被覆導線５は半田接続部の被覆
をはがして半田接続する。
このような実装構造により、半導体装置実装前の諸工程
における外部リードの取り付け不良、リード曲がり等を
考慮する必要はない。またメタライズ電極とプリント基
板上の電極とを接続する被覆導線は、例えばワイヤポン
ディング装置等を任意に改良することにより精度良く、
取り付けることができる。
における外部リードの取り付け不良、リード曲がり等を
考慮する必要はない。またメタライズ電極とプリント基
板上の電極とを接続する被覆導線は、例えばワイヤポン
ディング装置等を任意に改良することにより精度良く、
取り付けることができる。
次に、第２図を用いて、第１の実施例を多端子構造の半
導体装置に適用した場合について説明する。第２図（ａ
） ， （ｂ）に示すように、セラミ，ク基板１′は、
セラミック積層２段構造となっており、セラミック基板
１′上面外周部に、下段メタライズ電極２′及び上段メ
タライズ電極２″をそれぞれ配列した構造となっている
。またプリント配線基板３′には、メタライズ電極２′
および２″に対応して下段配線電極４′および上段配線
電極４”が設けられている． まず、下段メタライズ電極２′と下段配線電極４′とを
下段被覆導線５′で第１の実施例と同様に半田接続し、
その次に第２図（ｃ） ， （ｄ）に示すように上段メ
タライズ電極２″と上段配線電極４″とを上段被覆導線
５″で半田接続する．本適用例は第１図に示す実施例に
対し、被覆導線を用いることにより、リード間ショート
等が防止できるという特徴を生かし、外部リードである
被覆導線を高さ方向に２段以上配列することにより、半
導体装置の多端子化，高機能化に対処できるという特徴
がある。
導体装置に適用した場合について説明する。第２図（ａ
） ， （ｂ）に示すように、セラミ，ク基板１′は、
セラミック積層２段構造となっており、セラミック基板
１′上面外周部に、下段メタライズ電極２′及び上段メ
タライズ電極２″をそれぞれ配列した構造となっている
。またプリント配線基板３′には、メタライズ電極２′
および２″に対応して下段配線電極４′および上段配線
電極４”が設けられている． まず、下段メタライズ電極２′と下段配線電極４′とを
下段被覆導線５′で第１の実施例と同様に半田接続し、
その次に第２図（ｃ） ， （ｄ）に示すように上段メ
タライズ電極２″と上段配線電極４″とを上段被覆導線
５″で半田接続する．本適用例は第１図に示す実施例に
対し、被覆導線を用いることにより、リード間ショート
等が防止できるという特徴を生かし、外部リードである
被覆導線を高さ方向に２段以上配列することにより、半
導体装置の多端子化，高機能化に対処できるという特徴
がある。
第３図は本発明の第２の実施例を示す斜視図である。本
実施例ではメタライズ電極２と銅箔等の配線電極４とが
１対１に対応した個別の被覆導線を用いるのではなく、
メタライズ電極２と配線電極４の配線ピッチを合わせ、
被覆導線の代りに、このピッチに合わせて形威されたフ
ラットケーブル８を用いて半田接続したことを特徴とし
ている。
実施例ではメタライズ電極２と銅箔等の配線電極４とが
１対１に対応した個別の被覆導線を用いるのではなく、
メタライズ電極２と配線電極４の配線ピッチを合わせ、
被覆導線の代りに、このピッチに合わせて形威されたフ
ラットケーブル８を用いて半田接続したことを特徴とし
ている。
この実施例ではセラミック基板１の各辺ごとにフラット
ケーブル８を一括で半田接続でき、作業性の向上，構造
の単純化及び外部リードの接続強度向上を図ることがで
きる利点がある。
ケーブル８を一括で半田接続でき、作業性の向上，構造
の単純化及び外部リードの接続強度向上を図ることがで
きる利点がある。
以上説明したように本発明は、外部リードが取り付けら
れていないフラットパッケージ型の半導体装置をプリン
ト配線基板等に実装し、外部リードとして被覆導線を用
いて半導体装置のメタライズ電極とプリント配線基板の
電極とを半田接続することにより、パッケージ製造メー
カーによるセラミック基板への外部リードのろう付けを
不要とし、製品の歩留を向上させ、パッケージ単価の低
減を図ることができる。また、半導体装置メーカーによ
る組立工程中のリード曲がり等を防止し、組立作業性及
び組立歩留を向上させると共に、選別時の作業性向上及
び選別ンケット構造の単純化を図ることができる。更に
、この半導体装置のプリント配線基板等への実装時、た
とえば、外部リードの配線電極への半田接続時に外部リ
ード曲がりによるリード間ショート等の不良を防止でき
る効果がある。
れていないフラットパッケージ型の半導体装置をプリン
ト配線基板等に実装し、外部リードとして被覆導線を用
いて半導体装置のメタライズ電極とプリント配線基板の
電極とを半田接続することにより、パッケージ製造メー
カーによるセラミック基板への外部リードのろう付けを
不要とし、製品の歩留を向上させ、パッケージ単価の低
減を図ることができる。また、半導体装置メーカーによ
る組立工程中のリード曲がり等を防止し、組立作業性及
び組立歩留を向上させると共に、選別時の作業性向上及
び選別ンケット構造の単純化を図ることができる。更に
、この半導体装置のプリント配線基板等への実装時、た
とえば、外部リードの配線電極への半田接続時に外部リ
ード曲がりによるリード間ショート等の不良を防止でき
る効果がある。
用例を示す斜視図、第２図（ｂ）および（ｄ）は第２図
（ａ）及び（ｃ）の要部断面図、第３図は第２の実施例
を示す斜視図、第４図は従来例を示す斜視図、第５図（
ａ）は従来例の実装状態を示す斜視図、第５図（ｂ）は
第５図（ａ）の要部断面図である。
（ａ）及び（ｃ）の要部断面図、第３図は第２の実施例
を示す斜視図、第４図は従来例を示す斜視図、第５図（
ａ）は従来例の実装状態を示す斜視図、第５図（ｂ）は
第５図（ａ）の要部断面図である。
１，１′・・・・・・セラミック基板、２．２’２″・
・・・・・メタライズ電極、３，３’・・・・・・プリ
ント配線基板、４．４’ ４″・・・・・・配線電極
、５，５′，５″・・・・・・被覆導線、６・・・・・
・パッケージ側半田接続部、７・・・・・・ガラスエボ
キシ基板側半田接続部、８・・・・・・フラットケーブ
ル、９・・・・・・外部リード、１０・・・・・・タイ
バー。
・・・・・メタライズ電極、３，３’・・・・・・プリ
ント配線基板、４．４’ ４″・・・・・・配線電極
、５，５′，５″・・・・・・被覆導線、６・・・・・
・パッケージ側半田接続部、７・・・・・・ガラスエボ
キシ基板側半田接続部、８・・・・・・フラットケーブ
ル、９・・・・・・外部リード、１０・・・・・・タイ
バー。
Claims (1)
- 半導体素子を搭載したセラミック基板の上面外周部に
、該半導体素子と電気的に接続されたメタライズ電極が
配列された半導体装置を、プリント配線基板上に実装す
る構造において、前記半導体装置のメタライズ電極と該
プリント配線基板上に前記メタライズ電極に対応して形
成された配線電極とを絶縁被覆導線を用いて接続したこ
とを特徴とする半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154317A JPH0319262A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154317A JPH0319262A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0319262A true JPH0319262A (ja) | 1991-01-28 |
Family
ID=15581483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1154317A Pending JPH0319262A (ja) | 1989-06-15 | 1989-06-15 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0319262A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6062757A (en) * | 1995-08-30 | 2000-05-16 | L'oreal | Portable packaging unit for a product such as mascara |
| KR100445594B1 (ko) * | 2002-07-31 | 2004-08-25 | 주식회사 요진코스메플라스트 | 화장용 브러시 및 그 제조방법 |
-
1989
- 1989-06-15 JP JP1154317A patent/JPH0319262A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6062757A (en) * | 1995-08-30 | 2000-05-16 | L'oreal | Portable packaging unit for a product such as mascara |
| KR100445594B1 (ko) * | 2002-07-31 | 2004-08-25 | 주식회사 요진코스메플라스트 | 화장용 브러시 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188127B1 (en) | Semiconductor packing stack module and method of producing the same | |
| US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
| US4839713A (en) | Package structure for semiconductor device | |
| US6094356A (en) | Semiconductor device and semiconductor device module | |
| US5119272A (en) | Circuit board and method of producing circuit board | |
| KR100250560B1 (ko) | 반도체장치와그제조방법 | |
| JP2638758B2 (ja) | 積層型の半導体パッケージ及び積層型のパッケージソケット | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH0319262A (ja) | 半導体装置の実装構造 | |
| US5444299A (en) | Electronic package with lead wire connections | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JP2876789B2 (ja) | 半導体モジュール | |
| JPH0677623A (ja) | 電子回路装置とその製造方法 | |
| JPH0793402B2 (ja) | 半導体装置 | |
| JPH0617317Y2 (ja) | 混成集積回路の接続構造 | |
| JPH05152703A (ja) | 混成集積回路装置 | |
| JPS6343897B2 (ja) | ||
| JPS63185035A (ja) | 半導体装置 | |
| JP2638542B2 (ja) | 光半導体モジュール | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH042478Y2 (ja) | ||
| JP3810155B2 (ja) | ワイヤボンディング方法 | |
| JPS61279139A (ja) | 混成集積回路装置 | |
| JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 |