JPH03190260A - Wafer processing device and method of manufacturing semiconductor integrated circuit device using same device - Google Patents
Wafer processing device and method of manufacturing semiconductor integrated circuit device using same deviceInfo
- Publication number
- JPH03190260A JPH03190260A JP1330223A JP33022389A JPH03190260A JP H03190260 A JPH03190260 A JP H03190260A JP 1330223 A JP1330223 A JP 1330223A JP 33022389 A JP33022389 A JP 33022389A JP H03190260 A JPH03190260 A JP H03190260A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- processing
- chamber
- purge gas
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000010926 purge Methods 0.000 claims abstract description 27
- 238000004140 cleaning Methods 0.000 claims abstract description 25
- 238000001312 dry etching Methods 0.000 claims abstract description 17
- 238000004380 ashing Methods 0.000 claims abstract description 15
- 230000007246 mechanism Effects 0.000 claims abstract description 7
- 239000010409 thin film Substances 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 8
- 239000000460 chlorine Substances 0.000 claims description 8
- 229910052801 chlorine Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 12
- 238000005260 corrosion Methods 0.000 abstract description 9
- 230000007797 corrosion Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 7
- 239000003570 air Substances 0.000 abstract 1
- 239000012080 ambient air Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 77
- 239000007789 gas Substances 0.000 description 26
- 239000000758 substrate Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 241000257465 Echinoidea Species 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910020968 MoSi2 Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108091006146 Channels Proteins 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- -1 boro phosphor Chemical compound 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005536 corrosion prevention Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置の製造技術に関し、特に
配線の高信頼化に適用して有効な技術に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a technology for manufacturing semiconductor integrated circuit devices, and particularly to a technology that is effective when applied to increase the reliability of wiring.
シリコン(Sl)ウェハ上に形成される半導体集積回路
の配線材料には、電気抵抗が低い、シリコン酸化膜との
密着性が良い、加工が容易であるなどの理由から主にA
lが使用されてきたが、半導体集積回路の高集積化に伴
う配線の微細化により、ストレスマイグレーション(S
M)やエレクトロマイグレーション(EM)に起因する
Aβ配線の断線不良が深刻な問題となってきた。その対
策として、AJ配線を合金化(Cu SP d SS
rなどを添加)したり、シリサイド(MoSi2.WS
i2 など)やTiN5TiWなどの導電膜と積層化し
たりすることによって、マイグレーション耐性の向上を
図る積層配線技術が実用化されている。このような積層
配線としては、例えばMoSi2/Al1−Cu−3i
/MoSi、 、TiN/Al−Cu−3i/T i
N、 T iW/Aj!−Cu−3i/TiWなどが知
られている。なお、上記Al積層配線のマイグレーショ
ン耐性については、株式会社プレスジャーナル社、平成
元年11月20発行、「月刊セミコンダクタワールド」
P40〜P43に記載がある。A is mainly used as a wiring material for semiconductor integrated circuits formed on silicon (Sl) wafers because of its low electrical resistance, good adhesion to silicon oxide films, and ease of processing.
However, due to the miniaturization of interconnects associated with the increasing integration of semiconductor integrated circuits, stress migration (S
Disconnection of Aβ wiring caused by M) and electromigration (EM) has become a serious problem. As a countermeasure, the AJ wiring is alloyed (Cu SP d SS
) or silicide (MoSi2.WS
Laminated wiring technology has been put into practical use that aims to improve migration resistance by laminating conductive films such as TiN5TiW and TiN5TiW. As such a laminated wiring, for example, MoSi2/Al1-Cu-3i
/MoSi, ,TiN/Al-Cu-3i/Ti
N, TiW/Aj! -Cu-3i/TiW and the like are known. Regarding the migration resistance of the above Al laminated wiring, please refer to "Monthly Semiconductor World" published by Press Journal Co., Ltd., November 20, 1989.
There is a description on P40 to P43.
上記文献にも記載されているように、上記例示のAl積
層配線のうち、特にTiW/AI!−(:uSi/Ti
Wはマイグレーション耐性に優れ、しかも段差部やコン
タクトホールでのカバレージが良好であるという利点を
有しているが、その反面で配線腐食が生じ易いという欠
点がある。その理由としては、へβ−Cu−Si膜をド
ライエツチングする際に使用する塩素系ガス(BCJ3
十Cβ2など)中の塩素がTiWの表面に残留し易いた
め、この残留塩素が大気中の水分と結合して塩酸を形成
し、配線腐食を引き起こすものと考えられている。As described in the above-mentioned literature, among the above-mentioned Al laminated wirings, TiW/AI! -(:uSi/Ti
Although W has the advantage of excellent migration resistance and good coverage in stepped portions and contact holes, it has the disadvantage of being susceptible to wiring corrosion. The reason for this is the chlorine gas (BCJ3) used when dry etching the β-Cu-Si film.
Since chlorine in TiW (such as 10Cβ2) tends to remain on the surface of TiW, this residual chlorine combines with moisture in the atmosphere to form hydrochloric acid, which is thought to cause wiring corrosion.
従って、上記配線腐食を防止するためには、ドライエツ
チングでAl積層配線を形成した後、速やかにウェハの
表面を洗浄して残留塩素を除去すればよいと考えられる
。具体的には、ウェハ上に堆積したT iW/Aj!−
Cu−3i/T iW複合膜をドライエツチングでバタ
ーニングしてAl積層配線を形成し、次いでウェハ上に
残ったホトレジスト膜をアッシングにより除去した後、
ウェハをドライエツチング装置から直ちに洗浄装置に移
送し、多量の純水でウェハの表面を充分に洗浄すればよ
い。Therefore, in order to prevent the wiring corrosion, it is considered that after forming the Al laminated wiring by dry etching, the surface of the wafer should be immediately cleaned to remove residual chlorine. Specifically, T iW/Aj! deposited on the wafer. −
The Cu-3i/TiW composite film was buttered by dry etching to form an Al laminated wiring, and then the photoresist film remaining on the wafer was removed by ashing.
The wafer may be immediately transferred from the dry etching apparatus to the cleaning apparatus, and the surface of the wafer may be thoroughly cleaned with a large amount of pure water.
ところが本発明者の検討によれば、上記の配線防食方法
は、ウェハをドライエツチング装置から洗浄装置まで搬
送する間にウェハが大気に曝されるため、大気中の水分
がウェハの表面に付着し、その後のウェハ洗浄による防
食効果が著しく低下するという欠点のあることが見出さ
れた。またその対策として、乾燥ガス雰囲気を形成し得
る洗浄装置をドライエツチング装置に連設し、搬送アー
ムなどを使用してウェハを大気に曝すことなく洗浄装置
に搬送するような装置構造が考えられるが、このような
装置構造は、洗浄装置内のガス交換を行う際に装置内に
対流が形成されるため、装置の内壁などに付着している
異物がウェハの表面に飛着し易いという欠点がある。However, according to the inventor's study, the above-mentioned wiring corrosion prevention method does not allow moisture in the atmosphere to adhere to the surface of the wafer because the wafer is exposed to the atmosphere while being transported from the dry etching equipment to the cleaning equipment. However, it has been found that there is a drawback in that the anticorrosive effect of subsequent wafer cleaning is significantly reduced. In addition, as a countermeasure, it is possible to consider an equipment structure in which a cleaning device that can create a dry gas atmosphere is connected to the dry etching device, and a transfer arm or the like is used to transport the wafer to the cleaning device without exposing it to the atmosphere. This type of equipment structure has the disadvantage that convection is formed within the cleaning equipment when gas is exchanged, so foreign matter adhering to the inner walls of the equipment tends to fly onto the wafer surface. be.
本発明は、上記問題点に着目してなされたものであり、
その目的は、ドライエツチング後の水分付着による配線
腐食を有効に防止することのできる技術を提供すること
にある。The present invention has been made focusing on the above problems,
The purpose is to provide a technique that can effectively prevent wiring corrosion due to moisture adhesion after dry etching.
本発明の他の目的は、上記目的を達成するとともに、配
線防食処理時におけるウェハ表面への異物付着を有効に
防止することのできる技術を提供することにある。Another object of the present invention is to provide a technique that achieves the above objects and can effectively prevent foreign matter from adhering to the wafer surface during wiring anticorrosion treatment.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
本願の一発明は、ウェハの表面に堆積した薄膜をホトレ
ジストマスクを通じてドライエッチングし、次いで上記
ホトレジストマスクをアッシングにより除去した後、前
記ウェハの表面に残留したエツチング残渣をウェット洗
浄により除去するに際し、アッシングが完了したウェハ
をドライエツチング装置から洗浄装置に搬送する搬送手
段にパージガス供給機構を設け、搬送中のウェハの表面
にパージガスを供給するものである。One invention of the present application is to dry-etch a thin film deposited on the surface of a wafer through a photoresist mask, then remove the photoresist mask by ashing, and then remove the etching residue remaining on the surface of the wafer by wet cleaning. A purge gas supply mechanism is provided on the transport means for transporting the wafers that have been etched from the dry etching apparatus to the cleaning apparatus, and supplies purge gas to the surface of the wafers being transported.
上記した手段によれば、搬送中のウェハの表面にパージ
ガスを供給することにより、ウェハの表面を大気から遮
蔽することができるので、ウェハの表面に大気中の水分
が付着するのを防止することができる。これにより、水
分の付着に起因するウェハ洗浄工程での防食効果の低下
を有効に防止することができる。According to the above-mentioned means, by supplying purge gas to the surface of the wafer being transported, the surface of the wafer can be shielded from the atmosphere, thereby preventing moisture in the atmosphere from adhering to the surface of the wafer. I can do it. Thereby, it is possible to effectively prevent the deterioration of the anticorrosion effect in the wafer cleaning process due to the adhesion of moisture.
第3図は、本実施例で使用するウェハ処理装置1の概略
平面図である。ウェハ処理装置1は、互いに離間配置さ
れた第一の処理室2および第二の処理室3と、これら二
つの処理室2,3を連結するロードロック室4とから構
成されている。FIG. 3 is a schematic plan view of the wafer processing apparatus 1 used in this embodiment. The wafer processing apparatus 1 includes a first processing chamber 2 and a second processing chamber 3 that are spaced apart from each other, and a load lock chamber 4 that connects these two processing chambers 2 and 3.
内部が所定の真空度まで排気された第一の処理室2には
、ドライエツチング室5およびアッシング室6が設置さ
れている。この処理室2の一端には、カセット室7が設
置されており、その内部には、ウェハカセット8に収容
された複数枚の半導体ウェハ9が搬入される。A dry etching chamber 5 and an ashing chamber 6 are installed in the first processing chamber 2 whose interior is evacuated to a predetermined degree of vacuum. A cassette chamber 7 is installed at one end of the processing chamber 2, into which a plurality of semiconductor wafers 9 housed in a wafer cassette 8 are carried.
一方、内部が大気圧と等しい第二の処理室3には、洗浄
室10およびホットプレート11が設置されている。第
二の処理室3の一端には、カセット室7が設置されてお
り、処理工程が完了したウェハ9を一枚ずつウェハカセ
ット8に収容する。On the other hand, a cleaning chamber 10 and a hot plate 11 are installed in the second processing chamber 3 whose inside pressure is equal to atmospheric pressure. A cassette chamber 7 is installed at one end of the second processing chamber 3, and wafers 9 that have undergone processing steps are accommodated one by one in a wafer cassette 8.
ロードロツタ室4の内部には、第一の処理室2のアンロ
ーダ12に載置されたウェハ9を第二の処理室3の位置
決めステージ13へと搬送する搬送アーム(搬送機構)
14が設置されている。第1図は、上記搬送アーム14
の先端部を示す断面図である。例えばステンレス鋼から
なる搬送アーム14は、その内部が中空のパージガス供
給管15となっており、この供給管15を通じて外部か
ら供給されるパージガスを吹き出し孔16aを通じてウ
ェハ9の表面に吹き付ける構造となっている。パージガ
スとは、例えば水分を除去した窒素、アルゴンなどの不
活性ガスやドライエアーなどである。Inside the loader chamber 4, there is a transfer arm (transport mechanism) that transfers the wafer 9 placed on the unloader 12 of the first processing chamber 2 to the positioning stage 13 of the second processing chamber 3.
14 have been installed. FIG. 1 shows the transfer arm 14
FIG. For example, the transfer arm 14 made of stainless steel has a hollow purge gas supply pipe 15 inside thereof, and has a structure in which the purge gas supplied from the outside through the supply pipe 15 is sprayed onto the surface of the wafer 9 through the blowout hole 16a. There is. The purge gas is, for example, an inert gas such as nitrogen or argon from which water has been removed, or dry air.
次に、上記ウェハ処理装置1を使用した本実施例の配線
防食処理工程を説明する。Next, a wiring anticorrosion treatment process of this embodiment using the wafer processing apparatus 1 described above will be explained.
まず、配線形成工程に先立つ導電膜堆積工程ならびにホ
トレジストマスク形成工程が完了したウェハ9をウェハ
カセット8に収容し、第一の処理室2のカセット室7に
搬入する。First, the wafer 9 on which the conductive film deposition process and the photoresist mask formation process prior to the wiring formation process have been completed is placed in the wafer cassette 8 and carried into the cassette chamber 7 of the first processing chamber 2 .
第4図は、導電膜堆積工程ならびにホトレジストマスク
形成工程完了後のウェハ9の断面構造である。本図にお
いて、例えばp−形シリコン単結晶からなる基板20の
主面には、例えばS10゜からなるフィールド絶縁膜2
1およびゲート絶縁膜22が形成されている。フィール
ド絶縁膜21の下には、例えばB(ホウ素)がイオン注
入されたp形のチャネルストッパ層23が形成されてい
る。ゲート絶縁膜22の上には、nチャネルMlS −
FET (Q、、 Q2 )のゲート電極24が形成さ
れている。ゲート電極24は、例えば下層から順次ポリ
シリコン膜およびWSi□(または、MOSi2.Ta
Si2.TiSi、)などのシリサイド膜を積層したポ
リサイド構造となっている。下層のポリシリコン膜は、
P(リン)またはAs(ヒ素)などのn形不純物をドー
プしてその抵抗値を低減しである。ゲート電極24の側
壁には、例えば5102からなるサイドウオールスペー
サ25が形成されている。ゲート電極24の上には、同
じ<SiO2からなる絶縁膜26が形成されている。FIG. 4 shows a cross-sectional structure of the wafer 9 after completing the conductive film deposition process and the photoresist mask forming process. In this figure, on the main surface of a substrate 20 made of, for example, p-type silicon single crystal, there is a field insulating film 2 made of, for example, S10°.
1 and a gate insulating film 22 are formed. A p-type channel stopper layer 23 into which, for example, B (boron) ions are implanted is formed under the field insulating film 21 . On the gate insulating film 22, an n-channel MlS −
Gate electrodes 24 of FETs (Q, , Q2) are formed. The gate electrode 24 is made of, for example, a polysilicon film and WSi□ (or MOSi2.Ta) sequentially from the bottom layer.
Si2. It has a polycide structure in which silicide films such as TiSi, ) are laminated. The underlying polysilicon film is
The resistance value is reduced by doping with n-type impurities such as P (phosphorus) or As (arsenic). A sidewall spacer 25 made of, for example, 5102 is formed on the sidewall of the gate electrode 24 . An insulating film 26 made of the same <SiO2 is formed on the gate electrode 24.
フィールド絶縁膜21で周囲を囲まれた基板20のアク
ティブ領域には、nチャネルMIS−FE’r (Ql
、 Q2 )のソース、ドレインを構成する低不純物濃
度のn−半導体領域27および高不純物濃度のn゛半導
体領域28が形成され、いわゆるL D D(ligh
tly doped drain)構造となっている。An n-channel MIS-FE'r (Ql
, Q2), a low impurity concentration n-semiconductor region 27 and a high impurity concentration n-semiconductor region 28 are formed, forming the source and drain of the so-called LDD (light
It has a doped drain structure.
n−半導体領域27は、ゲート電極24をマスクに用い
て基板20の表面にPなどをイオン注入することにより
、自己整合的に形成されている。またn”半導体領域2
8は、ゲート電極24およびその側壁のサイドウオール
スペーサ25をマスクに用いて基板20の表面にAsな
どをイオン注入することにより、自己整合的に形成され
ている。The n-semiconductor region 27 is formed in a self-aligned manner by ion-implanting P or the like into the surface of the substrate 20 using the gate electrode 24 as a mask. Also, n” semiconductor region 2
8 is formed in a self-aligned manner by ion-implanting As or the like into the surface of the substrate 20 using the gate electrode 24 and the sidewall spacer 25 on its side wall as a mask.
MIS−FET (Q、、Q2 )の上層には、基板2
0の表面全体を覆うように、例えば5iOa からなる
絶縁膜29が形成されている。さらに絶縁膜29の上に
は、例えばB P S G(boro phospho
5i1icate glass) からなる層間絶
縁膜30が形成されており、これにより基板20の表面
の段差が低減されている。層間絶縁膜30の一部には、
MIS −FET (Q、、 Q2’)の一方のn゛半
導体領域28に達するコンタクトホール31が開孔され
ている。層間絶縁膜30の上には、例えば下層から順次
TiW膜32、Al−Cu−3i合金膜33およびTi
W膜32を積層した導電膜34が堆積されている。コン
タクトホール31の上方の導電膜34上には、ホトレジ
ストマスク35が形成されている。The upper layer of the MIS-FET (Q, , Q2) has a substrate 2.
An insulating film 29 made of, for example, 5 iOa is formed to cover the entire surface of the substrate. Further, on the insulating film 29, for example, BPSG (boro phosphor) is formed.
An interlayer insulating film 30 made of (5ilicate glass) is formed, thereby reducing the level difference on the surface of the substrate 20. A part of the interlayer insulating film 30 includes
A contact hole 31 is opened to reach one n' semiconductor region 28 of the MIS-FET (Q, , Q2'). On the interlayer insulating film 30, for example, a TiW film 32, an Al-Cu-3i alloy film 33, and a Ti
A conductive film 34 in which a W film 32 is laminated is deposited. A photoresist mask 35 is formed on the conductive film 34 above the contact hole 31 .
上記導電膜34をパターニングして配線を形成するには
、まずカセット室7に搬入されたウニ7%カセット8の
中から一枚のウェハ9を取り出し、第一の処理室2のロ
ーダ17に載置する。次に、このウェハ9をロボットア
ーム18aを用いてドライエツチング室5に搬入し、導
電膜34をエツチングする。その際、TiW膜32のエ
ツチングには、例えばS Fs + CzC13F3な
どのエツチングガスを使用し、Al−Cu−3i合金膜
33のエツチングには、例えばB CAs + Clx
などのエツチングガスを使用する。To pattern the conductive film 34 and form wiring, first, one wafer 9 is taken out of the sea urchin 7% cassette 8 carried into the cassette chamber 7 and placed on the loader 17 in the first processing chamber 2. place Next, this wafer 9 is carried into the dry etching chamber 5 using the robot arm 18a, and the conductive film 34 is etched. At this time, an etching gas such as S Fs + CzC13F3 is used for etching the TiW film 32, and an etching gas such as B CAs + Clx is used for etching the Al-Cu-3i alloy film 33.
Use an etching gas such as
次に、エツチングが完了したウェハ9をロボットアーム
18bを用いてドライエツチング室5からアッシング室
6へと搬送し、例えばOz+CFsなどのアッシングガ
スを使用してホトレジストマスク35の除去を行った後
、例えば02 ガスを使用してウェハ9表面の段差部な
どに残ったレジスト残渣を除去し、第5図に示すような
TiW/AR−Cu−3i/TiW複合膜からなるAf
1層配線19を得る。このようにして得られたAA積層
配線190表面や側壁などには、導電膜残渣、塩素など
のエツチングガス残渣、レジスト分解物などの微小な異
物が付着している。特に塩素は大気中の水分と結合して
塩酸を形成し、配線腐食を引き起こす原因となるため、
アッシング完了後、速やかにウェハ9の表面を洗浄処理
してこれらの異物を除去する必要がある。Next, the etched wafer 9 is transferred from the dry etching chamber 5 to the ashing chamber 6 using the robot arm 18b, and the photoresist mask 35 is removed using an ashing gas such as Oz+CFs. 02 Using gas, the resist residue remaining on the stepped portions of the surface of the wafer 9 is removed, and the Af made of the TiW/AR-Cu-3i/TiW composite film as shown in FIG.
A first layer wiring 19 is obtained. Minute foreign matter such as conductive film residues, etching gas residues such as chlorine, and resist decomposition products adhere to the surface and side walls of the AA laminated wiring 190 thus obtained. In particular, chlorine combines with moisture in the atmosphere to form hydrochloric acid, which causes wiring corrosion.
After the ashing is completed, the surface of the wafer 9 must be immediately cleaned to remove these foreign substances.
そこで、アッシングが完了したウエノ\9をロボットア
ーム18bを用いてアッシング室6から取り出し、アン
ローダ12上に載置した後、搬送アーム14を用いてウ
ェハ9をロードロック室4に搬送する。ロードロック室
4の内部は、あらかじめ処理室2とほぼ同じ真空度まで
排気しておき、ウェハ9の搬入と同時に内部を大気圧に
戻す。このとき、搬送アーム14の吹き出し孔16aを
通じてウェハ9の表面に、例えば露点が一80℃程度の
パージガスを吹き付けてウニI\9の表面を大気から遮
蔽する。そして、パージガスの供給を続けながらウェハ
9を第二の処理室2に搬送し、位置決めステージ13上
に載置する。このように、アッシングが完了したウニ/
X9を第二の処理室2ニ搬送する間、ウェハ9にパージ
ガスを吹き付けてその表面を大気から遮蔽することによ
り、大気中の水分や異物がウェハ9の表面に付着するの
を有効に防止することができる。Therefore, the wafer 9 after ashing is taken out from the ashing chamber 6 using the robot arm 18b and placed on the unloader 12, and then the wafer 9 is transported to the load lock chamber 4 using the transport arm 14. The inside of the load lock chamber 4 is evacuated in advance to approximately the same degree of vacuum as the processing chamber 2, and the inside is returned to atmospheric pressure at the same time as the wafer 9 is carried in. At this time, a purge gas having a dew point of about 180° C., for example, is sprayed onto the surface of the wafer 9 through the blowing hole 16a of the transfer arm 14 to shield the surface of the sea urchin I\9 from the atmosphere. Then, while continuing to supply the purge gas, the wafer 9 is transported to the second processing chamber 2 and placed on the positioning stage 13. In this way, the sea urchin /
While the X9 is being transferred to the second processing chamber 2, purge gas is sprayed onto the wafer 9 to shield its surface from the atmosphere, thereby effectively preventing moisture and foreign matter in the atmosphere from adhering to the surface of the wafer 9. be able to.
また本実施例では、第2図に示すように、位置決めステ
ージ13の上方にパージガス供給リング36を配置し、
ウェハ9が位置決めステージ13上に載置されると同時
に、ウェハ9にパージガスを吹き付けることにより、洗
浄室10に搬入される前にウェハ9が大気に曝されるの
を確実に防止する。Further, in this embodiment, as shown in FIG. 2, a purge gas supply ring 36 is arranged above the positioning stage 13,
By spraying purge gas onto the wafer 9 at the same time as the wafer 9 is placed on the positioning stage 13, the wafer 9 is reliably prevented from being exposed to the atmosphere before being carried into the cleaning chamber 10.
次に、ウェハ9を洗浄室10に搬入して洗浄処理を行う
。洗浄室10の内部には、図示しないスピンカップが設
けられており、例えば1000rpmの速度でウェハ9
を回転させながらその表面を約10分間純水で洗浄した
後、例えば3000rpmの速度でウェハ9を回転させ
ながらその表面を約30秒間純水でリンスする。なお洗
浄液は、純水の他、例えば弱酸水溶液、弱アルカリ水溶
液を使用してもよい。Next, the wafer 9 is carried into the cleaning chamber 10 and subjected to cleaning processing. A spin cup (not shown) is provided inside the cleaning chamber 10, and spins the wafer 9 at a speed of, for example, 1000 rpm.
After washing the surface of the wafer 9 with pure water for about 10 minutes while rotating the wafer 9, the surface of the wafer 9 is rinsed with pure water for about 30 seconds while rotating the wafer 9 at a speed of, for example, 3000 rpm. Note that as the cleaning liquid, in addition to pure water, for example, a weak acid aqueous solution or a weak alkali aqueous solution may be used.
このようにして、ウェハ9の表面に残留していた塩素そ
の他の異物を除去した後、ロボットアーム18Cを用い
てウェハ9をホットプレート11上に載置し、水分を完
全に除去した後、カセット室7内のウェハカセット8に
収容する。After removing chlorine and other foreign substances remaining on the surface of the wafer 9 in this way, the wafer 9 is placed on the hot plate 11 using the robot arm 18C, and after completely removing moisture, the cassette The wafers are stored in a wafer cassette 8 in the chamber 7.
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。As above, the invention made by the present inventor has been specifically explained based on Examples, but the present invention is not limited to the above-mentioned Examples, and it is understood that various changes can be made without departing from the gist thereof. Needless to say.
前記実施例では、T iW/Af−Cu−5i/TiW
複合膜からなるへβ積層配線の防食処理について説明し
たが、これに限定されるものではなく、例えばMoS
i、 /Af−Cu−3i/M。In the embodiment, TiW/Af-Cu-5i/TiW
Although the anti-corrosion treatment of β-layer wiring made of a composite film has been explained, it is not limited to this, for example, MoS
i, /Af-Cu-3i/M.
Si2複合膜やTiN/Aj’−Cu−3i/T iN
複合膜からなるA1積層配線など、塩素系のエツチング
ガスを用いてドライエツチングを行う配線全般に適用す
ることができる。Si2 composite film and TiN/Aj'-Cu-3i/TiN
It can be applied to all types of wiring that is dry-etched using a chlorine-based etching gas, such as A1 laminated wiring made of composite films.
また例えば第6図に示すように、カセット室7にパージ
ガス供給管15を接続してカセ−/ )室7の内部をパ
ージガスで充填し、ドライエツチングおよびアッシング
が完了したウェハ9を一旦このカセット室7に収容した
後、洗浄工程に搬送するようにしてもよい。For example, as shown in FIG. 6, a purge gas supply pipe 15 is connected to the cassette chamber 7 to fill the inside of the cassette chamber 7 with purge gas, and the wafer 9 that has undergone dry etching and ashing is temporarily transferred to the cassette chamber 7. After being accommodated in the container 7, it may be transported to the cleaning step.
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である配線の防食処理技
術に適用した場合について説明したが、本発明はこれに
限定されるものではなく、搬送中のウェハの表面を大気
中の酸素、水分、異物などから遮蔽する必要のあるウェ
ハ処理工程全般に適用することができる。In the above explanation, the invention made by the present inventor was mainly applied to the anti-corrosion treatment technology for wiring, which is the field of application that formed the background of the invention, but the present invention is not limited to this, and It can be applied to all wafer processing processes that require shielding the surface of the wafer from oxygen, moisture, foreign matter, etc. in the atmosphere.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
ウェハの表面に堆積した薄膜をホトレジストマスクを通
じてドライエツチングし、次いで上記ホトレジストマス
クをアッシングにより除去した後、前記ウェハの表面に
残留したエツチング残渣をウェット洗浄により除去する
に際し、アッシングが完了したウェハをドライエツチン
グ装置から洗浄装置に搬送する搬送手段にパージガス供
給機構を設け、搬送中のウェハの表面にパージガスを供
給する本発明によれば、搬送中のウェハの表面を大気か
ら遮蔽することができるので、ウェハの表面に大気中の
水分や異物が付着するのを防止することができる。これ
により、水分の付着に起因するウェハ洗浄工程での防食
効果の低下や、搬送中の異物付着によるウェハ汚染を有
効に防止することができる。The thin film deposited on the surface of the wafer is dry-etched through a photoresist mask, and then the photoresist mask is removed by ashing, and the etching residue remaining on the surface of the wafer is removed by wet cleaning. According to the present invention, a purge gas supply mechanism is provided in the transport means for transporting the wafer from the etching device to the cleaning device, and the purge gas is supplied to the surface of the wafer being transported, so that the surface of the wafer being transported can be shielded from the atmosphere. It is possible to prevent atmospheric moisture and foreign matter from adhering to the surface of the wafer. As a result, it is possible to effectively prevent a decrease in the anticorrosion effect during the wafer cleaning process due to moisture adhesion, and wafer contamination due to foreign matter adhesion during transportation.
第1図は、本発明の一実施例であるウェハ処理装置の搬
送アームを示す要部破断断面図、第2図は、このウェハ
処理装置の位置決めステージを示す斜視図、
第3図は、このウェハ処理装置の概略平面図、第4図お
よび第5図は、このウェハ処理装置を用いた半導体集積
回路装置の製造工程をそれぞれ示す半導体ウェハの断面
図、
第6図は、本発明の他の実施例であるウェハ処理装置の
カセット室を示す概略斜視図である。
1・・・半導体ウェハ処理装置、2,3・・・処理室、
4・・・ロードロツタ室、5・・・ドライエツチング室
、6・・・アッシング室、7・・・カセット室、8・・
・ウェハカセット、9・・・半導体ウェハ 10・・・
洗浄室、11・・・ホットプレート、12・・・アンロ
ーダ、13・・・位置決めステージ、14・・・搬送ア
ーム(搬送手段)、15・・・パージガス供給管、16
・・・吹き出し孔、17・・・ローダ、18a。
18b、18C・・・ロボットアーム、19・・・Af
積層配線、20・・・基板、21・・・フィールド絶縁
膜、22・・・ゲート絶縁膜、23・・・チャネルスト
ッパ層、24・・・ゲート電極、25・・・サイドウオ
ールスペーサ、2629・・・絶縁膜、27・・・n−
半導体領域、28・・・n゛半導体領域、30・・・層
間絶縁膜、31・・・コンタクトホール、32・・・T
iW膜、33 ・・・Aj!−Cu−5i合金膜、34
・・・導電膜、35・・・ホトレジストマスク、6
・パージガス供給リ
ング。FIG. 1 is a cutaway sectional view of a main part showing a transfer arm of a wafer processing apparatus which is an embodiment of the present invention, FIG. 2 is a perspective view showing a positioning stage of this wafer processing apparatus, and FIG. A schematic plan view of the wafer processing apparatus, FIGS. 4 and 5 are cross-sectional views of a semiconductor wafer, respectively showing the manufacturing process of a semiconductor integrated circuit device using this wafer processing apparatus, and FIG. FIG. 2 is a schematic perspective view showing a cassette chamber of a wafer processing apparatus according to an embodiment. 1... Semiconductor wafer processing equipment, 2, 3... Processing chamber,
4... Load rotator chamber, 5... Dry etching chamber, 6... Ashing chamber, 7... Cassette chamber, 8...
・Wafer cassette, 9... semiconductor wafer 10...
Cleaning chamber, 11...Hot plate, 12...Unloader, 13...Positioning stage, 14...Transport arm (transport means), 15...Purge gas supply pipe, 16
...Blowout hole, 17...Loader, 18a. 18b, 18C...Robot arm, 19...Af
Laminated wiring, 20... Substrate, 21... Field insulating film, 22... Gate insulating film, 23... Channel stopper layer, 24... Gate electrode, 25... Side wall spacer, 2629. ...Insulating film, 27...n-
Semiconductor region, 28...n semiconductor region, 30... Interlayer insulating film, 31... Contact hole, 32...T
iW membrane, 33...Aj! -Cu-5i alloy film, 34
... Conductive film, 35... Photoresist mask, 6 - Purge gas supply ring.
Claims (1)
前記半導体ウェハに第二の処理を施す第二の処理室と、
前記半導体ウェハを前記第一の処理室から第二の処理室
へと搬送する搬送手段とを備えたウェハ処理装置であっ
て、前記搬送手段の一部にパージガス供給機構を設け、
前記搬送手段に保持された半導体ウェハの表面にパージ
ガスを供給するようにしたことを特徴とするウェハ処理
装置。 2、前記処理室の位置決めステージの上方にパージガス
供給機構を設け、前記処理ステージ上に載置された半導
体ウェハの表面にパージガスを供給するようにしたこと
を特徴とする請求項1記載のウェハ処理装置。 3、前記処理室のカセット室にパージガス供給機構を設
け、半導体ウェハを収容した前記カセット室内をパージ
ガスで充填するようにしたことを特徴とする請求項1記
載のウェハ処理装置。 4、前記第一の処理はドライエッチングおよびアッシン
グであり、前記第二の処理はウェハ洗浄であることを特
徴とする請求項1、2または3記載のウェハ処理装置。 5、半導体ウェハの表面に堆積した薄膜をホトレジスト
マスクを通じてドライエッチングした後、前記ホトレジ
ストマスクをアッシングにより除去し、次いで前記半導
体ウェハの表面をウェット洗浄するに際し、請求項4記
載のウェハ洗浄装置を用いることを特徴とする半導体集
積回路装置の製造方法。 6、前記薄膜はアルミニウムを主体とする導電膜からな
り、エッチングガスとして塩素系ガスを用いることを特
徴とする請求項5記載の半導体集積回路装置の製造方法
。[Claims] 1. A first processing chamber that performs a first processing on a semiconductor wafer;
a second processing chamber that performs a second processing on the semiconductor wafer;
A wafer processing apparatus comprising a transport means for transporting the semiconductor wafer from the first processing chamber to the second processing chamber, wherein a purge gas supply mechanism is provided in a part of the transport means,
A wafer processing apparatus characterized in that a purge gas is supplied to the surface of a semiconductor wafer held by the transport means. 2. Wafer processing according to claim 1, characterized in that a purge gas supply mechanism is provided above the positioning stage of the processing chamber, and the purge gas is supplied to the surface of the semiconductor wafer placed on the processing stage. Device. 3. The wafer processing apparatus according to claim 1, wherein a purge gas supply mechanism is provided in the cassette chamber of the processing chamber, and the cassette chamber containing the semiconductor wafer is filled with purge gas. 4. The wafer processing apparatus according to claim 1, 2 or 3, wherein the first processing is dry etching and ashing, and the second processing is wafer cleaning. 5. After dry etching the thin film deposited on the surface of the semiconductor wafer through a photoresist mask, removing the photoresist mask by ashing, and then using the wafer cleaning apparatus according to claim 4 when wet cleaning the surface of the semiconductor wafer. A method of manufacturing a semiconductor integrated circuit device, characterized in that: 6. The method of manufacturing a semiconductor integrated circuit device according to claim 5, wherein the thin film is made of a conductive film mainly made of aluminum, and a chlorine-based gas is used as the etching gas.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1330223A JPH03190260A (en) | 1989-12-20 | 1989-12-20 | Wafer processing device and method of manufacturing semiconductor integrated circuit device using same device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1330223A JPH03190260A (en) | 1989-12-20 | 1989-12-20 | Wafer processing device and method of manufacturing semiconductor integrated circuit device using same device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03190260A true JPH03190260A (en) | 1991-08-20 |
Family
ID=18230231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1330223A Pending JPH03190260A (en) | 1989-12-20 | 1989-12-20 | Wafer processing device and method of manufacturing semiconductor integrated circuit device using same device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03190260A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100304127B1 (en) * | 1992-07-29 | 2001-11-30 | 이노마다 시게오 | Electronic-substrate treatment system using portable sealed container and apparatus thereof |
CN110335838A (en) * | 2019-07-05 | 2019-10-15 | 北京北方华创微电子装备有限公司 | Transmitting device, transmission chamber and the method for preventing manipulator from corroding |
JP2020004839A (en) * | 2018-06-28 | 2020-01-09 | 株式会社日立ハイテクマニファクチャ&サービス | Semiconductor workpiece transfer device |
-
1989
- 1989-12-20 JP JP1330223A patent/JPH03190260A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100304127B1 (en) * | 1992-07-29 | 2001-11-30 | 이노마다 시게오 | Electronic-substrate treatment system using portable sealed container and apparatus thereof |
JP2020004839A (en) * | 2018-06-28 | 2020-01-09 | 株式会社日立ハイテクマニファクチャ&サービス | Semiconductor workpiece transfer device |
CN110335838A (en) * | 2019-07-05 | 2019-10-15 | 北京北方华创微电子装备有限公司 | Transmitting device, transmission chamber and the method for preventing manipulator from corroding |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7208411B2 (en) | Method of depositing metal film and metal deposition cluster tool including supercritical drying/cleaning module | |
US5236868A (en) | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system | |
US6204192B1 (en) | Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures | |
JPH11186218A (en) | Low temperature removal of copper, copper removing system and semiconductor wafer | |
KR20090024199A (en) | Post etch wafer surface cleaning with liquid meniscus | |
EP0999584B1 (en) | Method for manufacturing semiconductor device | |
US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
US6727187B2 (en) | Fabrication method for semiconductor device | |
US5863834A (en) | Semiconductor device and method of manufacturing the same | |
US6136691A (en) | In situ plasma clean for tungsten etching back | |
US6232239B1 (en) | Method for cleaning contact holes in a semiconductor device | |
KR20080015931A (en) | Prevention of copper delamination in semiconductor device | |
US5716869A (en) | Method of forming a wiring layer of a semiconductor device using reflow process | |
JPH03190260A (en) | Wafer processing device and method of manufacturing semiconductor integrated circuit device using same device | |
US6177341B1 (en) | Method for forming interconnections in semiconductor devices | |
JPH08111420A (en) | Method and equipment for fabricating semiconductor device | |
US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
JP3199945B2 (en) | Semiconductor device manufacturing method and its manufacturing apparatus | |
JP2003035962A (en) | Substrate treatment method and system | |
KR100698742B1 (en) | Fabricating method of semiconductor device | |
US6017828A (en) | Method for preventing backside polysilicon peeling in a 4T+2R SRAM process | |
JPH05267207A (en) | Manufacture of semiconductor device | |
KR100200484B1 (en) | Forming method for metal wiring in semiconductor device | |
JPH09129698A (en) | Semiconductor manufacturing equipment | |
JPH04120728A (en) | Etching device |