JPH03190105A - 積層バリスタ - Google Patents

積層バリスタ

Info

Publication number
JPH03190105A
JPH03190105A JP1330319A JP33031989A JPH03190105A JP H03190105 A JPH03190105 A JP H03190105A JP 1330319 A JP1330319 A JP 1330319A JP 33031989 A JP33031989 A JP 33031989A JP H03190105 A JPH03190105 A JP H03190105A
Authority
JP
Japan
Prior art keywords
varistor
laminated
glass
sintered body
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1330319A
Other languages
English (en)
Inventor
Kazuyoshi Nakamura
和敬 中村
Hiroaki Taira
浩明 平
Yasunobu Yoneda
康信 米田
Yukio Sakabe
行雄 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1330319A priority Critical patent/JPH03190105A/ja
Publication of JPH03190105A publication Critical patent/JPH03190105A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電圧非直線性を示すセラミック層を内部電極
を介在させて一体焼成して得られた焼結体を利用した積
層バリスタに関する。
(従来の技術) バリスタは、印加電圧に応じて抵抗値が非直線的に変化
する抵抗体素子である。近年、種々の電子機器分野にお
いて、小型化及び集積化が急速に進んでいる。これに伴
って、バリスタにおいても、小型化あるいは低電圧化の
要求が強くなってきている。
上記のような要求に対応するものとして、積層バリスタ
が提案されている(特公昭5B−23921号)。この
積層バリスタは、以下の一連の工程により製造される。
すなわち、まず半導体セラミックスを主体とするグリー
ンシート上に、内部電極を形成するための導電ペースト
が印刷されたものを複数枚用意する0次に、複数枚のグ
リーンシートを積層し、得られた積層体を厚み方向に圧
着した後焼成することにより、一体焼成型の焼結体を得
る。さらに、この焼結体の内部電極が導出されている端
面に外部電極を形成する。
上記のようにして得られた積層バリスタでは、使用する
グリーンシートの厚みや積層数を調整することにより、
電圧非直線性を示すセラミック層の厚みを薄<シ得るた
め、バリスタの低電圧化に対応することが容易であり、
ICの保護等に適した特性のものを提供することができ
る。また、面実装も容易である。
〔発明が解決しようとする技術的課題〕しかしながら、
上記のように、内部電極を形成するための導電ペースト
と半導体セラミックスを主体とするグリーンシートとを
一体焼成するものであるため、焼結むらが生じ易かった
。すなわち、内部電極を構成するための材料により焼成
温度、特に最高温度が制限されるため、より低温で焼結
する必要があった。
セラミックスを低温焼成する方法としては、ガラスをセ
ラミック原料に添加する方法が一般には用いられている
。しかしながら、セラミック材料にガラスを添加し、低
温で焼成したとしても、焼成時には、素子の表面から内
部へと熱が伝わるため、内部に比べて外表面に近い部分
の方が焼結性が高く、やはり焼結むらが生じ易かった。
上記のような焼結むらにより、積層バリスタでは焼結体
内部における粒径ばらつき等が生し易く、その結果、バ
リスタ電圧のばらつきやサージ耐量の低下が生し易かっ
た。
よって、本発明の目的は、内部電極材料を介在させて焼
成された一体焼成型の半導体セラミック焼結体を用いた
積層バリスタであって、内部の焼結性が高められており
、従ってバリスタ電圧のばらつきが少なくかつサージ耐
量が高められた積層バリスタを提供することにある。
〔技術的課題を解決するための手段及び作用〕本願発明
者らは、積層バリスタに用いる材料につき種々検討した
結果、内部電極にガラスを特定の割合で添加すれば、焼
結体内の焼結性が高められることを見出し、本発明をな
すに至った。
すなわち、本発明は、半導体セラミックスを介して重な
り合う複数の内部電極が設けられた一体焼成型のセラミ
ック焼結体を用いた積層バリスタにおいて、内部電極を
形成する電極材料がガラスを0.5〜20重量%含有し
ていることを特徴とし、それによって上記課題が達成さ
れる。
通常、内部電極材料を介して複数枚のセラミックグリー
ンシートを一体焼成したセラミンク焼結体を用いた構造
、例えば積層コンデンサ等では、内部電極材料にガラス
は添加されていない。これは、内部電極にガラスを含有
させると、ガラスと金属との馴染みが悪く、焼結時に金
属粒子をガラスが包み込んで球を形成し、内部電極切れ
等を生じるおそれがあるからである。
ところが、バリスタの場合には、本発明の割合で内部電
極材料にガラスを添加した場合、ガラスが粒界に拡散し
易く、電極切れ事故とは逆に、焼結体と内部電極との接
合力を高めるように作用することがわかった。すなわち
、本願発明者らは、従来では悪影響を及ぼすとされてい
たガラスを、あえて内部電極材料に添加することにより
、焼結性に優れた積層バリスタを得ることを見出し、本
発明をなすに至ったものである。
ガラス添加の効果を発揮させるには、内部電極にガラス
を0.5重量%以上含有させることが必要である。他方
、ガラス添加量が多すぎる場合には、焼成時にガラスが
電極材料を包み込み内部電極切れを起こすおそれがある
ため、ガラス添加量は多(とも20重量%である。
なお、本発明の積層バリスタにおいて内部電極を形成す
る電極材料としては、AgもしくはPdのような金属ま
たはこれらの合金のような導電性材料に、有機ビヒクル
を混合してなる導電ペーストが用いられる。また、含有
されるガラスとしては、ホウケイ酸亜鉛のような適宜の
ガラス粉末が用いられる。
〔発明の効果〕
本発明によれば、内部電極を形成する電極材料に特定の
割合でガラスが含有されているため、焼結体の焼結性、
特に内部電極間に挟まれた焼結体部分の焼結性が高めら
れる。従って、半導体セラミックスの粒径が均一化し、
バリスタ電圧のばらつきを低減することができる。のみ
ならず、電圧非直線性も高められ、制限電圧の低いバリ
スタを得ることができる。さらに、サージ耐量について
も、従来の積層バリスタに比べて効果的に増大される。
〔実施例の説明〕
以下、本発明の実施例につき説明する。
まず、ZnO(95,0モル%)、Coo (+。
0モル%)、MnO(1,0モル%)、Sb、0(2,
0−r−ル%)及びCrt Off  (1,0モル%
)を混合してなるセラミックス材料を原料とし、これに
有機バインダを混合し、ドクターブレード法によりグリ
ーンシートを成形する0次に、得られたグリーンシート
を矩形状に切断して、第1図に示す複数枚のグリーンシ
ート1〜6を用意する。
Ag及びPdをAg70 : Pa3Qの重量比で含有
し、さらに第1表に示すガラス粉末を混合してなる混合
粉末に有機ビヒクルを混合して導電ペーストを調製する
。得られた導電ペーストを、グリーンシート2〜5の上
面に印刷する。第1図においては、印刷された導電ペー
ストを、それぞれ、参照番号7〜10で示す。
次に、第1図のグリーンシート1〜6を積層し、厚み方
向に圧着して積層体を得る。
次に、得られた積層体を空気中にて900°C〜110
0°Cの温度で焼成し、焼結体を得る。
得られた焼結体端部に、Agを主体とし、Pdを添加し
てなる導電ペーストを塗布した後、600°Cの温度で
焼付け、第2図に示すように外部電極11.12を形成
する。
以上のようにして、第2図に示す積層型バリスタ13を
得る。なお、第2図において、内部電極については、第
1図の内部電極形成用の導電ペースト7〜10と同一の
参照番号を付与した。また、14は焼結体を示す。
(以下、余白) 第   1   表 第1表に示した種々のガラスが添加された内部電極材料
を用いて構成された積層バリスタを用いて下記の評価試
験を行った。
バリスタ電圧 びそのばらつき バリスタ電圧としては100μAを流したときの素子両
端の電圧を測定した。また、バリスタ電圧のばらつき3
CVは3CV= (3X標準偏差/平均値)xloo(
%)で表した。なお、それぞれの試料20個の測定値に
基づいて評価した。
■艮里圧北 制限電圧比を、それぞれの試料の積層バリスタ各2個に
つき測定した。制限電圧比は、2Aピークの波形8×2
0μ秒の三角電流波を印加した場合の試料両端電圧の最
高値v2Aを測定し、これをバリスタ電圧で割ったもの
、すなわち制限電圧比−V ta/ V +   であ
る。
7A ミニ2菫l また、上記と同様の波形の30OAピーク電流を有する
パルスを印加し、バリスタ電圧の変化を測定し、サージ
耐量として評価した。
猪来 上記各試験の結果を、下記の第2表に示す、なお、第2
表において比較例は、ガラスを添加していない導電ペー
ストを用いて内部電極を構成したMi層バリスタを試料
として測定したものである。
第 2 表 (但し、水は内部電極切れを生しており、評価しなかっ
た)。
第2表から明らかなように、比較例及び本発明の範囲外
の試料(試料番号l)では、内部電極材料にガラスが添
加されておらず、また添加されていてもガラス添加量が
0.1重量%と少ないため、バリスタ電圧のばらつき3
CVが非常に大きいことがわかる。これに対して、本発
明の範囲内でガラスが添加された試料番号2〜6及び8
〜12の積層バリスタでは、バリスタ電圧のばらつき3
CVが非常に小さいことがわかる。同様に、本発明の試
料の積層バリスタ(試料番号2〜6及び8〜12)では
、制@電圧比が低められ、かつサージ耐量が高められる
こともわかる。
なお、ガラス添加量が30重量%と本発明の範囲外の試
料(試料番号7)の積層バリスタでは、内部電極切れが
生じており、上記の評価試験に供することができなかっ
た。
【図面の簡単な説明】
第1図は本発明の実施例にかかる積層バリスタを得るの
に用いられるセラミツタグリーンシート及びその上に形
成される電極形状を示す分解斜視図、第2図は実施例に
おいて得られた積層バリスタの断面図である。 図において、7〜10は内部電極、13は積層バリスタ
、14は焼結体を示す。

Claims (1)

  1. 【特許請求の範囲】  半導体セラミック層を介して重なり合う複数の内部電
    極が設けられた一体焼成型のセラミック焼結体を用いた
    積層バリスタにおいて、 前記内部電極を形成する電極材料が、ガラスを0.5〜
    20重量%含有していることを特徴とする積層バリスタ
JP1330319A 1989-12-19 1989-12-19 積層バリスタ Pending JPH03190105A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1330319A JPH03190105A (ja) 1989-12-19 1989-12-19 積層バリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1330319A JPH03190105A (ja) 1989-12-19 1989-12-19 積層バリスタ

Publications (1)

Publication Number Publication Date
JPH03190105A true JPH03190105A (ja) 1991-08-20

Family

ID=18231302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1330319A Pending JPH03190105A (ja) 1989-12-19 1989-12-19 積層バリスタ

Country Status (1)

Country Link
JP (1) JPH03190105A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017074003A1 (ko) 2015-10-27 2017-05-04 한국과학기술원 유연 열전소자 및 이의 제조방법
CN108475718A (zh) * 2015-10-27 2018-08-31 韩国科学技术院 柔性热电元件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017074003A1 (ko) 2015-10-27 2017-05-04 한국과학기술원 유연 열전소자 및 이의 제조방법
CN108475718A (zh) * 2015-10-27 2018-08-31 韩国科学技术院 柔性热电元件及其制造方法
JP2019500757A (ja) * 2015-10-27 2019-01-10 コリア アドバンスト インスティチュート オブ サイエンス アンド テクノロジー 柔軟な熱電素子及びその製造方法

Similar Documents

Publication Publication Date Title
US5369390A (en) Multilayer ZnO varistor
US5119062A (en) Monolithic type varistor
JPH0266901A (ja) 非線形電圧依存抵抗器及びその製造方法
KR20060046265A (ko) 적층형 칩 배리스터
EP3109868B1 (en) Preparation method for electronic components with an alloy electrode layer
KR0155407B1 (ko) 배리스터와 그 제조방법
JP2004022976A (ja) 積層型電圧非直線抵抗体、及びその製造方法
KR100296931B1 (ko) 칩형의바리스터및이를위한세라믹조성물
JPH03190105A (ja) 積層バリスタ
JPH0214501A (ja) 電圧非直線抵抗器
JP2666605B2 (ja) 積層型バリスタ
JPH10199709A (ja) 積層型バリスタ
CN102300832A (zh) 可变电阻陶瓷和含该可变电阻陶瓷的多层构件以及该可变电阻陶瓷的制备方法
JPS62122103A (ja) 積層型チツプバリスタの製造方法
JPH0142612B2 (ja)
JP2000228302A (ja) 酸化亜鉛系磁器積層物とその製造方法および酸化亜鉛バリスタ
JP3377372B2 (ja) 積層形電圧非直線抵抗器
JP3008575B2 (ja) バリスタ
JP3000662B2 (ja) 積層バリスタ
JP2621681B2 (ja) 積層型バリスタ
KR20210007123A (ko) ZnO계 바리스터 조성물과 이의 제조방법 및 바리스터
US20030086237A1 (en) Ceramic electronic parts and method for maufacturing the same
JPH03173403A (ja) チップバリスタ
JPH02260605A (ja) 積層型バリスタ
JPH04280603A (ja) 積層バリスタ