JPH03182110A - 直流増幅回路のバイアス回路 - Google Patents
直流増幅回路のバイアス回路Info
- Publication number
- JPH03182110A JPH03182110A JP32058889A JP32058889A JPH03182110A JP H03182110 A JPH03182110 A JP H03182110A JP 32058889 A JP32058889 A JP 32058889A JP 32058889 A JP32058889 A JP 32058889A JP H03182110 A JPH03182110 A JP H03182110A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- voltage
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 87
- 238000006243 chemical reaction Methods 0.000 claims description 31
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、アナログ信号処理回路に含まれる直流増幅回
路のバイアスを設定するためのバイアス回路に係り、特
に直流増幅回路の前段の入力ソースフォロアの電流制御
端子に帰還をかけるバイアス回路に関する。
路のバイアスを設定するためのバイアス回路に係り、特
に直流増幅回路の前段の入力ソースフォロアの電流制御
端子に帰還をかけるバイアス回路に関する。
(従来の技術)
第9図は、従来の直流増幅回路を含むアナログf呂号処
理回路10およびそのバイアス回路90を示している。
理回路10およびそのバイアス回路90を示している。
即ち、上記アナログ信号処理回路10は、アナログ信号
入力端11と直流増幅回路13の入力端の間にレベル変
換用の入力ソースフォロア12が接続され、上記直流増
幅回路13の出力端と増幅信号出力端15の間にレベル
変換用の出力回路14が接続されている。また、上記バ
イアス回路90は、前記出力回路14からの出力信号を
直流化する低域通過濾波器(LPF)16と、このLP
F16の出力電圧が非反転入力端(+)に入力し、基準
電圧源17からの基準電圧が反転入力端(−)に入力す
る電圧比較器18とからなり、この電圧比較器18の比
較出力が前記入力ソースフォロア12の電流制御端子1
2′に帰還される。
入力端11と直流増幅回路13の入力端の間にレベル変
換用の入力ソースフォロア12が接続され、上記直流増
幅回路13の出力端と増幅信号出力端15の間にレベル
変換用の出力回路14が接続されている。また、上記バ
イアス回路90は、前記出力回路14からの出力信号を
直流化する低域通過濾波器(LPF)16と、このLP
F16の出力電圧が非反転入力端(+)に入力し、基準
電圧源17からの基準電圧が反転入力端(−)に入力す
る電圧比較器18とからなり、この電圧比較器18の比
較出力が前記入力ソースフォロア12の電流制御端子1
2′に帰還される。
上記回路において、出力回路14の出力信号の直流値が
基準電圧より例えば低くなった場合には、電圧比較器1
8の出力電位が低下し、入力ソースフォロア12は電流
を流しにくくなり、直流増幅回路13の直流入力レベル
が上がり、直流増幅回路13の直流出力レベルが上がる
。これに対して、出力回路14の出力信号のn流値が基
準電圧より高くなった場合には、電圧比較器18の出力
電位が上昇し、入力ソースフォロア12は電流を流しや
すくなり、直流増幅回路13の直流入力レベルが下がり
、直流増幅回路13の直流出力レベルが下がる。これに
より、直流増幅回路13のバイアスをアナログ信号入力
のレベルに拘らず、常に前記基準電圧と同じ電圧に保つ
ことが可能になる。
基準電圧より例えば低くなった場合には、電圧比較器1
8の出力電位が低下し、入力ソースフォロア12は電流
を流しにくくなり、直流増幅回路13の直流入力レベル
が上がり、直流増幅回路13の直流出力レベルが上がる
。これに対して、出力回路14の出力信号のn流値が基
準電圧より高くなった場合には、電圧比較器18の出力
電位が上昇し、入力ソースフォロア12は電流を流しや
すくなり、直流増幅回路13の直流入力レベルが下がり
、直流増幅回路13の直流出力レベルが下がる。これに
より、直流増幅回路13のバイアスをアナログ信号入力
のレベルに拘らず、常に前記基準電圧と同じ電圧に保つ
ことが可能になる。
ところで、上記したバイアス回路90は、直流増幅回路
13のダイナミックレンジの中心付近にバイアス点(前
記基準電圧)を設定することによって、直流増幅回路1
3のダイナミックレンジを最も有効に使う事が可能にな
るが、直流増幅回路13のダイナミックレンジは、使用
するトランジスタの閾値によって変動するので、直流増
幅回路13のダイナミックレンジを最もH効に使う事が
不可能になる。ここで、直流増幅回路13として、例え
ば第10図に示すようなNチャネル絶縁ゲート型(MO
S)インバータを使用する場合を考える。このインバー
タは、V centi源電位と接地電位Vssとの間に
、Nチャネルのドレイン・ゲート相五が接続された負6
j用トランジスタN1および駆動用トランジスタN2が
直列に接続されてなり、駆動用トランジスタN2のゲー
トに入力端子Vinが与えられ、駆動用トランジスタN
2のドレインから出力電圧Voutが取り出される。こ
のインバータにおいて、上記負荷用トランジスタN1は
常に飽和領域で動作しているが、駆動用トランジスタN
2の飽和条件は、 V i n −V t h < V o u t
−(1)である。ここで、Vthは駆動用トラン
ジスタN2および負荷用トランジスタN1のそれぞれの
閾値電圧である。
13のダイナミックレンジの中心付近にバイアス点(前
記基準電圧)を設定することによって、直流増幅回路1
3のダイナミックレンジを最も有効に使う事が可能にな
るが、直流増幅回路13のダイナミックレンジは、使用
するトランジスタの閾値によって変動するので、直流増
幅回路13のダイナミックレンジを最もH効に使う事が
不可能になる。ここで、直流増幅回路13として、例え
ば第10図に示すようなNチャネル絶縁ゲート型(MO
S)インバータを使用する場合を考える。このインバー
タは、V centi源電位と接地電位Vssとの間に
、Nチャネルのドレイン・ゲート相五が接続された負6
j用トランジスタN1および駆動用トランジスタN2が
直列に接続されてなり、駆動用トランジスタN2のゲー
トに入力端子Vinが与えられ、駆動用トランジスタN
2のドレインから出力電圧Voutが取り出される。こ
のインバータにおいて、上記負荷用トランジスタN1は
常に飽和領域で動作しているが、駆動用トランジスタN
2の飽和条件は、 V i n −V t h < V o u t
−(1)である。ここで、Vthは駆動用トラン
ジスタN2および負荷用トランジスタN1のそれぞれの
閾値電圧である。
一方、上記第10図のインバータの人出力特性は第11
図に示すようになり、出力電圧Voutの変化の線形領
域Aの一次関数を Vout−−に−Vin+cr −(2)とお
く。ここで、Kはインバータの利得、αは定数である。
図に示すようになり、出力電圧Voutの変化の線形領
域Aの一次関数を Vout−−に−Vin+cr −(2)とお
く。ここで、Kはインバータの利得、αは定数である。
また、V i n−V t hノr151.:出力電圧
Voutは(Vce−Vth)を通過するので、この値
を尚武(2)に代入してαを求めると、 Vcc−V t h −−K IIV t h十aa−
Vcc−V t h+K −V t h−Vcc −(
1−K) V t h −・・(3)となる。
Voutは(Vce−Vth)を通過するので、この値
を尚武(2)に代入してαを求めると、 Vcc−V t h −−K IIV t h十aa−
Vcc−V t h+K −V t h−Vcc −(
1−K) V t h −・・(3)となる。
上式(2)および(3)より、Vout
−−に◆Vin+Vcc−(1−K)Vth・・・(4
) となる。
) となる。
また、上式(4)は尚武(1)の境昇線であるVin−
Vth−Voutと交差するので、この式と上式(4)
とから交差点の出力電圧Voutを求めると、 Vo u t = (Vcc−V t h)
/ (1+K)(5) となる。
Vth−Voutと交差するので、この式と上式(4)
とから交差点の出力電圧Voutを求めると、 Vo u t = (Vcc−V t h)
/ (1+K)(5) となる。
従って、出力換算のダイナミックレンジDRは、R
−Vcc−V t h −(Vce−V t h) /
(1+K)−(Vcc−V t h) K/ (1+
K)・・・ (6) となる。
(1+K)−(Vcc−V t h) K/ (1+
K)・・・ (6) となる。
上式(6)から分るように、上記インバータの利%i
K、 市源電位Vccを一定とすると、直流増幅回路1
3のダイナミックレンジDRはトランジスタの閾!li
v t hにより変動する。この様子を第12図に示し
ており、トランジスタの閾fIVthがプロセス変動な
どにより例えば低下すると、上記インバータの入出力特
性はBからCに変動する。
K、 市源電位Vccを一定とすると、直流増幅回路1
3のダイナミックレンジDRはトランジスタの閾!li
v t hにより変動する。この様子を第12図に示し
ており、トランジスタの閾fIVthがプロセス変動な
どにより例えば低下すると、上記インバータの入出力特
性はBからCに変動する。
従って、上記直流増幅回路13の入出力持性Bの線形領
域の中心位置にバイアス点りを設定するようにバイアス
回路を設:1しても、直流増幅回路13のトランジスタ
の閾値変動が起ると、入出力特性はCになる。
域の中心位置にバイアス点りを設定するようにバイアス
回路を設:1しても、直流増幅回路13のトランジスタ
の閾値変動が起ると、入出力特性はCになる。
しかし、このように入出力特性がCに変化しても、上記
バイアス回路90は出力回路14の出力レベルを一定に
抑えようとするので、バイアス点はそれまでと同じ電位
のEとなり、このバイアス点Eは入出力持性Cのダイナ
ミックレンジの中心位置Fからはずれてしまい、直流増
幅回路13のダイナミックレンジを有効に使えなくなる
という問題があった。
バイアス回路90は出力回路14の出力レベルを一定に
抑えようとするので、バイアス点はそれまでと同じ電位
のEとなり、このバイアス点Eは入出力持性Cのダイナ
ミックレンジの中心位置Fからはずれてしまい、直流増
幅回路13のダイナミックレンジを有効に使えなくなる
という問題があった。
また、上記バイアス回路90は、プロセス変動などによ
る出力回路14の閾値変動によってその人出力特性が変
化し、この出力回路14の出力電圧が変化し、直流増幅
回路13のダイナミックレンジの中心位置Fからバイア
ス点がはずれるという問題があった。
る出力回路14の閾値変動によってその人出力特性が変
化し、この出力回路14の出力電圧が変化し、直流増幅
回路13のダイナミックレンジの中心位置Fからバイア
ス点がはずれるという問題があった。
(発明が解決しようとする課題)
上記したように従来の直流増幅回路のバイアス回路は、
プロセス変動などによって直流増幅回路のトランジスタ
の閾値変動あるいは出力回路の閾値変動が起ると、直流
増幅回路のダイナミックレンジの中心位置からバイアス
点がはずれ、白゛効ダイナミックレンジが狭くなるとい
う問題がある。
プロセス変動などによって直流増幅回路のトランジスタ
の閾値変動あるいは出力回路の閾値変動が起ると、直流
増幅回路のダイナミックレンジの中心位置からバイアス
点がはずれ、白゛効ダイナミックレンジが狭くなるとい
う問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、プロセス変動などによって直流増幅回路のト
ランジスタの閾値変動あるいは出力回路の閾値変動が起
っても、常に直流増幅回路のダイナミックレンジのほぼ
中心位置(設定位置)にバイアス点が一致し、直流増幅
回路のダイナミックレンジを常に最大に利用し得る直流
増幅回路のバイアス回路を堤供することにある。
の目的は、プロセス変動などによって直流増幅回路のト
ランジスタの閾値変動あるいは出力回路の閾値変動が起
っても、常に直流増幅回路のダイナミックレンジのほぼ
中心位置(設定位置)にバイアス点が一致し、直流増幅
回路のダイナミックレンジを常に最大に利用し得る直流
増幅回路のバイアス回路を堤供することにある。
[発明の構成]
(課題を解決するための手段)
第1の発明は、アナログ信号入力がレベル変換用の入力
ソースフォロアを経て入力端に入力し、出力側にレベル
変換用の出力回路が接続された直流増幅回路にバイアス
を設定するために設けられた直流増幅回路のバイアス回
路において、前記出力回路の出力信号、が入力し、これ
を直流化する低域通過濾波器と、基準電圧源と、前記直
流増幅回路と同じプロセス依7j性を有し、上記些準電
圧源からの基準電圧が入力し、これにプロセス変動分に
よる補正を加えて出力するプロセス変動回路と、このプ
ロセス変動回路の出力電圧と前記低域通過濾波器の出力
電圧とを電圧比較し、比較出力を前記入力ソースフォロ
アの電流制御端子に供給する電圧比較器とを具Hするこ
とを特徴とする。
ソースフォロアを経て入力端に入力し、出力側にレベル
変換用の出力回路が接続された直流増幅回路にバイアス
を設定するために設けられた直流増幅回路のバイアス回
路において、前記出力回路の出力信号、が入力し、これ
を直流化する低域通過濾波器と、基準電圧源と、前記直
流増幅回路と同じプロセス依7j性を有し、上記些準電
圧源からの基準電圧が入力し、これにプロセス変動分に
よる補正を加えて出力するプロセス変動回路と、このプ
ロセス変動回路の出力電圧と前記低域通過濾波器の出力
電圧とを電圧比較し、比較出力を前記入力ソースフォロ
アの電流制御端子に供給する電圧比較器とを具Hするこ
とを特徴とする。
第2の発明は、第1の発明における低域通過濾波器の入
力を前記直流増幅回路の出力信号に変更したことを特徴
とする。
力を前記直流増幅回路の出力信号に変更したことを特徴
とする。
第3の発明は、第2の発明におけるプロセス変動回路を
省略し、2!準電圧源からの基準電圧を電圧比較器に入
力したことを特徴とする。
省略し、2!準電圧源からの基準電圧を電圧比較器に入
力したことを特徴とする。
第4の発明は、第1の発明におけるプロセス変動回路を
省略し、代わりに、前記出力回路と等しい相互コンダク
タンス比を有し、上記基準電圧源からの基準電圧が入力
し、これに上記出力回路の相互コンダクタンス比の変動
と等しい補正を加えて出力するレベル変換回路を挿入し
たことを特徴とする。
省略し、代わりに、前記出力回路と等しい相互コンダク
タンス比を有し、上記基準電圧源からの基準電圧が入力
し、これに上記出力回路の相互コンダクタンス比の変動
と等しい補正を加えて出力するレベル変換回路を挿入し
たことを特徴とする。
第5の発明は、第1の発明におけるプロセス変動回路と
電圧比較器との間に、前記出力回路と等しい相互コンダ
クタンス比を有し、上記基準電圧源からの基準電圧が入
力し、これに上記出力回路の相互コンダクタンス比の変
動と等しい補正を加えて出力するレベル変換回路を挿入
したことを特徴とする。
電圧比較器との間に、前記出力回路と等しい相互コンダ
クタンス比を有し、上記基準電圧源からの基準電圧が入
力し、これに上記出力回路の相互コンダクタンス比の変
動と等しい補正を加えて出力するレベル変換回路を挿入
したことを特徴とする。
(作用)
第1の発明においては、基準電圧源からの基準電圧を直
流増幅回路の入出力特性の線形領域のほぼ中心位置の電
圧に相当するように設計しておけば、この基準電圧が直
流増幅回路と同じプロセス依存性を有するプロセス変動
回路を通ることにより、プロセス変動による直流増幅回
路の入出力特性の変動に追随する基準電圧となるように
補正されて電圧比較器の一方の入力となる。従って、プ
ロセス変動による直流増幅回路の人出力特性の変動に拘
らず、直流増幅回路の入出力特性の線形領域のほぼ中心
位置(ダイナミックレンジのほぼ中心位置)にバイアス
点が常に設定されるようになる。
流増幅回路の入出力特性の線形領域のほぼ中心位置の電
圧に相当するように設計しておけば、この基準電圧が直
流増幅回路と同じプロセス依存性を有するプロセス変動
回路を通ることにより、プロセス変動による直流増幅回
路の入出力特性の変動に追随する基準電圧となるように
補正されて電圧比較器の一方の入力となる。従って、プ
ロセス変動による直流増幅回路の人出力特性の変動に拘
らず、直流増幅回路の入出力特性の線形領域のほぼ中心
位置(ダイナミックレンジのほぼ中心位置)にバイアス
点が常に設定されるようになる。
第2の発明においては、バイアス制御ループ内にプロセ
ス変動などによる出力回路の閾値変動分が含まれなくな
り、プロセス変動などによる直流増幅回路の入出力特性
の変動に一層正確に追随してそのダイナミックレンジの
ほぼ中心位置にバイアス点を設定することが可能になる
。
ス変動などによる出力回路の閾値変動分が含まれなくな
り、プロセス変動などによる直流増幅回路の入出力特性
の変動に一層正確に追随してそのダイナミックレンジの
ほぼ中心位置にバイアス点を設定することが可能になる
。
第3の発明においては、バイアス制御ループ内にプロセ
ス変動などによる出力回路の閾値変動分が含まれないの
で、プロセス変動などによる出力回路の閾値電圧の変動
の影響を受けずに、直流増幅回路のバイアスを設定する
ことが可能になる。
ス変動などによる出力回路の閾値変動分が含まれないの
で、プロセス変動などによる出力回路の閾値電圧の変動
の影響を受けずに、直流増幅回路のバイアスを設定する
ことが可能になる。
第4の発明においては、基準電圧源からの基準電圧を直
流増幅回路の入出力特性の線形領域のほぼ中心位置の電
圧に相当するように設計しておけば、この基準電圧が出
力回路と等しい相互コンダクタンス比を有するレベル変
換回路を通ることにより、プロセス変動による出力回路
の出力変動に追随する基準電圧となるように補正されて
電圧比較器の一方の入力となる。従って、この電圧比較
器の比較出力を前記入力ソースフォロアの電流制御端子
に供給することにより、プロセス変動による出力用路の
出力変動に拘らず、常に直流増幅回路の人出力特性の線
形領域のほぼ中心位置(ダイナミックレンジのほぼ中心
位置)にバイアス点が設定されるようになる。
流増幅回路の入出力特性の線形領域のほぼ中心位置の電
圧に相当するように設計しておけば、この基準電圧が出
力回路と等しい相互コンダクタンス比を有するレベル変
換回路を通ることにより、プロセス変動による出力回路
の出力変動に追随する基準電圧となるように補正されて
電圧比較器の一方の入力となる。従って、この電圧比較
器の比較出力を前記入力ソースフォロアの電流制御端子
に供給することにより、プロセス変動による出力用路の
出力変動に拘らず、常に直流増幅回路の人出力特性の線
形領域のほぼ中心位置(ダイナミックレンジのほぼ中心
位置)にバイアス点が設定されるようになる。
第5の発明においては、基準電圧が直流増幅回路と同じ
プロセス依4’7性を有するプロセス変動回路を通り、
さらに、出力回路と等しい相互コンダクタンス比を有す
るレベル変換回路を通ることにより、プロセス変動によ
る直流増幅回路の人出力特性の変動に追随すると共にプ
ロセス変動による出力口路の出力変動に追随する基準電
圧となるように捕ポされて電圧比較器の一方の入力とな
る。
プロセス依4’7性を有するプロセス変動回路を通り、
さらに、出力回路と等しい相互コンダクタンス比を有す
るレベル変換回路を通ることにより、プロセス変動によ
る直流増幅回路の人出力特性の変動に追随すると共にプ
ロセス変動による出力口路の出力変動に追随する基準電
圧となるように捕ポされて電圧比較器の一方の入力とな
る。
従って、この電圧比較器の比較出力を前記入力ソースフ
ォロアの電流制御端子に供給することにより、プロセス
変動による直流増幅回路の入出力特性の変動および出力
回路の出力変動に拘らず、常に直流増幅回路の入出力特
性の線形領域のほぼ中心位置(ダイナミックレンジのほ
ぼ中心位置)にバイアス点が設定されるようになる。
ォロアの電流制御端子に供給することにより、プロセス
変動による直流増幅回路の入出力特性の変動および出力
回路の出力変動に拘らず、常に直流増幅回路の入出力特
性の線形領域のほぼ中心位置(ダイナミックレンジのほ
ぼ中心位置)にバイアス点が設定されるようになる。
(実施例)
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第1図に示す直流増幅回路のバイアス回路は、第9
図を参照して前述した従来の直流増幅回路のバイアス回
路と比べて、バイアス回路20が穴なり、その他は同じ
であるので第9図中と同一71号を付してその説明を省
略する。即ち、上記バイアス回路20においては、基準
電圧源17と電圧比較器18との間に、前記直流増幅回
路13と同じプロセス依存性を有し、上記基準電圧源1
7からの基準電圧VRが入力し、これにプロセス変動分
による補正を加えて出力するプロセス変動回路21が付
加挿入されている。
る。第1図に示す直流増幅回路のバイアス回路は、第9
図を参照して前述した従来の直流増幅回路のバイアス回
路と比べて、バイアス回路20が穴なり、その他は同じ
であるので第9図中と同一71号を付してその説明を省
略する。即ち、上記バイアス回路20においては、基準
電圧源17と電圧比較器18との間に、前記直流増幅回
路13と同じプロセス依存性を有し、上記基準電圧源1
7からの基準電圧VRが入力し、これにプロセス変動分
による補正を加えて出力するプロセス変動回路21が付
加挿入されている。
上記回路の動作は、第11図および第12図を参照して
前述した従来の回路の動作と基本的には同じであるが、
プロセス変動回路21が付加されているので、次に述べ
るような動作が行われる。
前述した従来の回路の動作と基本的には同じであるが、
プロセス変動回路21が付加されているので、次に述べ
るような動作が行われる。
即ち、基準電圧源17からの基準電圧VRを直流増幅回
路13の入出力特性(第12図C参照)の線形領域のほ
ぼ中心位置の電圧に相当するように設計しておけば、こ
の基準電圧VRが直流増幅回路13と同じプロセス依存
性を有するプロセス変動回路21を通ることにより、プ
ロセス変動による直流増幅回路13の人出力特性の変動
に追随する基準電圧となるように補正されて電圧比較器
18の基準入力となる。従って、この電圧比較器18の
比較出力を前記入力ソースフォロア12の電流制御端子
12′に供給することにより、直流増幅回路13のプロ
セス変動に拘らず、常に直流増幅回路13の入出力特性
(第12図C参照)の線形領域のほぼ中心位置(ダイナ
ミックレンジのほぼ中心位置)にバイアス点が設定され
るようになる。換言すれば、直流増幅回路13のトラン
ジスタの閾@vthがプロセス変動などにより例えば低
ドし、直流増幅回路13の人出力特性がBからCに変動
しても、この直流増幅回路13のプロセス変動に追随し
て電圧比較器18の基準入力端子が変動し、直流増幅回
路13の人出力持性Cの線形領域のほぼ中心位置にバイ
アス点が設定されるようになり、直流増幅回路13のダ
イナミックレンジを常に最大に使えるようになる。
路13の入出力特性(第12図C参照)の線形領域のほ
ぼ中心位置の電圧に相当するように設計しておけば、こ
の基準電圧VRが直流増幅回路13と同じプロセス依存
性を有するプロセス変動回路21を通ることにより、プ
ロセス変動による直流増幅回路13の人出力特性の変動
に追随する基準電圧となるように補正されて電圧比較器
18の基準入力となる。従って、この電圧比較器18の
比較出力を前記入力ソースフォロア12の電流制御端子
12′に供給することにより、直流増幅回路13のプロ
セス変動に拘らず、常に直流増幅回路13の入出力特性
(第12図C参照)の線形領域のほぼ中心位置(ダイナ
ミックレンジのほぼ中心位置)にバイアス点が設定され
るようになる。換言すれば、直流増幅回路13のトラン
ジスタの閾@vthがプロセス変動などにより例えば低
ドし、直流増幅回路13の人出力特性がBからCに変動
しても、この直流増幅回路13のプロセス変動に追随し
て電圧比較器18の基準入力端子が変動し、直流増幅回
路13の人出力持性Cの線形領域のほぼ中心位置にバイ
アス点が設定されるようになり、直流増幅回路13のダ
イナミックレンジを常に最大に使えるようになる。
一方、第2図に示す直流増幅回路のバイアス回路は、第
1図に示した直流増幅回路のバイアス回路における匹域
通過渡波器16の入力を前記直流増幅回路13の出力信
号に変更したものであり、第1図中と同一部分には同一
符号を付してその説明を省略する。
1図に示した直流増幅回路のバイアス回路における匹域
通過渡波器16の入力を前記直流増幅回路13の出力信
号に変更したものであり、第1図中と同一部分には同一
符号を付してその説明を省略する。
この第2図のバイアス回路では、バイアス制御ループ内
にプロセス変動などによる出力回路14の閾tiil!
a動分が含まれなくなり、プロセス変動などによる直流
増幅回路13の入出力特性の変動に一層正確に追随して
そのダイナミックレンジのほぼ中心位置にバイアス点を
設定することが可能になる。
にプロセス変動などによる出力回路14の閾tiil!
a動分が含まれなくなり、プロセス変動などによる直流
増幅回路13の入出力特性の変動に一層正確に追随して
そのダイナミックレンジのほぼ中心位置にバイアス点を
設定することが可能になる。
一方、第3図に示す直流増幅回路のバイアス回路は、第
2図に示した直流増幅回路のバイアス回路におけるプロ
セス変動回路21を省略し、基準電圧源17からの基準
電圧VRを電圧比較器18の基準入力としたものであり
、第2図中と同一部分には同一初号を付してその説明を
省略する。
2図に示した直流増幅回路のバイアス回路におけるプロ
セス変動回路21を省略し、基準電圧源17からの基準
電圧VRを電圧比較器18の基準入力としたものであり
、第2図中と同一部分には同一初号を付してその説明を
省略する。
この第3図のバイアス回路でも、バイアス制御ループ内
にプロセス変動などによる出力回路14の閾値変動分が
含まれないので、プロセス変動などによる出力回路14
の閾値電圧の変動の影響を受けずに、直流増幅回路13
のバイアスを設定することが可能になる。
にプロセス変動などによる出力回路14の閾値変動分が
含まれないので、プロセス変動などによる出力回路14
の閾値電圧の変動の影響を受けずに、直流増幅回路13
のバイアスを設定することが可能になる。
一/i、第4図に示す直流増幅回路のバイアス回路は、
第1図に示した直流増幅回路のバイアス回路におけるプ
ロセス変動回路21を省略し、代わりに、前記出力回路
14のトランジスタ群と等しい相互コンダクタンス比を
有し、上記基準電圧源17からの基準電圧VRが入力し
、これに上記出力回路14の相互コンダクタンス比の変
動と等しい補正を加えて出力するレベル変換回路41を
挿入したものであり、第1図中と同一部分には同一符号
を付してその説明を省略する。
第1図に示した直流増幅回路のバイアス回路におけるプ
ロセス変動回路21を省略し、代わりに、前記出力回路
14のトランジスタ群と等しい相互コンダクタンス比を
有し、上記基準電圧源17からの基準電圧VRが入力し
、これに上記出力回路14の相互コンダクタンス比の変
動と等しい補正を加えて出力するレベル変換回路41を
挿入したものであり、第1図中と同一部分には同一符号
を付してその説明を省略する。
この第4図のバイアス回路では、基準電圧源17からの
基準電圧VRを直流増幅回路13の入出力持性Bの線形
領域のほぼ中心位置の電圧に相当するように設計してお
けば、この基準電圧VRが出力回路14と等しい相互コ
ンダクタンス比を有するレベル変換回路41を通ること
により、プロセス変動による出力回路14の出力変動に
追随する基準電圧となるように補正されて電圧比較器1
8の基準入力となる。従って、この電圧比較器18の比
較出力を前記入力ソースフォロア12の電流制御端12
′に供給することにより、プロセス変動による出力回路
14の出力変動に拘らず、常に直流増幅回路13の人出
力持性Cの線形領域のほぼ中心位置(ダイナミックレン
ジのほぼΦ心位置)にバイアス点が設定されるようにな
る。
基準電圧VRを直流増幅回路13の入出力持性Bの線形
領域のほぼ中心位置の電圧に相当するように設計してお
けば、この基準電圧VRが出力回路14と等しい相互コ
ンダクタンス比を有するレベル変換回路41を通ること
により、プロセス変動による出力回路14の出力変動に
追随する基準電圧となるように補正されて電圧比較器1
8の基準入力となる。従って、この電圧比較器18の比
較出力を前記入力ソースフォロア12の電流制御端12
′に供給することにより、プロセス変動による出力回路
14の出力変動に拘らず、常に直流増幅回路13の人出
力持性Cの線形領域のほぼ中心位置(ダイナミックレン
ジのほぼΦ心位置)にバイアス点が設定されるようにな
る。
一方、第5図に示す直流増幅回路のバイアス回路は、第
1図に示した直流増幅「61路のバイアス回路における
プロセス変動回路21と電圧比較器18との間に、プロ
セス変動回路21の出力に対して前記したような補正を
加えるレベル変換回路41を押入したものであり、第1
図中と同一部分には同一符号を付してその説明を省略す
る。
1図に示した直流増幅「61路のバイアス回路における
プロセス変動回路21と電圧比較器18との間に、プロ
セス変動回路21の出力に対して前記したような補正を
加えるレベル変換回路41を押入したものであり、第1
図中と同一部分には同一符号を付してその説明を省略す
る。
この第5図のバイアス回路では、基準電圧VRが直流増
幅回路13と同じプロセス依存性を有するプロセス変動
回路21を通り、さらに、出力回路14と等しい相互コ
ンダクタンス比を有するレベル変換回路41を通ること
により、プロセス変動による直流増幅回路13の人出力
特性の変動に追随すると共にプロセス変動による出力回
路14の出力変動に追随する基準電圧となるように補正
されて電圧比較器18の基準入力となる。従って、この
電圧比較M18の比較出力を前記入力ソースフォロア1
2の電流制御端子12′に供給することにより、・プロ
セス変動による直流増幅回路13の入出力特性の変動お
よび出力回路14の出力変動に拘らず、常に直流増幅回
路13の入出力特性の線形領域のほぼ中心位置(ダイナ
ミックレンジのほぼ中心位置)にバイアス点が設定され
るようになる。
幅回路13と同じプロセス依存性を有するプロセス変動
回路21を通り、さらに、出力回路14と等しい相互コ
ンダクタンス比を有するレベル変換回路41を通ること
により、プロセス変動による直流増幅回路13の人出力
特性の変動に追随すると共にプロセス変動による出力回
路14の出力変動に追随する基準電圧となるように補正
されて電圧比較器18の基準入力となる。従って、この
電圧比較M18の比較出力を前記入力ソースフォロア1
2の電流制御端子12′に供給することにより、・プロ
セス変動による直流増幅回路13の入出力特性の変動お
よび出力回路14の出力変動に拘らず、常に直流増幅回
路13の入出力特性の線形領域のほぼ中心位置(ダイナ
ミックレンジのほぼ中心位置)にバイアス点が設定され
るようになる。
第6図は、第5図の入力ソースフォロア12、直流増幅
回路13、出力回路14、LPF16、基準電圧源17
、プロセス変動回路21およびレベル変換回路41の一
具体例を示している。即ち、入力ソースフォロア12は
、例えばNチャネルM OSソースフォロアが用いられ
ており、駆動用トランジスタ61のゲートにアナログ信
号が入力し、負荷用トランジスタ62のゲート(前記電
流制御端子12′)に前記電圧比較器18の比較出力が
入力する。直流増幅回路13は、例えば二段のNチャネ
ルMOSインバータ63および64が用いられている。
回路13、出力回路14、LPF16、基準電圧源17
、プロセス変動回路21およびレベル変換回路41の一
具体例を示している。即ち、入力ソースフォロア12は
、例えばNチャネルM OSソースフォロアが用いられ
ており、駆動用トランジスタ61のゲートにアナログ信
号が入力し、負荷用トランジスタ62のゲート(前記電
流制御端子12′)に前記電圧比較器18の比較出力が
入力する。直流増幅回路13は、例えば二段のNチャネ
ルMOSインバータ63および64が用いられている。
そして、第1段口のインバータ63の入力端と前記入力
ソースフォロア12の出力端との間にサンプルホールド
回路65が押入され、第1段口のインバータ63と第2
段口のインバータ64との間にサンプルホールド回路6
6が押入されているが、第1段目のインバータ63と第
2段目のインバータ64とを直結してもよい。
ソースフォロア12の出力端との間にサンプルホールド
回路65が押入され、第1段口のインバータ63と第2
段口のインバータ64との間にサンプルホールド回路6
6が押入されているが、第1段目のインバータ63と第
2段目のインバータ64とを直結してもよい。
これらのサンプルホールド回路65および66は、それ
ぞれサンプリング用のNチャネルのMOSトランジスタ
67と信号保持用の容量68とからなる。出力回路14
は、例えばNチャネルMOSソースフォロアが用いられ
ており、駆動用トランジスタ6つのゲートに上記直流増
幅回路13の出力が入力し、負荷用トランジスタ70の
ゲートに所定の直流バイアス電圧v1が入力し、上記駆
動用トランジスタ6つのソースから増幅信号出力が取り
出される。ここで、駆動用トランジスタ69の相互コン
ダクタンスはgml、負荷用トランジスタ70の相互コ
ンダクタンスは2m2である。
ぞれサンプリング用のNチャネルのMOSトランジスタ
67と信号保持用の容量68とからなる。出力回路14
は、例えばNチャネルMOSソースフォロアが用いられ
ており、駆動用トランジスタ6つのゲートに上記直流増
幅回路13の出力が入力し、負荷用トランジスタ70の
ゲートに所定の直流バイアス電圧v1が入力し、上記駆
動用トランジスタ6つのソースから増幅信号出力が取り
出される。ここで、駆動用トランジスタ69の相互コン
ダクタンスはgml、負荷用トランジスタ70の相互コ
ンダクタンスは2m2である。
LPF 16は、抵抗71と容量72とからなる。
基準電圧源17は、例えばそれぞれドレイン・ゲート和
瓦が接続された2個のNチャネルMOSトランジスタ7
3および74がvce電位とVss電位との間に直列に
接続されてなり、この両トランジスタの直列接続点から
基準電圧VRが出力する。
瓦が接続された2個のNチャネルMOSトランジスタ7
3および74がvce電位とVss電位との間に直列に
接続されてなり、この両トランジスタの直列接続点から
基準電圧VRが出力する。
プロセス変動回路21は、前記直流増幅回路13と同様
に二段のNチャネルMOSインバータ75および76が
用いられており、第1段口のインバータ75と第2段目
のインバータ76とが直結されている。レベル変換回路
41は、前記出力回路14と同様にNチャネルMOSソ
ースフォロアが用いられており、駆動用トランジスタ7
7のゲートに上記プロセス変動回路21の出力が入力し
、負荷用トランジスタ78のゲートに前記出力回路14
と同様の直流バイアス電圧■1が入力し、上記駆動用ト
ランジスタ77のソースが前記電圧比較器18の(−)
入力端に接続されている。ここで、駆動用トランジスタ
77の相互コンダクタンスはgrr+3、負荷用トラン
ジスタ78の相互コンダクタンスは2m4であり、その
相互コンダクタンス比gmi/対g m 、+は前記出
力回路14の相互コンダクタンス比gm1/gm2に等
しくなるように設定されている。
に二段のNチャネルMOSインバータ75および76が
用いられており、第1段口のインバータ75と第2段目
のインバータ76とが直結されている。レベル変換回路
41は、前記出力回路14と同様にNチャネルMOSソ
ースフォロアが用いられており、駆動用トランジスタ7
7のゲートに上記プロセス変動回路21の出力が入力し
、負荷用トランジスタ78のゲートに前記出力回路14
と同様の直流バイアス電圧■1が入力し、上記駆動用ト
ランジスタ77のソースが前記電圧比較器18の(−)
入力端に接続されている。ここで、駆動用トランジスタ
77の相互コンダクタンスはgrr+3、負荷用トラン
ジスタ78の相互コンダクタンスは2m4であり、その
相互コンダクタンス比gmi/対g m 、+は前記出
力回路14の相互コンダクタンス比gm1/gm2に等
しくなるように設定されている。
次に、上記第6図の回路の動作を説明する。基17m圧
源l7は、プロセス変動などにより2個のトランジスタ
73および74の閾値電圧がそれぞれ変動じても、この
両トランジスタの直列接続点ではそれぞれの閾値電圧の
変動が相殺され、基準電圧VRは変化しない。
源l7は、プロセス変動などにより2個のトランジスタ
73および74の閾値電圧がそれぞれ変動じても、この
両トランジスタの直列接続点ではそれぞれの閾値電圧の
変動が相殺され、基準電圧VRは変化しない。
プロセス変動回路21の第1段目のインバータ75が、
第7図に示すような人出力持性Gを持つように設計され
ている場合、前記基1′?l#A圧VRが上記人出力持
性Gのほぼ中央位置に相当するように設計されており、
基準電圧VRの入力に対して電圧VR1を出力するよう
に設計されている。また、プロセス変動回路21の第2
段目のインバータ76が、第8図に示すような入出力持
性Hを持つように設計されている場合、第1段目のイン
バータ75から入力する電圧VRIが上記入出力特性H
のほぼ中央位置に相当するように設計されており、この
電圧VRIの入力に対して電圧VR3を出力するように
設計されている。いま、プロセス変動によって、トラン
ジスタの閾wi電圧が例えば低下し、プロセス変動回路
21の第1段目のインバータ75の入出力持性Gが第7
図中に示す■のように変化すると、基準電圧VRの入力
に対して電圧VR2(<VRI)を出力するようになる
。
第7図に示すような人出力持性Gを持つように設計され
ている場合、前記基1′?l#A圧VRが上記人出力持
性Gのほぼ中央位置に相当するように設計されており、
基準電圧VRの入力に対して電圧VR1を出力するよう
に設計されている。また、プロセス変動回路21の第2
段目のインバータ76が、第8図に示すような入出力持
性Hを持つように設計されている場合、第1段目のイン
バータ75から入力する電圧VRIが上記入出力特性H
のほぼ中央位置に相当するように設計されており、この
電圧VRIの入力に対して電圧VR3を出力するように
設計されている。いま、プロセス変動によって、トラン
ジスタの閾wi電圧が例えば低下し、プロセス変動回路
21の第1段目のインバータ75の入出力持性Gが第7
図中に示す■のように変化すると、基準電圧VRの入力
に対して電圧VR2(<VRI)を出力するようになる
。
しかし、上記プロセス変動によって、プロセス変動回路
21の第2段目のインバータ76の人出力持性Hが第8
図中に示すJのように変化し、上記電圧VR2(7)入
力に対して電圧VR4(>VH2)を出力するようにな
る。従って、上記プロセス変動によるトランジスタの閾
値電圧の低下によってプロセス変動回路21の出力電圧
が高くなると、前記電圧比較器18の基中入力電圧が高
くなり、電圧比較器18の出力が低下する。これにより
、入力ソースフォロア12は電流を流しにくくなり、直
流増幅回路13の直流入力レベル(バイアス)がΔVだ
け上がる。この場合、上記プロセス変動によるトランジ
スタの閾値電圧の低下によって前記直流増幅回路13の
入出力特性も第12図中に示したBからCのように変化
し、この入出力持性Cのほぼ中央位置が入出力持性Bの
ほぼ中央位置よりもΔVだけ高くなっているので、直流
増幅回路13のバイアスが上記人出力持性Cのほぼ中央
位置に相当するように補正されたことになり、常に直流
増幅回路13のダイナミックレンジのほぼ中央位置にバ
イアスを設定することがin能になる。
21の第2段目のインバータ76の人出力持性Hが第8
図中に示すJのように変化し、上記電圧VR2(7)入
力に対して電圧VR4(>VH2)を出力するようにな
る。従って、上記プロセス変動によるトランジスタの閾
値電圧の低下によってプロセス変動回路21の出力電圧
が高くなると、前記電圧比較器18の基中入力電圧が高
くなり、電圧比較器18の出力が低下する。これにより
、入力ソースフォロア12は電流を流しにくくなり、直
流増幅回路13の直流入力レベル(バイアス)がΔVだ
け上がる。この場合、上記プロセス変動によるトランジ
スタの閾値電圧の低下によって前記直流増幅回路13の
入出力特性も第12図中に示したBからCのように変化
し、この入出力持性Cのほぼ中央位置が入出力持性Bの
ほぼ中央位置よりもΔVだけ高くなっているので、直流
増幅回路13のバイアスが上記人出力持性Cのほぼ中央
位置に相当するように補正されたことになり、常に直流
増幅回路13のダイナミックレンジのほぼ中央位置にバ
イアスを設定することがin能になる。
また、上記プロセス変動により出力回路14の人出力特
性が変動してその出力電圧が変化しても、前記基準電圧
VRが上記出力回路14と等しい相互コンダクタンス比
を6するレベル変換回路41を通ることにより、上記出
力回路14の出力変動に追随する基準電圧となるように
補正される。従って、プロセス変動による出力回路14
の出力変動に拘らず、常に直流増幅回路13の入出力特
性の線形領域のほぼ中心位置(ダイナミックレンジのほ
ぼ中心位置)にバイアス点が設定されるヨウになる。
性が変動してその出力電圧が変化しても、前記基準電圧
VRが上記出力回路14と等しい相互コンダクタンス比
を6するレベル変換回路41を通ることにより、上記出
力回路14の出力変動に追随する基準電圧となるように
補正される。従って、プロセス変動による出力回路14
の出力変動に拘らず、常に直流増幅回路13の入出力特
性の線形領域のほぼ中心位置(ダイナミックレンジのほ
ぼ中心位置)にバイアス点が設定されるヨウになる。
なお、前記第5図の各回路の具体的構成は上記第6図の
構成に眼られることなく、各種の変形実施が−II能で
ある。また、基準電圧源17にプロセス変動回路21の
機能を持たせるように構成し、プロセス変動回路21を
省略するようにしてもよい。
構成に眼られることなく、各種の変形実施が−II能で
ある。また、基準電圧源17にプロセス変動回路21の
機能を持たせるように構成し、プロセス変動回路21を
省略するようにしてもよい。
[発明の効果]
上述したように本発明の直流増幅回路のバイアス回路に
よれば、プロセス変動などによって直流増幅回路のトラ
ンジスタの閾値変動あるいは出力回路の閾値変動が起っ
ても、常に直流増幅回路のダイナミックレンジのほぼ中
心位置にバイアス点が一致するので、直流増幅回路のダ
イナミックレンジを辞に最大に利用することができる。
よれば、プロセス変動などによって直流増幅回路のトラ
ンジスタの閾値変動あるいは出力回路の閾値変動が起っ
ても、常に直流増幅回路のダイナミックレンジのほぼ中
心位置にバイアス点が一致するので、直流増幅回路のダ
イナミックレンジを辞に最大に利用することができる。
従って、人出力特性の線形領域が狭い低電圧動作型の直
流増幅回路でも、プロセスマージンを考慮することなく
、広いダイナミックレンジを得ることができる。
流増幅回路でも、プロセスマージンを考慮することなく
、広いダイナミックレンジを得ることができる。
第1図乃至第5図はそれぞれ本発明の直流増幅回路のバ
イアス回路の相異なる実施例を示す構成説明図、第6図
は第5図の回路の一具体例を示す回路図、第7図は第6
図中のプロセス変動回路の第1段目のインバータの入出
力特性のプロセス変動を示す特性図、第8図は第6図中
のプロセス変動回路の第2段口のインバータの入出力特
性のプロセス変動を示す特性図、第9図は従来の直流増
幅回路のバイアス回路を示す構成説明図、第10図は第
9図中の直流増幅回路の一例を示す回路図、第11図は
第10図のインバータの人出力特性を示す特性図、第1
2図は第10図のインバータの人出力特性のプロセス変
動を示す特性図である。 12・・・入力ソースフォロア、12′・・・電流制御
端子、13・・・直流PjN1回路、14・・・出力回
路、16・・・低域通過濾波器(LPF) 、17・・
・基準電圧源、18・・・電圧比較器、20・・・バイ
アス回路、21・・・プロセス変動回路、41・・・レ
ベル変換回路。
イアス回路の相異なる実施例を示す構成説明図、第6図
は第5図の回路の一具体例を示す回路図、第7図は第6
図中のプロセス変動回路の第1段目のインバータの入出
力特性のプロセス変動を示す特性図、第8図は第6図中
のプロセス変動回路の第2段口のインバータの入出力特
性のプロセス変動を示す特性図、第9図は従来の直流増
幅回路のバイアス回路を示す構成説明図、第10図は第
9図中の直流増幅回路の一例を示す回路図、第11図は
第10図のインバータの人出力特性を示す特性図、第1
2図は第10図のインバータの人出力特性のプロセス変
動を示す特性図である。 12・・・入力ソースフォロア、12′・・・電流制御
端子、13・・・直流PjN1回路、14・・・出力回
路、16・・・低域通過濾波器(LPF) 、17・・
・基準電圧源、18・・・電圧比較器、20・・・バイ
アス回路、21・・・プロセス変動回路、41・・・レ
ベル変換回路。
Claims (5)
- (1)アナログ信号入力がレベル変換用の入力ソースフ
ォロアを経て入力端に入力し、出力側にレベル変換用の
出力回路が接続された直流増幅回路にバイアスを設定す
るために設けられた直流増幅回路のバイアス回路におい
て、 前記出力回路の出力信号が入力し、これを直流化する低
域通過濾波器と、 基準電圧源と、 前記直流増幅回路と同じプロセス依存性を有し、上記基
準電圧源からの基準電圧が入力し、これにプロセス変動
分による補正を加えて出力するプロセス変動回路と、 このプロセス変動回路の出力電圧と前記低域通過濾波器
の出力電圧とを電圧比較し、比較出力を前記入力ソース
フォロアの電流制御端子に供給する電圧比較器と を具備することを特徴とする直流増幅回路のバイアス回
路。 - (2)アナログ信号入力がレベル変換用の入力ソースフ
ォロアを経て入力端に入力し、出力側にレベル変換用の
出力回路が接続された直流増幅回路にバイアスを設定す
るために設けられた直流増幅回路のバイアス回路におい
て、 前記直流増幅回路の出力信号を直流化する低域通過濾波
器と、 基準電圧源と、 前記直流増幅回路と同じプロセス依存性を有し、上記基
準電圧源からの基準電圧が入力し、これにプロセス変動
分による補正を加えて出力するプロセス変動回路と、 このプロセス変動回路の出力電圧と前記低域通過濾波器
の出力電圧とを電圧比較し、比較出力を前記入力ソース
フォロアの電流制御端子に供給する電圧比較器と を具備することを特徴とする直流増幅回路のバイアス回
路。 - (3)アナログ信号入力がレベル変換用の入力ソースフ
ォロアを経て入力端に入力し、出力側にレベル変換用の
出力回路が接続された直流増幅回路にバイアスを設定す
るために設けられた直流増幅回路のバイアス回路におい
て、 前記直流増幅回路の出力信号を直流化する低域通過濾波
器と、 基準電圧源と、 この基準電圧源からの基準電圧と前記低域通過濾波器の
出力電圧とを電圧比較し、比較出力を前記入力ソースフ
ォロアの電流制御端子に供給する電圧比較器と を具備することを特徴とする直流増幅回路のバイアス回
路。 - (4)アナログ信号入力がレベル変換用の入力ソースフ
ォロアを経て入力端に入力し、出力側にレベル変換用の
出力回路が接続された直流増幅回路にバイアスを設定す
るために設けられた直流増幅回路のバイアス回路におい
て、 前記増幅信号出力端からの出力信号を直流化する低域通
過濾波器と、 基準電圧源と、 前記出力回路と等しい相互コンダクタンス比を有し、上
記基準電圧源からの基準電圧が入力し、これに上記出力
回路の相互コンダクタンス比の変動と等しい補正を加え
て出力するレベル変換回路と、 このレベル変換回路の出力電圧と前記低域通過濾波器の
出力電圧とを電圧比較し、比較出力を前記入力ソースフ
ォロアの電流制御端子に供給する電圧比較器と を具備することを特徴とする直流増幅回路のバイアス回
路。 - (5)アナログ信号入力がレベル変換用の入力ソースフ
ォロアを経て入力端に入力し、出力側にレベル変換用の
出力回路が接続された直流増幅回路にバイアスを設定す
るために設けられた直流増幅回路のバイアス回路におい
て、 前記増幅信号出力端からの出力信号を直流化する低域通
過濾波器と、 基準電圧源と、 前記直流増幅回路と同じプロセス依存性を有し、上記基
準電圧源からの基準電圧が入力し、これにプロセス変動
分による補正を加えて出力するプロセス変動回路と、 前記出力回路と等しい相互コンダクタンス比を有し、上
記プロセス変動回路の出力電圧が入力し、これに上記出
力回路の相互コンダクタンス比の変動と等しい補正を加
えて出力するレベル変換回路と、 このレベル変換回路の出力電圧と前記低域通過濾波器の
出力電圧とを電圧比較し、比較出力を前記入力ソースフ
ォロアの電流制御端子に供給する電圧比較器と を具備することを特徴とする直流増幅回路のバイアス回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32058889A JP2896177B2 (ja) | 1989-12-12 | 1989-12-12 | 直流増幅回路のバイアス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32058889A JP2896177B2 (ja) | 1989-12-12 | 1989-12-12 | 直流増幅回路のバイアス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03182110A true JPH03182110A (ja) | 1991-08-08 |
JP2896177B2 JP2896177B2 (ja) | 1999-05-31 |
Family
ID=18123096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32058889A Expired - Lifetime JP2896177B2 (ja) | 1989-12-12 | 1989-12-12 | 直流増幅回路のバイアス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2896177B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005318376A (ja) * | 2004-04-30 | 2005-11-10 | Nec Electronics Corp | 信号増幅回路 |
-
1989
- 1989-12-12 JP JP32058889A patent/JP2896177B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005318376A (ja) * | 2004-04-30 | 2005-11-10 | Nec Electronics Corp | 信号増幅回路 |
JP4571431B2 (ja) * | 2004-04-30 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 信号増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2896177B2 (ja) | 1999-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7486061B2 (en) | Power supply apparatus | |
US20010005163A1 (en) | Semiconductor integrated circuit | |
JPH0629761A (ja) | 同相モード安定性が強化された差動増幅器 | |
US7091783B2 (en) | Rejection circuitry for variable-gain amplifiers and continuous-time filters | |
KR100819862B1 (ko) | 탠덤식 트랜스컨덕턴스 증폭기와 연산 증폭기를 이용한부하 및 선로 조정 | |
EP1435693B1 (en) | Amplification circuit | |
US11218074B2 (en) | Error amplifier with accurate output clamp function | |
JPS6119134B2 (ja) | ||
US10812029B2 (en) | Operational amplifier | |
JPH03182110A (ja) | 直流増幅回路のバイアス回路 | |
US8471636B2 (en) | Differential pair with constant offset | |
US5731695A (en) | Voltage limiter circuit | |
JPH051646B2 (ja) | ||
JPH0574966B2 (ja) | ||
JPS63283214A (ja) | 高周波検出回路 | |
US7423460B2 (en) | Sine wave shaper with very low total harmonic distortion | |
US7095271B2 (en) | Bias circuit | |
JP2541868B2 (ja) | Mosトランジスタ回路 | |
KR0133390B1 (ko) | 트랜지스터 바이어스 회로 | |
JP2661530B2 (ja) | 電圧電流変換回路 | |
JPH032988Y2 (ja) | ||
JPH02257317A (ja) | 電流源回路 | |
JPH0124363B2 (ja) | ||
WO2018180111A1 (ja) | ノイズ除去回路 | |
KR20040038174A (ko) | 자기 발진 주파수를 높일 수 있고 부품의 수를 감소시킨디지털 오디오 증폭기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |