JPH03182110A - 直流増幅回路のバイアス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、アナログ信号処理回路に含まれる直流増幅回
路のバイアスを設定するためのバイアス回路に係り、特
に直流増幅回路の前段の入力ソースフォロアの電流制御
端子に帰還をかけるバイアス回路に関する。

（従来の技術） 第９図は、従来の直流増幅回路を含むアナログｆ呂号処
理回路１０およびそのバイアス回路９０を示している。

即ち、上記アナログ信号処理回路１０は、アナログ信号
入力端１１と直流増幅回路１３の入力端の間にレベル変
換用の入力ソースフォロア１２が接続され、上記直流増
幅回路１３の出力端と増幅信号出力端１５の間にレベル
変換用の出力回路１４が接続されている。また、上記バ
イアス回路９０は、前記出力回路１４からの出力信号を
直流化する低域通過濾波器（ＬＰＦ）１６と、このＬＰ
Ｆ１６の出力電圧が非反転入力端（＋）に入力し、基準
電圧源１７からの基準電圧が反転入力端（−）に入力す
る電圧比較器１８とからなり、この電圧比較器１８の比
較出力が前記入力ソースフォロア１２の電流制御端子１
２′に帰還される。

上記回路において、出力回路１４の出力信号の直流値が
基準電圧より例えば低くなった場合には、電圧比較器１
８の出力電位が低下し、入力ソースフォロア１２は電流
を流しにくくなり、直流増幅回路１３の直流入力レベル
が上がり、直流増幅回路１３の直流出力レベルが上がる
。これに対して、出力回路１４の出力信号のｎ流値が基
準電圧より高くなった場合には、電圧比較器１８の出力
電位が上昇し、入力ソースフォロア１２は電流を流しや
すくなり、直流増幅回路１３の直流入力レベルが下がり
、直流増幅回路１３の直流出力レベルが下がる。これに
より、直流増幅回路１３のバイアスをアナログ信号入力
のレベルに拘らず、常に前記基準電圧と同じ電圧に保つ
ことが可能になる。

ところで、上記したバイアス回路９０は、直流増幅回路
１３のダイナミックレンジの中心付近にバイアス点（前
記基準電圧）を設定することによって、直流増幅回路１
３のダイナミックレンジを最も有効に使う事が可能にな
るが、直流増幅回路１３のダイナミックレンジは、使用
するトランジスタの閾値によって変動するので、直流増
幅回路１３のダイナミックレンジを最もＨ効に使う事が
不可能になる。ここで、直流増幅回路１３として、例え
ば第１０図に示すようなＮチャネル絶縁ゲート型（ＭＯ
Ｓ）インバータを使用する場合を考える。このインバー
タは、Ｖ　ｃｅｎｔｉ源電位と接地電位Ｖｓｓとの間に
、Ｎチャネルのドレイン・ゲート相五が接続された負６
ｊ用トランジスタＮ１および駆動用トランジスタＮ２が
直列に接続されてなり、駆動用トランジスタＮ２のゲー
トに入力端子Ｖｉｎが与えられ、駆動用トランジスタＮ
２のドレインから出力電圧Ｖｏｕｔが取り出される。こ
のインバータにおいて、上記負荷用トランジスタＮ１は
常に飽和領域で動作しているが、駆動用トランジスタＮ
２の飽和条件は、 Ｖ　ｉ　ｎ　−Ｖ　ｔ　ｈ　＜　Ｖ　ｏ　ｕ　ｔ　　　
　　　−（１）である。ここで、Ｖｔｈは駆動用トラン
ジスタＮ２および負荷用トランジスタＮ１のそれぞれの
閾値電圧である。

一方、上記第１０図のインバータの人出力特性は第１１
図に示すようになり、出力電圧Ｖｏｕｔの変化の線形領
域Ａの一次関数を Ｖｏｕｔ−−に−Ｖｉｎ＋ｃｒ　　　　　−（２）とお
く。ここで、Ｋはインバータの利得、αは定数である。

また、Ｖ　ｉ　ｎ−Ｖ　ｔ　ｈノｒ１５１．：出力電圧
Ｖｏｕｔは（Ｖｃｅ−Ｖｔｈ）を通過するので、この値
を尚武（２）に代入してαを求めると、 Ｖｃｃ−Ｖ　ｔ　ｈ　−−Ｋ　ＩＩＶ　ｔ　ｈ十ａａ−
Ｖｃｃ−Ｖ　ｔ　ｈ＋Ｋ　−Ｖ　ｔ　ｈ−Ｖｃｃ　−（
１−Ｋ）　Ｖ　ｔ　ｈ　　　　　−・・（３）となる。

上式（２）および（３）より、Ｖｏｕｔ −−に◆Ｖｉｎ＋Ｖｃｃ−（１−Ｋ）Ｖｔｈ・・・（４
） となる。

また、上式（４）は尚武（１）の境昇線であるＶｉｎ−
Ｖｔｈ−Ｖｏｕｔと交差するので、この式と上式（４）
とから交差点の出力電圧Ｖｏｕｔを求めると、 Ｖｏ　ｕ　　ｔ　　＝　　（Ｖｃｃ−Ｖ　　ｔ　　ｈ）
　　／　　（１＋Ｋ）（５） となる。

従って、出力換算のダイナミックレンジＤＲは、Ｒ −Ｖｃｃ−Ｖ　ｔ　ｈ　−（Ｖｃｅ−Ｖ　ｔ　ｈ）　／
　（１＋Ｋ）−（Ｖｃｃ−Ｖ　ｔ　ｈ）　Ｋ／　（１＋
Ｋ）・・・　（６） となる。

上式（６）から分るように、上記インバータの利％ｉ　
Ｋ、　市源電位Ｖｃｃを一定とすると、直流増幅回路１
３のダイナミックレンジＤＲはトランジスタの閾！ｌｉ
ｖ　ｔ　ｈにより変動する。この様子を第１２図に示し
ており、トランジスタの閾ｆＩＶｔｈがプロセス変動な
どにより例えば低下すると、上記インバータの入出力特
性はＢからＣに変動する。

従って、上記直流増幅回路１３の入出力持性Ｂの線形領
域の中心位置にバイアス点りを設定するようにバイアス
回路を設：１しても、直流増幅回路１３のトランジスタ
の閾値変動が起ると、入出力特性はＣになる。

しかし、このように入出力特性がＣに変化しても、上記
バイアス回路９０は出力回路１４の出力レベルを一定に
抑えようとするので、バイアス点はそれまでと同じ電位
のＥとなり、このバイアス点Ｅは入出力持性Ｃのダイナ
ミックレンジの中心位置Ｆからはずれてしまい、直流増
幅回路１３のダイナミックレンジを有効に使えなくなる
という問題があった。

また、上記バイアス回路９０は、プロセス変動などによ
る出力回路１４の閾値変動によってその人出力特性が変
化し、この出力回路１４の出力電圧が変化し、直流増幅
回路１３のダイナミックレンジの中心位置Ｆからバイア
ス点がはずれるという問題があった。

（発明が解決しようとする課題） 上記したように従来の直流増幅回路のバイアス回路は、
プロセス変動などによって直流増幅回路のトランジスタ
の閾値変動あるいは出力回路の閾値変動が起ると、直流
増幅回路のダイナミックレンジの中心位置からバイアス
点がはずれ、白゛効ダイナミックレンジが狭くなるとい
う問題がある。

本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、プロセス変動などによって直流増幅回路のト
ランジスタの閾値変動あるいは出力回路の閾値変動が起
っても、常に直流増幅回路のダイナミックレンジのほぼ
中心位置（設定位置）にバイアス点が一致し、直流増幅
回路のダイナミックレンジを常に最大に利用し得る直流
増幅回路のバイアス回路を堤供することにある。

［発明の構成］ （課題を解決するための手段） 第１の発明は、アナログ信号入力がレベル変換用の入力
ソースフォロアを経て入力端に入力し、出力側にレベル
変換用の出力回路が接続された直流増幅回路にバイアス
を設定するために設けられた直流増幅回路のバイアス回
路において、前記出力回路の出力信号、が入力し、これ
を直流化する低域通過濾波器と、基準電圧源と、前記直
流増幅回路と同じプロセス依７ｊ性を有し、上記些準電
圧源からの基準電圧が入力し、これにプロセス変動分に
よる補正を加えて出力するプロセス変動回路と、このプ
ロセス変動回路の出力電圧と前記低域通過濾波器の出力
電圧とを電圧比較し、比較出力を前記入力ソースフォロ
アの電流制御端子に供給する電圧比較器とを具Ｈするこ
とを特徴とする。

第２の発明は、第１の発明における低域通過濾波器の入
力を前記直流増幅回路の出力信号に変更したことを特徴
とする。

第３の発明は、第２の発明におけるプロセス変動回路を
省略し、２！準電圧源からの基準電圧を電圧比較器に入
力したことを特徴とする。

第４の発明は、第１の発明におけるプロセス変動回路を
省略し、代わりに、前記出力回路と等しい相互コンダク
タンス比を有し、上記基準電圧源からの基準電圧が入力
し、これに上記出力回路の相互コンダクタンス比の変動
と等しい補正を加えて出力するレベル変換回路を挿入し
たことを特徴とする。

第５の発明は、第１の発明におけるプロセス変動回路と
電圧比較器との間に、前記出力回路と等しい相互コンダ
クタンス比を有し、上記基準電圧源からの基準電圧が入
力し、これに上記出力回路の相互コンダクタンス比の変
動と等しい補正を加えて出力するレベル変換回路を挿入
したことを特徴とする。

（作用） 第１の発明においては、基準電圧源からの基準電圧を直
流増幅回路の入出力特性の線形領域のほぼ中心位置の電
圧に相当するように設計しておけば、この基準電圧が直
流増幅回路と同じプロセス依存性を有するプロセス変動
回路を通ることにより、プロセス変動による直流増幅回
路の入出力特性の変動に追随する基準電圧となるように
補正されて電圧比較器の一方の入力となる。従って、プ
ロセス変動による直流増幅回路の人出力特性の変動に拘
らず、直流増幅回路の入出力特性の線形領域のほぼ中心
位置（ダイナミックレンジのほぼ中心位置）にバイアス
点が常に設定されるようになる。

第２の発明においては、バイアス制御ループ内にプロセ
ス変動などによる出力回路の閾値変動分が含まれなくな
り、プロセス変動などによる直流増幅回路の入出力特性
の変動に一層正確に追随してそのダイナミックレンジの
ほぼ中心位置にバイアス点を設定することが可能になる
。

第３の発明においては、バイアス制御ループ内にプロセ
ス変動などによる出力回路の閾値変動分が含まれないの
で、プロセス変動などによる出力回路の閾値電圧の変動
の影響を受けずに、直流増幅回路のバイアスを設定する
ことが可能になる。

第４の発明においては、基準電圧源からの基準電圧を直
流増幅回路の入出力特性の線形領域のほぼ中心位置の電
圧に相当するように設計しておけば、この基準電圧が出
力回路と等しい相互コンダクタンス比を有するレベル変
換回路を通ることにより、プロセス変動による出力回路
の出力変動に追随する基準電圧となるように補正されて
電圧比較器の一方の入力となる。従って、この電圧比較
器の比較出力を前記入力ソースフォロアの電流制御端子
に供給することにより、プロセス変動による出力用路の
出力変動に拘らず、常に直流増幅回路の人出力特性の線
形領域のほぼ中心位置（ダイナミックレンジのほぼ中心
位置）にバイアス点が設定されるようになる。

第５の発明においては、基準電圧が直流増幅回路と同じ
プロセス依４’７性を有するプロセス変動回路を通り、
さらに、出力回路と等しい相互コンダクタンス比を有す
るレベル変換回路を通ることにより、プロセス変動によ
る直流増幅回路の人出力特性の変動に追随すると共にプ
ロセス変動による出力口路の出力変動に追随する基準電
圧となるように捕ポされて電圧比較器の一方の入力とな
る。

従って、この電圧比較器の比較出力を前記入力ソースフ
ォロアの電流制御端子に供給することにより、プロセス
変動による直流増幅回路の入出力特性の変動および出力
回路の出力変動に拘らず、常に直流増幅回路の入出力特
性の線形領域のほぼ中心位置（ダイナミックレンジのほ
ぼ中心位置）にバイアス点が設定されるようになる。

（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。第１図に示す直流増幅回路のバイアス回路は、第９
図を参照して前述した従来の直流増幅回路のバイアス回
路と比べて、バイアス回路２０が穴なり、その他は同じ
であるので第９図中と同一７１号を付してその説明を省
略する。即ち、上記バイアス回路２０においては、基準
電圧源１７と電圧比較器１８との間に、前記直流増幅回
路１３と同じプロセス依存性を有し、上記基準電圧源１
７からの基準電圧ＶＲが入力し、これにプロセス変動分
による補正を加えて出力するプロセス変動回路２１が付
加挿入されている。

上記回路の動作は、第１１図および第１２図を参照して
前述した従来の回路の動作と基本的には同じであるが、
プロセス変動回路２１が付加されているので、次に述べ
るような動作が行われる。

即ち、基準電圧源１７からの基準電圧ＶＲを直流増幅回
路１３の入出力特性（第１２図Ｃ参照）の線形領域のほ
ぼ中心位置の電圧に相当するように設計しておけば、こ
の基準電圧ＶＲが直流増幅回路１３と同じプロセス依存
性を有するプロセス変動回路２１を通ることにより、プ
ロセス変動による直流増幅回路１３の人出力特性の変動
に追随する基準電圧となるように補正されて電圧比較器
１８の基準入力となる。従って、この電圧比較器１８の
比較出力を前記入力ソースフォロア１２の電流制御端子
１２′に供給することにより、直流増幅回路１３のプロ
セス変動に拘らず、常に直流増幅回路１３の入出力特性
（第１２図Ｃ参照）の線形領域のほぼ中心位置（ダイナ
ミックレンジのほぼ中心位置）にバイアス点が設定され
るようになる。換言すれば、直流増幅回路１３のトラン
ジスタの閾＠ｖｔｈがプロセス変動などにより例えば低
ドし、直流増幅回路１３の人出力特性がＢからＣに変動
しても、この直流増幅回路１３のプロセス変動に追随し
て電圧比較器１８の基準入力端子が変動し、直流増幅回
路１３の人出力持性Ｃの線形領域のほぼ中心位置にバイ
アス点が設定されるようになり、直流増幅回路１３のダ
イナミックレンジを常に最大に使えるようになる。

一方、第２図に示す直流増幅回路のバイアス回路は、第
１図に示した直流増幅回路のバイアス回路における匹域
通過渡波器１６の入力を前記直流増幅回路１３の出力信
号に変更したものであり、第１図中と同一部分には同一
符号を付してその説明を省略する。

この第２図のバイアス回路では、バイアス制御ループ内
にプロセス変動などによる出力回路１４の閾ｔｉｉｌ！
ａ動分が含まれなくなり、プロセス変動などによる直流
増幅回路１３の入出力特性の変動に一層正確に追随して
そのダイナミックレンジのほぼ中心位置にバイアス点を
設定することが可能になる。

一方、第３図に示す直流増幅回路のバイアス回路は、第
２図に示した直流増幅回路のバイアス回路におけるプロ
セス変動回路２１を省略し、基準電圧源１７からの基準
電圧ＶＲを電圧比較器１８の基準入力としたものであり
、第２図中と同一部分には同一初号を付してその説明を
省略する。

この第３図のバイアス回路でも、バイアス制御ループ内
にプロセス変動などによる出力回路１４の閾値変動分が
含まれないので、プロセス変動などによる出力回路１４
の閾値電圧の変動の影響を受けずに、直流増幅回路１３
のバイアスを設定することが可能になる。

一／ｉ、第４図に示す直流増幅回路のバイアス回路は、
第１図に示した直流増幅回路のバイアス回路におけるプ
ロセス変動回路２１を省略し、代わりに、前記出力回路
１４のトランジスタ群と等しい相互コンダクタンス比を
有し、上記基準電圧源１７からの基準電圧ＶＲが入力し
、これに上記出力回路１４の相互コンダクタンス比の変
動と等しい補正を加えて出力するレベル変換回路４１を
挿入したものであり、第１図中と同一部分には同一符号
を付してその説明を省略する。

この第４図のバイアス回路では、基準電圧源１７からの
基準電圧ＶＲを直流増幅回路１３の入出力持性Ｂの線形
領域のほぼ中心位置の電圧に相当するように設計してお
けば、この基準電圧ＶＲが出力回路１４と等しい相互コ
ンダクタンス比を有するレベル変換回路４１を通ること
により、プロセス変動による出力回路１４の出力変動に
追随する基準電圧となるように補正されて電圧比較器１
８の基準入力となる。従って、この電圧比較器１８の比
較出力を前記入力ソースフォロア１２の電流制御端１２
′に供給することにより、プロセス変動による出力回路
１４の出力変動に拘らず、常に直流増幅回路１３の人出
力持性Ｃの線形領域のほぼ中心位置（ダイナミックレン
ジのほぼΦ心位置）にバイアス点が設定されるようにな
る。

一方、第５図に示す直流増幅回路のバイアス回路は、第
１図に示した直流増幅「６１路のバイアス回路における
プロセス変動回路２１と電圧比較器１８との間に、プロ
セス変動回路２１の出力に対して前記したような補正を
加えるレベル変換回路４１を押入したものであり、第１
図中と同一部分には同一符号を付してその説明を省略す
る。

この第５図のバイアス回路では、基準電圧ＶＲが直流増
幅回路１３と同じプロセス依存性を有するプロセス変動
回路２１を通り、さらに、出力回路１４と等しい相互コ
ンダクタンス比を有するレベル変換回路４１を通ること
により、プロセス変動による直流増幅回路１３の人出力
特性の変動に追随すると共にプロセス変動による出力回
路１４の出力変動に追随する基準電圧となるように補正
されて電圧比較器１８の基準入力となる。従って、この
電圧比較Ｍ１８の比較出力を前記入力ソースフォロア１
２の電流制御端子１２′に供給することにより、・プロ
セス変動による直流増幅回路１３の入出力特性の変動お
よび出力回路１４の出力変動に拘らず、常に直流増幅回
路１３の入出力特性の線形領域のほぼ中心位置（ダイナ
ミックレンジのほぼ中心位置）にバイアス点が設定され
るようになる。

第６図は、第５図の入力ソースフォロア１２、直流増幅
回路１３、出力回路１４、ＬＰＦ１６、基準電圧源１７
、プロセス変動回路２１およびレベル変換回路４１の一
具体例を示している。即ち、入力ソースフォロア１２は
、例えばＮチャネルＭ　ＯＳソースフォロアが用いられ
ており、駆動用トランジスタ６１のゲートにアナログ信
号が入力し、負荷用トランジスタ６２のゲート（前記電
流制御端子１２′）に前記電圧比較器１８の比較出力が
入力する。直流増幅回路１３は、例えば二段のＮチャネ
ルＭＯＳインバータ６３および６４が用いられている。

そして、第１段口のインバータ６３の入力端と前記入力
ソースフォロア１２の出力端との間にサンプルホールド
回路６５が押入され、第１段口のインバータ６３と第２
段口のインバータ６４との間にサンプルホールド回路６
６が押入されているが、第１段目のインバータ６３と第
２段目のインバータ６４とを直結してもよい。

これらのサンプルホールド回路６５および６６は、それ
ぞれサンプリング用のＮチャネルのＭＯＳトランジスタ
６７と信号保持用の容量６８とからなる。出力回路１４
は、例えばＮチャネルＭＯＳソースフォロアが用いられ
ており、駆動用トランジスタ６つのゲートに上記直流増
幅回路１３の出力が入力し、負荷用トランジスタ７０の
ゲートに所定の直流バイアス電圧ｖ１が入力し、上記駆
動用トランジスタ６つのソースから増幅信号出力が取り
出される。ここで、駆動用トランジスタ６９の相互コン
ダクタンスはｇｍｌ、負荷用トランジスタ７０の相互コ
ンダクタンスは２ｍ２である。

ＬＰＦ　１６は、抵抗７１と容量７２とからなる。

基準電圧源１７は、例えばそれぞれドレイン・ゲート和
瓦が接続された２個のＮチャネルＭＯＳトランジスタ７
３および７４がｖｃｅ電位とＶｓｓ電位との間に直列に
接続されてなり、この両トランジスタの直列接続点から
基準電圧ＶＲが出力する。

プロセス変動回路２１は、前記直流増幅回路１３と同様
に二段のＮチャネルＭＯＳインバータ７５および７６が
用いられており、第１段口のインバータ７５と第２段目
のインバータ７６とが直結されている。レベル変換回路
４１は、前記出力回路１４と同様にＮチャネルＭＯＳソ
ースフォロアが用いられており、駆動用トランジスタ７
７のゲートに上記プロセス変動回路２１の出力が入力し
、負荷用トランジスタ７８のゲートに前記出力回路１４
と同様の直流バイアス電圧■１が入力し、上記駆動用ト
ランジスタ７７のソースが前記電圧比較器１８の（−）
入力端に接続されている。ここで、駆動用トランジスタ
７７の相互コンダクタンスはｇｒｒ＋３、負荷用トラン
ジスタ７８の相互コンダクタンスは２ｍ４であり、その
相互コンダクタンス比ｇｍｉ／対ｇ　ｍ　、＋は前記出
力回路１４の相互コンダクタンス比ｇｍ１／ｇｍ２に等
しくなるように設定されている。

次に、上記第６図の回路の動作を説明する。基１７ｍ圧
源ｌ７は、プロセス変動などにより２個のトランジスタ
７３および７４の閾値電圧がそれぞれ変動じても、この
両トランジスタの直列接続点ではそれぞれの閾値電圧の
変動が相殺され、基準電圧ＶＲは変化しない。

プロセス変動回路２１の第１段目のインバータ７５が、
第７図に示すような人出力持性Ｇを持つように設計され
ている場合、前記基１′？ｌ＃Ａ圧ＶＲが上記人出力持
性Ｇのほぼ中央位置に相当するように設計されており、
基準電圧ＶＲの入力に対して電圧ＶＲ１を出力するよう
に設計されている。また、プロセス変動回路２１の第２
段目のインバータ７６が、第８図に示すような入出力持
性Ｈを持つように設計されている場合、第１段目のイン
バータ７５から入力する電圧ＶＲＩが上記入出力特性Ｈ
のほぼ中央位置に相当するように設計されており、この
電圧ＶＲＩの入力に対して電圧ＶＲ３を出力するように
設計されている。いま、プロセス変動によって、トラン
ジスタの閾ｗｉ電圧が例えば低下し、プロセス変動回路
２１の第１段目のインバータ７５の入出力持性Ｇが第７
図中に示す■のように変化すると、基準電圧ＶＲの入力
に対して電圧ＶＲ２（＜ＶＲＩ）を出力するようになる
。

しかし、上記プロセス変動によって、プロセス変動回路
２１の第２段目のインバータ７６の人出力持性Ｈが第８
図中に示すＪのように変化し、上記電圧ＶＲ２（７）入
力に対して電圧ＶＲ４（＞ＶＨ２）を出力するようにな
る。従って、上記プロセス変動によるトランジスタの閾
値電圧の低下によってプロセス変動回路２１の出力電圧
が高くなると、前記電圧比較器１８の基中入力電圧が高
くなり、電圧比較器１８の出力が低下する。これにより
、入力ソースフォロア１２は電流を流しにくくなり、直
流増幅回路１３の直流入力レベル（バイアス）がΔＶだ
け上がる。この場合、上記プロセス変動によるトランジ
スタの閾値電圧の低下によって前記直流増幅回路１３の
入出力特性も第１２図中に示したＢからＣのように変化
し、この入出力持性Ｃのほぼ中央位置が入出力持性Ｂの
ほぼ中央位置よりもΔＶだけ高くなっているので、直流
増幅回路１３のバイアスが上記人出力持性Ｃのほぼ中央
位置に相当するように補正されたことになり、常に直流
増幅回路１３のダイナミックレンジのほぼ中央位置にバ
イアスを設定することがｉｎ能になる。

また、上記プロセス変動により出力回路１４の人出力特
性が変動してその出力電圧が変化しても、前記基準電圧
ＶＲが上記出力回路１４と等しい相互コンダクタンス比
を６するレベル変換回路４１を通ることにより、上記出
力回路１４の出力変動に追随する基準電圧となるように
補正される。従って、プロセス変動による出力回路１４
の出力変動に拘らず、常に直流増幅回路１３の入出力特
性の線形領域のほぼ中心位置（ダイナミックレンジのほ
ぼ中心位置）にバイアス点が設定されるヨウになる。

なお、前記第５図の各回路の具体的構成は上記第６図の
構成に眼られることなく、各種の変形実施が−ＩＩ能で
ある。また、基準電圧源１７にプロセス変動回路２１の
機能を持たせるように構成し、プロセス変動回路２１を
省略するようにしてもよい。

［発明の効果］ 上述したように本発明の直流増幅回路のバイアス回路に
よれば、プロセス変動などによって直流増幅回路のトラ
ンジスタの閾値変動あるいは出力回路の閾値変動が起っ
ても、常に直流増幅回路のダイナミックレンジのほぼ中
心位置にバイアス点が一致するので、直流増幅回路のダ
イナミックレンジを辞に最大に利用することができる。

従って、人出力特性の線形領域が狭い低電圧動作型の直
流増幅回路でも、プロセスマージンを考慮することなく
、広いダイナミックレンジを得ることができる。

【図面の簡単な説明】

第１図乃至第５図はそれぞれ本発明の直流増幅回路のバ
イアス回路の相異なる実施例を示す構成説明図、第６図
は第５図の回路の一具体例を示す回路図、第７図は第６
図中のプロセス変動回路の第１段目のインバータの入出
力特性のプロセス変動を示す特性図、第８図は第６図中
のプロセス変動回路の第２段口のインバータの入出力特
性のプロセス変動を示す特性図、第９図は従来の直流増
幅回路のバイアス回路を示す構成説明図、第１０図は第
９図中の直流増幅回路の一例を示す回路図、第１１図は
第１０図のインバータの人出力特性を示す特性図、第１
２図は第１０図のインバータの人出力特性のプロセス変
動を示す特性図である。 １２・・・入力ソースフォロア、１２′・・・電流制御
端子、１３・・・直流ＰｊＮ１回路、１４・・・出力回
路、１６・・・低域通過濾波器（ＬＰＦ）　、１７・・
・基準電圧源、１８・・・電圧比較器、２０・・・バイ
アス回路、２１・・・プロセス変動回路、４１・・・レ
ベル変換回路。

Claims (5)

【特許請求の範囲】
1. （１）アナログ信号入力がレベル変換用の入力ソースフ
   ォロアを経て入力端に入力し、出力側にレベル変換用の
   出力回路が接続された直流増幅回路にバイアスを設定す
   るために設けられた直流増幅回路のバイアス回路におい
   て、 前記出力回路の出力信号が入力し、これを直流化する低
   域通過濾波器と、 基準電圧源と、 前記直流増幅回路と同じプロセス依存性を有し、上記基
   準電圧源からの基準電圧が入力し、これにプロセス変動
   分による補正を加えて出力するプロセス変動回路と、 このプロセス変動回路の出力電圧と前記低域通過濾波器
   の出力電圧とを電圧比較し、比較出力を前記入力ソース
   フォロアの電流制御端子に供給する電圧比較器と を具備することを特徴とする直流増幅回路のバイアス回
   路。
2. （２）アナログ信号入力がレベル変換用の入力ソースフ
   ォロアを経て入力端に入力し、出力側にレベル変換用の
   出力回路が接続された直流増幅回路にバイアスを設定す
   るために設けられた直流増幅回路のバイアス回路におい
   て、 前記直流増幅回路の出力信号を直流化する低域通過濾波
   器と、 基準電圧源と、 前記直流増幅回路と同じプロセス依存性を有し、上記基
   準電圧源からの基準電圧が入力し、これにプロセス変動
   分による補正を加えて出力するプロセス変動回路と、 このプロセス変動回路の出力電圧と前記低域通過濾波器
   の出力電圧とを電圧比較し、比較出力を前記入力ソース
   フォロアの電流制御端子に供給する電圧比較器と を具備することを特徴とする直流増幅回路のバイアス回
   路。
3. （３）アナログ信号入力がレベル変換用の入力ソースフ
   ォロアを経て入力端に入力し、出力側にレベル変換用の
   出力回路が接続された直流増幅回路にバイアスを設定す
   るために設けられた直流増幅回路のバイアス回路におい
   て、 前記直流増幅回路の出力信号を直流化する低域通過濾波
   器と、 基準電圧源と、 この基準電圧源からの基準電圧と前記低域通過濾波器の
   出力電圧とを電圧比較し、比較出力を前記入力ソースフ
   ォロアの電流制御端子に供給する電圧比較器と を具備することを特徴とする直流増幅回路のバイアス回
   路。
4. （４）アナログ信号入力がレベル変換用の入力ソースフ
   ォロアを経て入力端に入力し、出力側にレベル変換用の
   出力回路が接続された直流増幅回路にバイアスを設定す
   るために設けられた直流増幅回路のバイアス回路におい
   て、 前記増幅信号出力端からの出力信号を直流化する低域通
   過濾波器と、 基準電圧源と、 前記出力回路と等しい相互コンダクタンス比を有し、上
   記基準電圧源からの基準電圧が入力し、これに上記出力
   回路の相互コンダクタンス比の変動と等しい補正を加え
   て出力するレベル変換回路と、 このレベル変換回路の出力電圧と前記低域通過濾波器の
   出力電圧とを電圧比較し、比較出力を前記入力ソースフ
   ォロアの電流制御端子に供給する電圧比較器と を具備することを特徴とする直流増幅回路のバイアス回
   路。
5. （５）アナログ信号入力がレベル変換用の入力ソースフ
   ォロアを経て入力端に入力し、出力側にレベル変換用の
   出力回路が接続された直流増幅回路にバイアスを設定す
   るために設けられた直流増幅回路のバイアス回路におい
   て、 前記増幅信号出力端からの出力信号を直流化する低域通
   過濾波器と、 基準電圧源と、 前記直流増幅回路と同じプロセス依存性を有し、上記基
   準電圧源からの基準電圧が入力し、これにプロセス変動
   分による補正を加えて出力するプロセス変動回路と、 前記出力回路と等しい相互コンダクタンス比を有し、上
   記プロセス変動回路の出力電圧が入力し、これに上記出
   力回路の相互コンダクタンス比の変動と等しい補正を加
   えて出力するレベル変換回路と、 このレベル変換回路の出力電圧と前記低域通過濾波器の
   出力電圧とを電圧比較し、比較出力を前記入力ソースフ
   ォロアの電流制御端子に供給する電圧比較器と を具備することを特徴とする直流増幅回路のバイアス回
   路。