JPH0317840U - - Google Patents
Info
- Publication number
- JPH0317840U JPH0317840U JP7726489U JP7726489U JPH0317840U JP H0317840 U JPH0317840 U JP H0317840U JP 7726489 U JP7726489 U JP 7726489U JP 7726489 U JP7726489 U JP 7726489U JP H0317840 U JPH0317840 U JP H0317840U
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- under test
- memory
- testing machine
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims description 15
- 238000012795 verification Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000013524 data verification Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
第1図は本考案の実施例に係るメモリカード試
験機を示すブロツク図、第2図はメモリカードイ
ンタフエース部を示すブロツク図、第3図は照合
判定部を示すブロツク図である。 M…被試験メモリカード(1〜n)、Ma…マ
ザーメモリカード(O)、1…試験コンソール、
2…試験シーケンス制御部、3…データパターン
発生部、4…アドレスパターン発生部、5…デー
タバス(DB)、6…アドレスバス(AB)、7
…メモリカードインタフエース部(0〜n)、8
…被試験メモリカード収容部、9…照合判定部、
10…アドレスバスドライバ/レシーバ、11…
データバス双方向制御ゲート、12…リードデー
タラツチゲート、13…リードデータセレクト用
デコーダ、14…リードデータセレクト回路、1
5…リードデータラツチF/F、16…リードデ
ータ照合回路、17…照合判定結果出力信号線。
験機を示すブロツク図、第2図はメモリカードイ
ンタフエース部を示すブロツク図、第3図は照合
判定部を示すブロツク図である。 M…被試験メモリカード(1〜n)、Ma…マ
ザーメモリカード(O)、1…試験コンソール、
2…試験シーケンス制御部、3…データパターン
発生部、4…アドレスパターン発生部、5…デー
タバス(DB)、6…アドレスバス(AB)、7
…メモリカードインタフエース部(0〜n)、8
…被試験メモリカード収容部、9…照合判定部、
10…アドレスバスドライバ/レシーバ、11…
データバス双方向制御ゲート、12…リードデー
タラツチゲート、13…リードデータセレクト用
デコーダ、14…リードデータセレクト回路、1
5…リードデータラツチF/F、16…リードデ
ータ照合回路、17…照合判定結果出力信号線。
Claims (1)
- 被試験メモリカードを正常なマザーメモリカー
ドと照合して該被試験メモリカードの良否を試験
するメモリカード試験機において、複数枚の被試
験メモリカードを収容する被試験メモリカード収
容部と、この収容された各被試験メモリカードに
夫々対応して設けられ被試験メモリカードのアド
レス毎のデータを読み出す複数のメモリカードイ
ンタフエース部と、この各メモリカードインタフ
エース部で読み出されたデータを同時に照合する
照合判定部とを備え、複数枚の被試験メモリカー
ドを同時に試験するようにしたことを特徴とする
メモリカード試験機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7726489U JPH0317840U (ja) | 1989-06-30 | 1989-06-30 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7726489U JPH0317840U (ja) | 1989-06-30 | 1989-06-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0317840U true JPH0317840U (ja) | 1991-02-21 |
Family
ID=31619490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7726489U Pending JPH0317840U (ja) | 1989-06-30 | 1989-06-30 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0317840U (ja) |
-
1989
- 1989-06-30 JP JP7726489U patent/JPH0317840U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5109382A (en) | Method and apparatus for testing a memory | |
JPH0317840U (ja) | ||
JPS59101100A (ja) | 記憶装置の試験方式 | |
JPS6041150A (ja) | 記憶装置制御方式 | |
JPS61160900A (ja) | Ramの書込み読出し回路 | |
JPS62293452A (ja) | メモリic診断回路 | |
SU1376121A2 (ru) | Устройство дл записи и контрол программируемой посто нной пам ти | |
JPS6019978U (ja) | パツケ−ジ試験機用ピンアクセス回路 | |
JP2578752Y2 (ja) | Icテスタ | |
JPH07330239A (ja) | エレベータ制御装置のメンテナンスツール | |
JPS6321932B2 (ja) | ||
JPS59180300U (ja) | メモリ試験装置 | |
JPH02216565A (ja) | メモリテスト回路 | |
JPH02123631U (ja) | ||
JPS6228874B2 (ja) | ||
JPH04223541A (ja) | メモリアクセス制御回路 | |
JPS60134362A (ja) | メモリ装置 | |
JPH0216076U (ja) | ||
JPS63195758A (ja) | メモリ診断方式 | |
JPS62138400U (ja) | ||
JPS55139695A (en) | Testing method for memory unit | |
JPH07234824A (ja) | 記憶制御装置 | |
JPH01309155A (ja) | メモリ制御装置 | |
JP2001256120A (ja) | 記憶装置の評価方式 | |
JPH03142536A (ja) | 記憶装置の診断方式 |