JPH03166518A - Production of liquid crystal display device - Google Patents
Production of liquid crystal display deviceInfo
- Publication number
- JPH03166518A JPH03166518A JP1305169A JP30516989A JPH03166518A JP H03166518 A JPH03166518 A JP H03166518A JP 1305169 A JP1305169 A JP 1305169A JP 30516989 A JP30516989 A JP 30516989A JP H03166518 A JPH03166518 A JP H03166518A
- Authority
- JP
- Japan
- Prior art keywords
- film
- transparent conductive
- conductive film
- substrate
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 230000007704 transition Effects 0.000 claims abstract description 23
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 37
- 238000002834 transmittance Methods 0.000 abstract description 10
- 239000013078 crystal Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 132
- 239000010410 layer Substances 0.000 description 41
- 239000011229 interlayer Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 239000010409 thin film Substances 0.000 description 15
- 238000005530 etching Methods 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000008018 melting Effects 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000012780 transparent material Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- CMSGUKVDXXTJDQ-UHFFFAOYSA-N 4-(2-naphthalen-1-ylethylamino)-4-oxobutanoic acid Chemical compound C1=CC=C2C(CCNC(=O)CCC(=O)O)=CC=CC2=C1 CMSGUKVDXXTJDQ-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は液晶表示装置の製造方法、特に各絵素毎に分離
された透明電極を形或する方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a liquid crystal display device, and particularly to a method of forming transparent electrodes separated for each picture element.
本発明は、各絵素毎に分離された透明電極を有する液晶
表示装置において、基板温度を、後に上記透明電極とな
る透明導電膜の遷移温度以下に設定して上記透明導電膜
の蒸着を行なったのち、該透明導電膜のパターニング処
理を行ない、次いで上記透明導電膜が遷移温度以上にな
るようにアニ−ル処理を行って上記透明電極を形戊する
ことにより、透明導電膜のパターニング性の向上、透明
電極の光透過率の向上並びにシート抵抗の低減化を図っ
て、液晶表示装置の高品質化を実現できるようにしたも
のである。The present invention provides a liquid crystal display device having transparent electrodes separated for each picture element, in which the transparent conductive film is deposited by setting the substrate temperature below the transition temperature of the transparent conductive film that will later become the transparent electrode. After that, the transparent conductive film is patterned, and then the transparent conductive film is annealed to a temperature higher than the transition temperature to form the transparent electrode, thereby improving the patternability of the transparent conductive film. By improving the light transmittance of the transparent electrode and reducing the sheet resistance, it is possible to realize high quality liquid crystal display devices.
従来から液晶表示装置に使用されるスイッチング素子（
ＴＰＴ）のパフシベーション膜としてＰＳ Ｇ（ｐｈｏ
ｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌａｓｓ）又はプラズ
マ窒化膜（Ｐ−ＳｉＮ膜）が用いられている。特にＰ−
ＳｉＮ膜をパッシベーション膜として用いた場合、その
機械的強度が高いため、スイッチング素子をキズから守
ることができると共に、スイッチング素子への水分の侵
入を防止することができる。また、水素（Ｈ２）を多く
含むため、水素（Ｈ２）がスイッチング素子のチャンネ
ル領域に供給され、特性の向上につながるという利点を
有する。Switching elements traditionally used in liquid crystal display devices (
PS G (pho
A spho-silicate glass) or a plasma nitride film (P-SiN film) is used. Especially P-
When a SiN film is used as a passivation film, its mechanical strength is high, so it can protect the switching element from scratches and also prevent moisture from entering the switching element. Furthermore, since it contains a large amount of hydrogen (H2), it has the advantage that hydrogen (H2) is supplied to the channel region of the switching element, leading to improved characteristics.
次に、パッシベーション膜としてＰ−ＳｉＮ膜を用いた
従来の液晶表示装置の製造方法を第１４図に基いて説明
する。Next, a method of manufacturing a conventional liquid crystal display device using a P-SiN film as a passivation film will be described with reference to FIG.
まず、第１４図Ａに示すように、ガラス等からなる絶縁
性基板（４１）上の所要箇所にゲートセルアライン型Ｔ
ＰＴによるスイッチング素子（Ｑ）を形戊する。ここで
、（４２）は活性層、（４３）はゲート絶縁膜、（４４
）はゲート電極（選択線〉である。その後、スイッチン
グ素子（Ｑ）を含む全面に眉間絶縁膜（例えばＰ Ｓ
Ｇ） （４５）を形或する。First, as shown in FIG. 14A, gate cell alignment type T
A switching element (Q) is formed by PT. Here, (42) is an active layer, (43) is a gate insulating film, and (44) is a gate insulating film.
) is the gate electrode (selection line). After that, a glabella insulating film (for example, P S
G) Form (45).
次に、第ｌ４図Ｂに示すように、層間絶縁膜（４５）に
おける活性層（４２）のソース領域（４２Ｓ） 及びド
レイン領域（４２ｄ） と対応する箇所に窓（４６ｓ
） 及び（４６ｄ）を形或する。Next, as shown in FIG. 14B, windows (46s) are formed in the interlayer insulating film (45) at locations corresponding to the source region (42S) and drain region (42d) of the active layer (42).
) and (46d).
次に、第１４図Ｃに示すように、全面にＭ層を形或した
のち、パターニングして信号線（４７）を形或する。こ
の信号線（４７）は、窓（４６ｄ） を介してドレイン
領域（４２ｄ） と電気的に接続される。Next, as shown in FIG. 14C, an M layer is formed on the entire surface and then patterned to form signal lines (47). This signal line (47) is electrically connected to the drain region (42d) via the window (46d).
次に、第１４図Ｄに示すように、全面にバッファ用の層
間絶禄膜（例えばＰ Ｓ Ｇ） （４Ｂ）を形或したの
ち、該層間絶縁膜（４８〉の上面にパフシベーション用
のプラズマ窒化膜（Ｐ−ＳｉＮ膜＞ （４９）を形或す
る。Next, as shown in FIG. 14D, after forming an interlayer insulating film (for example, PSG) (4B) for buffering on the entire surface, an interlayer insulating film (48) for puffivation is formed on the upper surface of the interlayer insulating film (48). A plasma nitride film (P-SiN film> (49)) is formed.
次に、第１４図Ｅに示すように、ンース領域（４２Ｓ）
と対応する箇所に、Ｐ−ＳｉＮ膜（４９）、層間絶縁膜
（４８）及び（４５）を夫々貫通する窓（５０）を形成
したのち、全面に透明導電膜（５ｌ）を形成する。その
後、該透明導電膜（５１）をパターニングして透明電極
（５２）を形成する。このとき、透明電極（５２）はパ
ターニングによって各絵素毎に分離されたかたちとなる
。Next, as shown in FIG. 14E, the second area (42S)
After forming windows (50) that penetrate the P-SiN film (49) and the interlayer insulating films (48) and (45) at locations corresponding to the above, a transparent conductive film (5l) is formed on the entire surface. Thereafter, the transparent conductive film (51) is patterned to form a transparent electrode (52). At this time, the transparent electrode (52) is patterned so that each picture element is separated.
次に、第ｌ４図Ｆに示すように、もう一方の絶縁性基板
（５３）上に、該基板（５３）と上記基板（４１）を対
向させたとき、配線部分く選択線（４４〉、信号線（４
７）等が存在する部分）及びスイッチング素子（Ｑ）と
対応する箇所に光遮蔽層（５４〉を形或する。Next, as shown in FIG. Signal line (4
A light shielding layer (54) is formed at a location corresponding to the switching element (Q) and the switching element (Q).
その後、光遮蔽層（５４）を含む全面に対向電極（５５
〉を形戊する。尚、基板（４１）上の透明電極（５２〉
及び基板（５３）上の対向電極（５５）に対し分子配向
処理が施される。Thereafter, the counter electrode (55) is applied to the entire surface including the light shielding layer (54).
〉 In addition, the transparent electrode (52) on the substrate (41)
A molecular alignment process is then performed on the opposing electrode (55) on the substrate (53).
次に、第１４図Ｇに示すように、基板（４１）と基板（
５３）とを夫々透明電極（５２）及び対向電極（５５）
を対向させ、かつ図示しないスペーサを介して封着し、
更に基板（４１〉と基板（５３）間に液晶層（５６）を
注入したのちその注入口を封止して従来例に係る液晶表
示装置（Ｂ）を得る。Next, as shown in FIG. 14G, the substrate (41) and the substrate (
53) and a transparent electrode (52) and a counter electrode (55), respectively.
facing each other and sealed via a spacer (not shown),
Furthermore, after a liquid crystal layer (56) is injected between the substrate (41> and the substrate (53)), the injection port is sealed to obtain a liquid crystal display device (B) according to the conventional example.
一般に、基板上に形戊される透明導電膜は、スバッタ蒸
着で形戊される。この際、蒸着時の基板温度により透明
導電膜の膜質が大きく変化する。Generally, a transparent conductive film formed on a substrate is formed by sputter deposition. At this time, the film quality of the transparent conductive film changes greatly depending on the substrate temperature during vapor deposition.
即ち、基板温度を上げて透明導電膜を蒸着すると、その
膜質として光透過率が高く、シート抵抗の低いものが得
られるが、その後のバターニング処理、即ちＨＣ，１溶
液等によるエッチング処理が困難になるという欠点があ
る。一方、基板温度を下げて透明導電膜を蒸着すると、
その後のバターニング処理が容易になるが光透過率が劣
化し、そのシート抵抗も高くなるという欠点がある。そ
の結果、従来ではパターニング性を重視して後者の方法
、即ち基板温度を下げて透明導電膜（５ｌ）を蒸着し、
その後、パターニング処理して透明電極（５２）を形或
するようにしている。そのため、上述の如く、膜質の悪
いものを透明電極（５２）として使わざるを得ないのが
現状である．。That is, when a transparent conductive film is deposited by raising the substrate temperature, a film with high light transmittance and low sheet resistance can be obtained, but subsequent buttering treatment, that is, etching treatment with HC, 1 solution, etc., is difficult. It has the disadvantage of becoming On the other hand, if a transparent conductive film is deposited by lowering the substrate temperature,
Although the subsequent patterning process becomes easier, there are disadvantages in that the light transmittance deteriorates and the sheet resistance increases. As a result, conventionally, the latter method was used with emphasis on patternability, that is, the transparent conductive film (5L) was deposited by lowering the substrate temperature.
Thereafter, a patterning process is performed to form a transparent electrode (52). Therefore, as mentioned above, it is currently necessary to use a material with poor film quality as the transparent electrode (52). .
尚、膜質を重視して前者の方法、即ち基板温度を上げて
透明導電膜（５１〉を形戊した場合は、バクーニング処
理が困難になることから、強酸を使用してバターニング
することも考えられるが、バッシベーション膜（Ｐ−Ｓ
ｉＮ膜”） （４９）にクラックが生じている場合、強
酸が浸み込んでＭ配線（信号線（４７〉等）をエッチン
グしてしまうという不都合があり、採用することはでき
ない。In addition, if you use the former method with emphasis on film quality, that is, raise the substrate temperature to form a transparent conductive film (51), it will be difficult to perform the baking process, so you may consider buttering using a strong acid. However, the passivation film (P-S
If cracks occur in the iN film (49), there is a problem that strong acid will penetrate and etch the M wiring (signal line (47), etc.), so it cannot be used.
本発明は、このような点に鑑み威されたもので、その目
的とするところは、透明導電膜のバターニング性の向上
、透明電極の光透過率の向上並びにそのシート抵抗の低
減化を図ることができ、液晶表示装置の高品質化を実現
することができる液晶表示装置の製造方法を提供するこ
とにある。The present invention has been developed in view of these points, and its purpose is to improve the patterning properties of a transparent conductive film, improve the light transmittance of a transparent electrode, and reduce its sheet resistance. An object of the present invention is to provide a method for manufacturing a liquid crystal display device, which can realize high quality liquid crystal display devices.
本発明の液晶表示装置は、各絵素毎に分離された透明電
極（１２）を有する液晶表示装置（Ａ）の製造方法にお
いて、基板温度を、後に透明電極（１２）となる透明導
電膜（１１）の遷移温度以下に設定して透明導電膜（１
１）の蒸着を行ったのち、該透明導電膜（１ｌ）のパタ
ーニング処理を行ない、次いで透明導電膜（１１）が遷
移温度以上になるようにアニール処理を行って透明電極
（１２）を形成する。In the liquid crystal display device of the present invention, in the method of manufacturing a liquid crystal display device (A) having transparent electrodes (12) separated for each picture element, the substrate temperature is controlled by a transparent conductive film (which will later become a transparent electrode (12)). Transparent conductive film (11) is set to below the transition temperature of (11).
After performing the vapor deposition of 1), the transparent conductive film (1l) is patterned, and then the transparent conductive film (11) is annealed to a temperature equal to or higher than the transition temperature to form a transparent electrode (12). .
上述の本発明の製造方法によれば、まず、遷移温度以下
の基板温度で透明導電膜（１１）の蒸着を行ったのち、
バターニング処理を行なうようにしたので、透明導電膜
（１１〉へのバターニングが容易になり、工数削減を図
ることができる。また、その後、透明導電膜（１ｌ）が
遷移温度以上になるようにアニール処理を行なうように
したので透明導電膜〈１１）の光透過率が向上し、その
シート抵抗も下がって膜質が向上するため、液晶表示装
置（Ａ）の高品質化を図ることができる。According to the manufacturing method of the present invention described above, first, the transparent conductive film (11) is vapor-deposited at a substrate temperature below the transition temperature, and then,
Since the buttering process is performed, the transparent conductive film (11) can be easily buttered and the number of man-hours can be reduced.Furthermore, after that, the transparent conductive film (1l) is heated to a temperature higher than the transition temperature. Since the annealing treatment is performed on the transparent conductive film (11), the light transmittance of the transparent conductive film (11) is improved, its sheet resistance is also lowered, and the film quality is improved, making it possible to improve the quality of the liquid crystal display device (A). .
？実施例〕
以下、第１図〜第１３図を参照しながら本発明の実施例
を説明する。? Embodiments] Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 13.
第１図は、本実施例に係るアクティブマトリクス駆動方
式における液晶表示装置の製造方法を示す工程図である
。以下、順にその工程を説明する。FIG. 1 is a process diagram showing a method of manufacturing a liquid crystal display device using an active matrix drive method according to this embodiment. The steps will be explained in order below.
まず、第１図Ａに示すように、ガラス等からなる透明の
絶縁性基板（１〕上の所要箇所にゲートセルアライン型
ＴＰＴによるスイッチング素子（Ｑ）を形或する。ここ
で、（２）は多結晶シリコン薄膜からなる活性層、（３
）はＳｉＯ■等からなるゲート絶縁膜、（４）はＮ型の
不純物がドーブされた多結晶シリコン層からなるゲート
電極（選択線）である。その後、スイッチング素子（Ｑ
）を含む全面に層間絶縁膜（例えばＰＳＧ）（５）を形
戊する。First, as shown in FIG. 1A, switching elements (Q) using gate cell aligned TPT are formed at required locations on a transparent insulating substrate (1) made of glass or the like.Here, (2) is an active layer consisting of a polycrystalline silicon thin film, (3
) is a gate insulating film made of SiO2 or the like, and (4) is a gate electrode (selection line) made of a polycrystalline silicon layer doped with N-type impurities. After that, the switching element (Q
) An interlayer insulating film (for example, PSG) (5) is formed on the entire surface including the film.
上記活性層（２）の形成方法としてＣＶＤ （化学気相
或長）法があるが、この方法の場合、グレインサイズが
不均一でしかも表面が凹凸になるという不都合がある。A CVD (chemical vapor deposition) method is available as a method for forming the active layer (2), but this method has the disadvantage that the grain size is non-uniform and the surface becomes uneven.
そのため、本例では、まず基板（１）上の膜厚が約８０
０人の非晶質シリコン薄膜（多結晶シリコン薄膜を形或
したのち、Ｓｉイオンを打込んで非晶質化する）に熱処
理（例えば７００℃，５〜１０分〉を施して１０８ケ／
ｃｍ”・ｓｅｃ以上の密度で核（多結晶シリコンを或長
させるための核、所謂種結晶、マイクログレイン）を発
生させたのち、１０６ケ／ｃｍ’・ｓｅｃ Ｊ；ｌ下の
密度で核が発生する速度に相当する温度で熱処理（例え
ば６００℃，５〜ＩＯ時間）を行って固相戊長させてグ
レインサイズが均一な多結晶シリコン薄膜〔２）にする
。通常は、非晶質シリコン薄膜に対してｌ回の熱処理（
例えば６００℃，３０時間〉を施して非品質シリコン薄
膜中のグレインを戊長させて多結晶シリコン薄膜（２）
にするが、この場合、第２図に示すように、核の発生に
時間依存性があり、最初は少しだけの核しか発生しない
が、時間とともに急激に増加してくる。Therefore, in this example, the film thickness on the substrate (1) is approximately 80 mm.
Heat treatment (e.g., 700°C, 5 to 10 minutes) was applied to an amorphous silicon thin film (formed as a polycrystalline silicon thin film and then implanted with Si ions to make it amorphous) to form 108 silicon thin films.
After generating nuclei (nuclei for elongating polycrystalline silicon, so-called seed crystals, micrograins) at a density of 106 cells/cm'.sec J; Heat treatment is performed at a temperature corresponding to the rate of generation (e.g., 600°C, 5 to IO hours) to elongate the solid phase to form a polycrystalline silicon thin film [2] with uniform grain size.Usually, amorphous silicon The thin film was subjected to l heat treatment (
For example, a polycrystalline silicon thin film (2) is formed by elongating the grains in a non-quality silicon thin film by subjecting it to 600°C for 30 hours.
However, in this case, as shown in FIG. 2, the generation of nuclei is time-dependent; at first, only a few nuclei are generated, but the number rapidly increases over time.
このため、最初に発生した核のグレイン或長がそれより
も後に発生した核よりも、その時間差分だけ大きく戒長
し、第３図の曲線■に示すように、多結晶シリコン薄膜
（２）中のダレインの大きさに大きなばらつきが生じる
。この薄膜（２）をスイッチング素子（Ｑ）の活性層と
して用いると、１個のダレインでチャンネルができてし
まったり、何個かのダレインでチャンネルができてしま
ったりして特性にばらつきが生じてしまう。そこで、本
例では、上述の如く熱処理を２段階に分けて行ない、最
初の比較的高温の熱処理で均等に核を発生させ、次の低
温熱処理で徐々にグレイン戊長させることによって、第
３図の曲線■に示すように、ほぼ中位のサイズを有する
グレインが薄膜（２）全体にわたって均一に存するよう
にする。従って、本例においては、スイッチング素子（
Ｑ）の特性にばらつきが生じなくなる。また、熱処理時
間を見てもわかるとおり、通常は３０時間であったとこ
ろ、本例では長くても１０時間程度で終了させることが
できる。尚、非品質シリコン薄膜の膜厚が８００人より
も厚い場合、核の発生率が高くなるため、１回目の熱処
理時間を短縮さ．せることか可能となる。また、この熱
処理でレーザアニールを用いてもよい。For this reason, the grain length of the first-generated nucleus becomes longer than that of the later-generated nucleus by the time difference, and as shown in curve There is a large variation in the size of the dalein inside. When this thin film (2) is used as the active layer of a switching element (Q), a channel may be created by one dalain, or a channel may be formed by several dalains, resulting in variations in characteristics. Put it away. Therefore, in this example, the heat treatment is performed in two stages as described above, and the first relatively high temperature heat treatment generates nuclei evenly, and the next low temperature heat treatment gradually lengthens the grains, as shown in Figure 3. The grains having approximately medium size are uniformly distributed throughout the thin film (2), as shown in curve (2). Therefore, in this example, the switching element (
Q) There will be no variation in the characteristics. Further, as can be seen from the heat treatment time, which is normally 30 hours, in this example it can be completed in about 10 hours at most. In addition, if the thickness of the non-quality silicon thin film is thicker than 800 mm, the generation rate of nuclei will be high, so the first heat treatment time should be shortened. It becomes possible to do so. Further, laser annealing may be used in this heat treatment.
この場合、更に熱処理の時間を短縮できる。また、最終
的なダレインサイズとしては、チャンネル長よりも小さ
い例えば５μｍ以下にするを可とする。In this case, the heat treatment time can be further shortened. Further, the final duplex size may be smaller than the channel length, for example, 5 μm or less.
また、２回目の熱処理後、粒界のトラップ密度を低減化
させるために、多結晶シリコン薄膜（２）が溶融しない
程度のエネルギをもって短波長を可とするレーザ（例え
ばエキシマレーザ〉を照射するようにしてもよい。この
場合、■０００℃以上でシリコンの融点以下の温度で行
なう。このレーザアニールでは、粒界のトラップ密度が
減少するだけでグレインの粒径は変化しないでそのまま
の状態で保持される。In addition, after the second heat treatment, in order to reduce the trap density at grain boundaries, a laser that can emit short wavelengths (for example, excimer laser) is irradiated with energy that does not melt the polycrystalline silicon thin film (2). In this case, the laser annealing is carried out at a temperature above 1,000°C and below the melting point of silicon.In this laser annealing, the grain size remains unchanged, with only the trap density at the grain boundary decreasing. be done.
次に、第ｌ図Ｂに示すように、層間絶縁膜（５）におけ
る活性層（２）のンース領域（２Ｓ）及びドレイン領域
（２ｄ）と対応する箇所に窓（６Ｓ）及び（６ｄ）を形
成する。Next, as shown in FIG. 1B, windows (6S) and (6d) are formed in the interlayer insulating film (5) at locations corresponding to the source region (2S) and drain region (2d) of the active layer (2). Form.
次に、第１図Ｃに示すように、全面にＭ層を蒸着したの
ち、パターニングして信号線（７）を形成する。この信
号線（７）は、窓（６ｄ）を介してドレイン領域〈２ｄ
〉に電気的に接続される。Next, as shown in FIG. 1C, an M layer is deposited on the entire surface and then patterned to form signal lines (7). This signal line (7) is connected to the drain region <2d
> electrically connected to.
次に、第１図Ｄに示すように、全面にバッファ用の層間
絶縁膜（例えばＰＳＧ）（８）を例えばＣＶＤ法等で形
成したのち、該層間絶縁膜（８）上にバッシベーション
用のプラズマ窒化膜（Ｐ−ＳｉＮ膜〉（９）を例えばＣ
ＶＤ法等で形戊する。Next, as shown in FIG. 1D, an interlayer insulating film (for example, PSG) (8) for buffering is formed on the entire surface by, for example, CVD method, and then an interlayer insulating film (8) for bassivation is formed on the interlayer insulating film (8). Plasma nitride film (P-SiN film) (9), for example, C
Shape using VD method etc.
次に、第１図Ｅに示すように、通常、後に形或される透
明電極（１２〉を分離すべき部分にフォトレジス｝ （
１０）を形成したのち、第１図Ｆに示すように、該フォ
トレジスト（１０）をマスクとしてＰ−ＳｉＮ膜（９）
と層間絶縁膜（８）をエッチング除去する。即ち、Ｐ−
ＳｉＮ膜（９）をプラズマエッチング（ＣＦ，ガス）に
よりエッチング除去したのち、層間絶縁膜（８）を希フ
ッ酸によるウエットエッチングでエッチング除去する。Next, as shown in FIG.
10), as shown in FIG. 1F, a P-SiN film (9) is formed using the photoresist (10) as a mask.
and the interlayer insulating film (8) are removed by etching. That is, P-
After the SiN film (9) is etched away by plasma etching (CF, gas), the interlayer insulating film (8) is etched away by wet etching using dilute hydrofluoric acid.
このとき、Ｐ−ＳｉＮ膜（９）は、希フッ酸ではエッチ
ング除去されないことと、層間絶縁膜（８）がウエット
エッチング特有の等方性エッチングによって除去される
ことから、残存するＰ−ＳｉＮ膜（９）の側端部下方に
存する層間絶縁膜（８）が除去され、Ｐ−ＳｉＮ膜（９
）の側端部（９ａ〉が所謂オーバーハング形状となる。At this time, since the P-SiN film (9) is not etched away with dilute hydrofluoric acid and the interlayer insulating film (8) is removed by isotropic etching unique to wet etching, the remaining P-SiN film The interlayer insulating film (8) existing below the side edge of (9) is removed, and the P-SiN film (9) is removed.
) has a so-called overhang shape.
次に、第１図Ｇに示すように、全面に透明導電膜（本例
ではＩＴＯ膜を使用） （１１）をスパッタ蒸着により
形成する。このとき、透明導電膜（１１）は窓（６Ｓ）
を介してソース領域（２Ｓ）に電気的に接続される。ま
た、透明導電膜（１１）は、Ｐ−ＳｊＮ膜（９）のオー
バーハング部〈９ａ〉で切断されるため、蒸着と同時に
各絵素毎に分離されたかたちとなり、膜（１１）中、ソ
ース領域（２Ｓ）に接続した部分が透明電極（１２）と
なる。このときの基板温度は、透明導電膜（１１）の遷
移温度以下に設定してある。透明導電膜（ＩＴＯ膜）
（１１）の遷移温度が１９０℃〜２００℃であるため、
本例では上記基板温度を１９０℃以下に設定（アニール
処理）して透明導電膜（１１）の蒸着を行なう。Next, as shown in FIG. 1G, a transparent conductive film (an ITO film is used in this example) (11) is formed over the entire surface by sputter deposition. At this time, the transparent conductive film (11) is the window (6S)
It is electrically connected to the source region (2S) via. In addition, since the transparent conductive film (11) is cut at the overhang part <9a> of the P-SjN film (9), it is separated into each pixel at the same time as vapor deposition, and in the film (11), The portion connected to the source region (2S) becomes a transparent electrode (12). The substrate temperature at this time is set below the transition temperature of the transparent conductive film (11). Transparent conductive film (ITO film)
Since the transition temperature of (11) is 190°C to 200°C,
In this example, the transparent conductive film (11) is deposited with the substrate temperature set at 190° C. or lower (annealing treatment).
次に、第１図Ｈに示すように、透明導電膜（１１）をパ
ターニング処理して各絵素毎の完全なる分離を図る。即
ち、透明導電膜（１ｌ）中、信号線（７〕上に形或され
ている一部分をＨＣＡ’溶液等によるウエットエッチン
グでエッチング除去する。このとき、上述の如く、基板
温度を透明導電膜〈１１冫の遷移温度以下に設定して該
透明導電膜（１１）を蒸着するようにしているため、透
明導電膜（１１）は、第４図ＡのＸ線回折強度特性から
もわかるとおり、結晶性を示すピークがないことから、
膜〈１１）自体がアモルファス状となっており、この状
態でのエッチング特性は、下表に示すように、エッチン
グレートが高い（エッチング液としてＨα２５％水溶液
を使用）。Next, as shown in FIG. 1H, the transparent conductive film (11) is patterned to completely separate each picture element. That is, a portion of the transparent conductive film (1l) formed on the signal line (7) is etched away by wet etching using an HCA' solution or the like.At this time, as described above, the substrate temperature is lower than that of the transparent conductive film. Since the transparent conductive film (11) is deposited at a temperature below the transition temperature of Since there is no peak indicating gender,
The film <11) itself is in an amorphous state, and the etching characteristics in this state are as shown in the table below, and the etching rate is high (a 25% Hα aqueous solution is used as the etching solution).
従って、透明導電膜（１１）に対するバターニング処理
を容易に行なうことができる。Therefore, the transparent conductive film (11) can be easily patterned.
表：エッチングレートのアニール温度依存性しかし、透
明導電膜（１１）の光透過率は、第５図の分光透過特性
の曲線Ｉ及び■からわかるとおり、遷移温度以上でアニ
ール処理したもの（曲線■．■）と比して劣化すると共
に、そのシート抵抗も第６図のシート抵抗特性からわか
るとおり劣化する（高くなる）。そこで本例では透明導
電膜（１１）のパターニング処理後、透明導電膜（ｌ１
）がその遷移温度以上（即ち、２００℃以上）になるま
でアニール処理する。このアニール処理によって、透明
導電膜（１１）の光透過率は、第５図の曲線■及び■で
示すレベルまで向上し、シート抵抗も第６図に示すよう
に低下して膜質が向上する。これは、第４図ＢのＸ線回
折強度特性からもわかるとおり、透明導電膜（１１）の
結晶化を示すピーク（ＰＩ），（Ｐ２）及び（Ｐ，〉が
存在しており、基板温度を始めから遷移温度以上〈ここ
では２００ ℃〉に設定して透明導電膜（１１）を蒸着
したときの特性（第４図Ｃ参照〉と同じ結晶化状態を示
しているからである。但し、基板温度を始めから遷移温
度以上にして透明導電膜（１１〉を形或した場合、確か
に膜質は向上するが、その後のバターニング特性が悪く
なる。尚、バターニング後のアニール処理の温度として
は、２００℃〜４５０℃が好ましい。これは、４５０℃
以上の場合、スイッチング素子（Ｑ）に影響を与えるお
それがあるからである。Table: Dependence of etching rate on annealing temperature However, as can be seen from curves I and ■ of the spectral transmission characteristics in Fig. As can be seen from the sheet resistance characteristics in FIG. 6, the sheet resistance also deteriorates (increases). Therefore, in this example, after patterning the transparent conductive film (11),
) is above its transition temperature (ie, above 200° C.). By this annealing treatment, the light transmittance of the transparent conductive film (11) is improved to the level shown by curves ① and ② in Fig. 5, and the sheet resistance is also reduced as shown in Fig. 6, thereby improving the film quality. As can be seen from the X-ray diffraction intensity characteristics in FIG. This is because it exhibits the same crystallization state as the characteristics (see Figure 4C) when the transparent conductive film (11) is deposited with the temperature set above the transition temperature (here, 200 °C) from the beginning.However, If the transparent conductive film (11) is formed by keeping the substrate temperature above the transition temperature from the beginning, the film quality will certainly improve, but the subsequent buttering properties will deteriorate. is preferably 200°C to 450°C.
This is because in the above case, the switching element (Q) may be affected.
次に、第１図Ｉに示すように、もう一方の絶縁性基板（
１３）上の所要箇所に光遮蔽層（１４）を形戊する。こ
の光遮蔽層（１４〉は、この基板（１３〉と上記基板（
１）とを対向させたとき、配線部分（選択線（４）、信
号線（７）等の部分）及びスイッチング素子（Ｑ）の部
分と対応する箇所に形成される（第１図Ｊ参照）。その
後、光遮蔽層（１４）を含む全面に対向電極（１５）を
形成する。尚、基板（１）上の透明電極（１２）及び基
板（１３）上の対向電極（１５）に対し分子配向処理が
施される。Next, as shown in FIG. 1I, the other insulating substrate (
13) Form a light shielding layer (14) at required locations on the top. This light shielding layer (14>
1) are formed in locations corresponding to the wiring portions (select line (4), signal line (7), etc.) and the switching element (Q) (see Figure 1 J). . Thereafter, a counter electrode (15) is formed on the entire surface including the light shielding layer (14). The transparent electrode (12) on the substrate (1) and the counter electrode (15) on the substrate (13) are subjected to molecular orientation treatment.
次に第１図Ｊに示すように、基板（１）と基板（１３）
とを夫々透明電極（１２）と対向電極（１５）を対向さ
せ、かつ図示しないスペーサを介して基板（１）と基板
（１３〉間に液晶層（１６）を封入して本例に係る液晶
表示装！ｆ （Ａ）を得る。Next, as shown in FIG. 1J, the substrate (1) and the substrate (13)
A transparent electrode (12) and a counter electrode (15) are made to face each other, and a liquid crystal layer (16) is sealed between the substrate (1) and the substrate (13) via a spacer (not shown) to produce the liquid crystal according to this example. Display device !f (A) is obtained.
上述の如く、本例によれば、透明導電膜（１ｌ）の形戊
において、まず基板温度を、後に透明電極（１２）とな
る透明導電膜（１１）の遷移温度以下に設定して透明導
電膜（１１）を蒸着するようにしたので、そのパターニ
ング特性が向上し、その後のバターニング処理が容易に
なり、工数削減を図ることができる。また、透明導電膜
（１１〉へのパターニング処理後、透明導電膜（１１）
がその遷移温度以上になるように熱処理を施すようにし
たので、透明導電膜（１１〉、即ち、透明電極（１２〉
の光透過率が向上し、そのシート抵抗も良好（低減化〉
となって膜質が向上し、液晶表示装置（Ａ）の高品質化
を図ることができる。尚、本例は、通常の場合、即ち第
１４図Ｅに示すように、ソース領域（４２ｓ） 上にＰ
−ＳｉＮ膜（４９）、層間絶縁膜（４８）及び（４５）
を貫通する窓（５０）を形或したのち、透明導電膜（５
ｌ〉をバターニング形或する過程においても適用するこ
とができる。As described above, according to this example, in forming the transparent conductive film (1l), first, the substrate temperature is set below the transition temperature of the transparent conductive film (11), which will later become the transparent electrode (12), and then the transparent conductive film (11) is formed. Since the film (11) is vapor-deposited, its patterning properties are improved, the subsequent patterning process is facilitated, and the number of steps can be reduced. In addition, after patterning the transparent conductive film (11), the transparent conductive film (11)
The transparent conductive film (11), that is, the transparent electrode (12)
Improved light transmittance and good sheet resistance (reduced)
As a result, the film quality is improved, and the quality of the liquid crystal display device (A) can be improved. In this example, in the normal case, that is, as shown in FIG. 14E, P is placed on the source region (42s).
-SiN film (49), interlayer insulation film (48) and (45)
After forming a window (50) passing through the transparent conductive film (50), a transparent conductive film (50) is formed.
1> can also be applied in a process of buttering.
また、スイッチング素子（Ｑ）、特にその活性層（２）
の形成において、非晶質シリコン薄膜に対し２段階の熱
処理、即ち１回目は比較的高温、２回目はそれよりも低
温で行なうようにしたので、ダレインサイズがほぼ均等
化した多結晶シリコン薄膜（２）となり、グレインサイ
ズのばらつきによる特性のばらつきを防止することがで
きると共に、熱処理時間を大幅に短縮させることができ
る。Also, the switching element (Q), especially its active layer (2)
In forming the amorphous silicon thin film, the amorphous silicon thin film was heat-treated in two stages, the first at a relatively high temperature and the second at a lower temperature, resulting in a polycrystalline silicon thin film with almost uniform dalein size. (2) Therefore, variations in characteristics due to variations in grain size can be prevented, and the heat treatment time can be significantly shortened.
また、バッシベーション用のＰ−Ｓ ｉＮ ｍ （９）
及びバソファ用の層間絶縁膜（８）を配線部分を残し
てエッチング除去することによって、Ｐ−ＳｉＮ膜（９
）の側端部（９ａ）をオーバーハング形状にし、更にそ
の上面に透明導電膜（１１）を形戊して該透明導電膜（
１１〉をオーバーハング部（９ａ）で分離するようにし
たので、配線、特にスイッチング素子（Ｑ）上にＰ−Ｓ
ｉＮ膜（９）を残すことができ、Ｐ−ＳｉＮ膜（９）中
の水素（Ｈ２）をスイッチング素子（Ｑ）に供給するこ
とができる。Also, P-S iN m (9) for bashivation
The P-SiN film (9) is removed by etching and removing the interlayer insulating film (8) for the bath sofa, leaving the wiring part.
) is formed into an overhang shape, and a transparent conductive film (11) is formed on the upper surface of the transparent conductive film (11).
11> is separated by the overhang part (9a), so there is no P-S on the wiring, especially on the switching element (Q).
The iN film (9) can be left and the hydrogen (H2) in the P-SiN film (9) can be supplied to the switching element (Q).
従って、スイッチング素子（Ｑ）のスイッチング特性を
向上させることができ、液晶表示装置（Ａ）の高品質化
を図ることができる。また、本例では、ソース領域（２
Ｓ）から透明電極（１２）が形或される領域にかけて層
間絶縁層（８）とＰ−ＳｉＮ膜（９）を除去するため、
ソース領域（２Ｓ〉上の段差が低くなってステップ力バ
レージが良好となる。従って、透明導電膜（１１）を形
或したとき、ソース領域（２Ｓ〉上での断切れは生じな
くなり、液晶表示装置（Ａ）の高信頼性を図ることがで
きる。また第１図Ｆにおいて残存するＰ−ＳｉＮ膜（９
）の側端部をオーバーハング形状としたため、その後の
透明導電膜（１１）の蒸着時、その蒸着と同時に透明導
電膜（１１）を各絵素毎に分離することができる。Therefore, the switching characteristics of the switching element (Q) can be improved, and the quality of the liquid crystal display device (A) can be improved. In addition, in this example, the source area (2
In order to remove the interlayer insulating layer (8) and the P-SiN film (9) from S) to the region where the transparent electrode (12) is formed,
The level difference on the source region (2S) becomes lower and the step force coverage becomes better. Therefore, when the transparent conductive film (11) is formed, no break occurs on the source region (2S), and the liquid crystal display High reliability of the device (A) can be achieved.Also, the remaining P-SiN film (9
) has an overhang shape, so that during the subsequent vapor deposition of the transparent conductive film (11), the transparent conductive film (11) can be separated into individual picture elements at the same time as the vapor deposition.
上記実施例は、マトリクス状に多数の絵素を配列し、各
絵素を外部からの信号で制御して、即ち各絵素毎に分離
されて形或された透明電極（１２）と該透明電極〈１２
〉と対向して形或された対向電極（ｌ５）とで液晶をＯ
Ｎ／○ＦＦＬて画像を表示する。In the above embodiment, a large number of picture elements are arranged in a matrix, and each picture element is controlled by an external signal. Electrode〈12
> and a counter electrode (l5) formed opposite to the liquid crystal.
Display the image with N/○FFL.
ところで、透明電極（１２）は、上述の如く、各絵素毎
に区切られており、必ず透明電極（１２）のない部分が
存在する。この部分は常に光が透過するため、コントラ
ストの低下を引起こす。そこで本例では、透明電極（１
２）のない部分に対応して基板（ｌ３〉内面に光遮蔽層
（１４）を形或している（第１図Ｊ参照）。By the way, as mentioned above, the transparent electrode (12) is divided into each picture element, and there is always a portion without the transparent electrode (12). Light always passes through this portion, causing a decrease in contrast. Therefore, in this example, a transparent electrode (1
A light-shielding layer (14) is formed on the inner surface of the substrate (13) corresponding to the portion where no layer 2) is present (see FIG. 1J).
特に、本例は、アクティブマトリクス駆動方式であるた
め、スイッチング素子（Ｑ）を各絵素毎に形或して構或
している。そのため、スイッチング素子（Ｑ）と対応す
る箇所にも光遮蔽層（１４）を形戊するようにしている
。ところが、この光遮蔽層〈１４）は、光を透過しない
ので、透明電極（１２）側に到達する光量が下がってし
まう。特に、光遮蔽層（１４）のない部分の面積の割合
（開口率）は、５０％前後でしかないため、光利用率が
悪くなる。そこで、本例では、以下に示す手段により光
の利用率を向上させる。In particular, since this example uses an active matrix driving method, a switching element (Q) is formed for each picture element. Therefore, a light shielding layer (14) is also formed at a location corresponding to the switching element (Q). However, since this light shielding layer (14) does not transmit light, the amount of light reaching the transparent electrode (12) side is reduced. In particular, since the area ratio (aperture ratio) of the portion without the light shielding layer (14) is only around 50%, the light utilization efficiency is poor. Therefore, in this example, the light utilization rate is improved by the means described below.
即ち、第７図に示すように、光入射側の基板《１３）上
に透明材（例えばフォトレジスト等”） （２１）を形
威したのち、透明材（２１）の所要箇所に溝（２２）を
形成する。この溝（２２〉は、２つの対向するテーパ部
〈曲面も含む） （２２ａ）で構戊され、基板（１３）
内面に形戊された光遮蔽層（１４）と対応する箇所に連
続的に形或されてなる。この溝（２２）を設けることに
よって、基板（１３）の光遮蔽層（１４）と対応する箇
所に入射した光は、溝（２２）のテーバ部（２２ａ）
によって屈折されて透明電極（１２）側に入射するこ
ととなる。従って、上記溝（２２〉は光を屈折させる所
謂レンズの機能を果たし、基板（１３）に入射した光を
全て透明電極（１２）側に供給するため、光の利用率が
向上する。That is, as shown in FIG. 7, after forming a transparent material (for example, photoresist, etc.) (21) on the substrate (13) on the light incident side, grooves (22) are formed at required locations on the transparent material (21). ) This groove (22> is composed of two opposing tapered parts (including curved surfaces) (22a), and
It is formed continuously at a location corresponding to the light shielding layer (14) formed on the inner surface. By providing this groove (22), the light incident on the portion of the substrate (13) corresponding to the light shielding layer (14) is transmitted to the tapered portion (22a) of the groove (22).
The light is refracted by the light beam and enters the transparent electrode (12) side. Therefore, the groove (22>) functions as a so-called lens that refracts light, and supplies all the light incident on the substrate (13) to the transparent electrode (12), thereby improving the light utilization efficiency.
具体的な例として、例えば第８図に示すように、厚さＴ
＝１．１＋ｙ＋ｍのガラス基板（１３）内面に幅ｄ＝１
０μｍの光遮蔽層（１４〉が形威されている場合、その
基板（１３）の上面に厚さｔ＝１〜５μｍの透明材（２
１）を形成したのち、該透明材（２１〉のちょうど光遮
蔽層（１４）と対応する位置に溝（２２〉を形或する。As a specific example, as shown in FIG.
=1.1+y+m glass substrate (13) with width d=1 on the inner surface
When a light shielding layer (14) with a thickness of 0 μm is formed, a transparent material (2
1), a groove (22> is formed in the transparent material (21>) at a position exactly corresponding to the light shielding layer (14).
ここで、基板（１３）の上方から完全なる平行光が入射
した場合を考えると、この溝（２２）のテーバ部（２２
ａ） で光を屈折させるべき角度θは０．２６゜で十
分であり、溝（２２）を設けることによって生じる光の
散乱は無視できるものと考えてよい。従って、上記手段
（溝（２２）を設けること）によって、透明電極（１２
〉側に到達する光量の損失を低減化でき、開口率を見か
け上、向上させることができる。しかも本例に係る液晶
表示装置（Ａ）において、溝（２２）が形或されている
面を常に光源側に向けることによって、画像のぼけも全
く生じなくなる。また、高解像度化も可能となる。Here, considering the case where perfectly parallel light is incident from above the substrate (13), the tapered portion (22) of this groove (22)
0.26° is sufficient for the angle θ at which the light should be refracted in a), and the scattering of light caused by providing the groove (22) can be considered to be negligible. Therefore, by the above means (providing the groove (22)), the transparent electrode (12
The loss of the amount of light reaching the > side can be reduced, and the aperture ratio can be apparently improved. Moreover, in the liquid crystal display device (A) according to this example, by always facing the surface on which the grooves (22) are formed toward the light source side, no blurring of the image occurs at all. Furthermore, higher resolution is also possible.
次に、上記溝（２２）の形或方法の例を第９図〜第１１
図に基いて説明する。Next, examples of the shape and method of the groove (22) are shown in FIGS. 9 to 11.
This will be explained based on the diagram.
まず１つの例は、第９図Ａに示すように、基板（１３〉
上に可視光を透過するフォトレジスト（２１Ａ）？形成
したのち、第９図Ｂに示すように、後に光遮蔽層が形戊
される部分に対応する箇所をフォトマスク等を使用して
パターニング除去（露光、現像〉する。このとき、開口
側端部（２１Ａａ）間の距離ｍが後に形戊される光遮蔽
層（１４）の幅（二点鎖線で示す）よりも小さくなるよ
うにバターニングする。次いで、第９図Ｃに示すように
、１５０℃〜２００℃で熱処理する。このとき、レジス
ト（２１Ａ） の開口側端部（２１＾ａ）が熱溶融に
よる変形によって図示の如くほぼテーパ状又は曲面状と
なって溝（２２〉が形戊される。尚、テーバ部（２２ａ
） 間の距離が広くなってしまった場合は、第１０図に
示すように、更にＳｉｎ２膜（２３〉をＣＶＤ法又はス
バッタ法で形或すれば、ＳｌＯ■膜（２３）上に形或さ
れた溝（２４）のテーバ部（２４ａ） 間の距離を狭
めることができる。First, as shown in FIG. 9A, one example is a substrate (13)
Photoresist (21A) that transmits visible light on top? After forming, as shown in FIG. 9B, the portion corresponding to the portion where the light shielding layer will be formed later is patterned and removed (exposure, development) using a photomask etc. At this time, the opening side edge Patterning is performed so that the distance m between the parts (21Aa) is smaller than the width (indicated by the two-dot chain line) of the light shielding layer (14) to be formed later.Next, as shown in FIG. 9C, Heat treatment is performed at 150°C to 200°C. At this time, the opening side end (21^a) of the resist (21A) is deformed by thermal melting and becomes approximately tapered or curved as shown in the figure, forming a groove (22>). It should be noted that the tapered part (22a
) If the distance between the two layers becomes wide, as shown in FIG. The distance between the tapered portions (24a) of the grooves (24) can be narrowed.
次に、溝（２２）の形成方法の他の例は第１１図Ａに示
すように、予め内面に光遮蔽層（１４）を形威した基板
（１３）の上面にネガレジス｝ （２１Ｂ） を形威
したのち、基板（ｌ３）の内面側（光遮蔽層（ｌ４）が
形或されている面）から光を照射してネガレジス｝（２
１８）を感光させる。このとき、光遮蔽層ク１４）に対
応する部分にも光の回折現象によって、弱い光が照射さ
れ、結果的に、第１１図Ｂに示すように、レジス｝ （
２１Ｂ） の光遮蔽層（１４）と対応する箇所がテー
バあるいは曲面をもつ凹状に現像されて溝（２２）が形
或される。この場合、光の回折効果を利用するため、非
常に幅の狭い溝（２２〉を得ることができる。Next, as shown in FIG. 11A, another example of the method for forming the grooves (22) is to apply a negative resist (21B) on the upper surface of a substrate (13) on which a light shielding layer (14) has been formed on the inner surface of the substrate (13). After shaping, light is irradiated from the inner surface of the substrate (l3) (the surface on which the light shielding layer (l4) is formed) to form a negative resist} (2
18) is exposed to light. At this time, the portion corresponding to the light shielding layer 14) is also irradiated with weak light due to the light diffraction phenomenon, and as a result, as shown in FIG.
21B) corresponding to the light shielding layer (14) is developed into a tapered or curved concave shape to form a groove (22). In this case, since the diffraction effect of light is utilized, a very narrow groove (22) can be obtained.
上記２つの方法において、レジス｝ （２１Ａ） 又は
（２１Ｂ） と基板（１３）とのエッチングレートを
同じにしてスパッタエッチングすれば、即ちレジスト（
２１Ａ） 又は（２１Ｂ） がなくなるまでエッチ
バックすれば、基板（１３〉上面がレジスト（２１Ａ）
又は（２１Ｂ）の形状を踏襲するため、基板（１３）
自体に溝（２２〉を形戊することが可能となる。尚、レ
ジス｝ （２１Ａ）又は（２１Ｂ） としては、可視
光領域を透過する例えば透明のＤｅｅｐＵＶ用レジスト
が好ましい。また、第９図の第ｌの方法において、レジ
ス｝ （２１Ａ） の代わりに低融点軟化材を使用し
、該低融点軟化材をフォトレジスト法でバターニングし
たのち、上記低融点軟化材上のフォトレジストを剥離し
、更に該低融点軟化材を軟化させて溝（２２〉を形戊す
るようにしてもよい。In the above two methods, if the resist (21A) or (21B) and the substrate (13) are sputter-etched at the same etching rate, that is, the resist (21A) or (21B) and the substrate (13) are sputter-etched.
21A) or (21B) is removed, the top surface of the substrate (13) becomes resist (21A).
Or to follow the shape of (21B), the substrate (13)
It becomes possible to form a groove (22) in itself.As the resist (21A) or (21B), it is preferable to use, for example, a transparent Deep UV resist that transmits visible light. In the first method, a low melting point softening material is used instead of resist} (21A), the low melting point softening material is buttered by a photoresist method, and then the photoresist on the low melting point softening material is peeled off. Furthermore, the groove (22) may be formed by softening the low melting point softening material.
上記の例では、基板（１３〉上に溝（２２）を形成して
光の利用率を向上させるようにしたが、その他、第１２
図に示すように、基板〈１３）上に両側にテーバ部（３
１ａ） を有する突起（３１）を設けるようにしても
よい。この場合、図面上、左側に存するテーバ部（３１
ａｌ）に入射した光ＩＩ は、右方向に屈折されて、光
遮蔽層（１４〉を隔てた右側の透明電極（１２ｒ）
側に入射し、反対に右側に存するテーパ部（３１ａｒ）
に入射した光ｆｌ２ は、左側の透明電極（１２ｎ）に
入射するため、上記第７図で示す溝（２２）の例と同様
に光の利用率が向上する。In the above example, the groove (22) was formed on the substrate (13) to improve the light utilization efficiency.
As shown in the figure, tapered portions (3) are placed on both sides of the board (13).
1a) may be provided. In this case, the taber part (31
The light II incident on al) is refracted to the right and passes through the transparent electrode (12r) on the right side across the light shielding layer (14>).
The taper part (31ar) that enters the side and exists on the right side on the contrary
Since the incident light fl2 is incident on the left transparent electrode (12n), the light utilization efficiency is improved as in the example of the groove (22) shown in FIG. 7 above.
この突起（３１）の形成方法の一例としては、まず第１
３図Ａに示すように、基板（ｌ３）上に該基板（１３）
のエッチングレートとそのレートが異なる例えばＰ−Ｓ
ｉＮ膜（３２）を形威したのち、Ｐ−Ｓ＋Ｎ膜（３２）
の光遮蔽層（１４） （第１３図では図示せず〉と対応
する箇所に７ォトレジスト（３３）を形成する。その後
、フォトレジスト（３３）をマスクとしてＰ−ＳｉＮ膜
（３２）に？しプラズマエッチングを行なう。このとき
、Ｐ−Ｓｉ〜膜（３２）の方が基板（１３）よりもエッ
チングレートが高いため、早くエッチングされ、基板（
１３）への工．ツチングが開始されたと同時にフォトレ
ジスト（３３）下方に存する部分にもエッチングが進み
、最終的に第１３図Ｂに示すように、基板（ｌ３〉上に
両面がテーバ状となされた突起（３ｌ）が形或される。As an example of a method for forming this protrusion (31), first
As shown in Figure 3A, the substrate (13) is placed on the substrate (l3).
For example, if the etching rate of
After forming the iN film (32), the P-S+N film (32)
A photoresist (33) is formed at a location corresponding to the light shielding layer (14) (not shown in FIG. 13). Then, using the photoresist (33) as a mask, the P-SiN film (32) is coated. Plasma etching is performed.At this time, since the etching rate of the P-Si~ film (32) is higher than that of the substrate (13), it is etched quickly and the substrate (32) is etched quickly.
13) Engineering work. At the same time as the etching starts, etching also progresses to the portion below the photoresist (33), and finally, as shown in FIG. 13B, a projection (3l) with tapered surfaces on both sides is formed on the substrate (l3). is formed.
尚、この突起（３１〉の大きさは非常に小さく、例えば
高さｈが約０．３μｍ％ｆｉ幅Ｄが約１０μｍのレベル
である。The size of this protrusion (31>) is very small, for example, the height h is about 0.3 μm, the width D is about 10 μm.
そして、第１２図に示すように、上記突起（３１〉と共
に光遮蔽層（１４〉上に頂角ψがやや鋭角となされた断
面ほぼ二等辺三角形状の光反射層（３４）を設ければ、
突起（３■）近傍から斜め方向に入射した光ｌ，を透明
電極（１２）側に反射させることができ、光の利用率を
より向上させることができる。Then, as shown in FIG. 12, a light reflection layer (34) having a substantially isosceles triangular cross section with a slightly acute apex angle ψ is provided on the light shielding layer (14>) together with the projection (31>). ,
The light l, incident obliquely from the vicinity of the protrusion (3), can be reflected toward the transparent electrode (12), and the light utilization efficiency can be further improved.
尚、上記実施例は透明電極膜（１ｌ〉として、ＩＴ○膜
を使用したがその他、ＳｎＯ■膜（ネサ膜）、ＺｎＯ膜
を使用することも可能である。In the above embodiment, an IT◯ film was used as the transparent electrode film (1l), but it is also possible to use a SnO◯ film (NESA film) or a ZnO film.
本発明に係る液晶表示装置の製造方法は、基板温度を後
に透明電極となる透明導電膜の遷移温度以下に設定して
透明導電膜の蒸着を行ったのち、該透明導電膜のバター
ニング処理を行ない、次いで上記透明導電膜が遷移温度
以上になるようにアニール処理を行って透明電極を形成
するようにしたので、透明導電膜のバターニング性の向
上、透明電極の光透過率の向上並びにそのシート抵抗の
低減化を図ることができ、液晶表示装置の高品質化を実
現させることができる。In the method for manufacturing a liquid crystal display device according to the present invention, a transparent conductive film is vapor-deposited with the substrate temperature set below the transition temperature of a transparent conductive film that will later become a transparent electrode, and then the transparent conductive film is subjected to a patterning process. The transparent conductive film is then annealed to a temperature above the transition temperature to form a transparent electrode, which improves the patterning properties of the transparent conductive film, the light transmittance of the transparent electrode, and the like. The sheet resistance can be reduced, and the quality of the liquid crystal display device can be improved.
第ｌ図は本実施例に係る液晶表示装置の製造方法を示す
工程図、第２図はグレイン発生速度のアニール時間依存
性を示す特性図、第３図はサイズ毎における単位面積当
たりのグレインの個数を示す特性図、第４図は透明導電
膜の結晶状態をＸ線回折により示す特性図であり、同図
Ａは基板温度を遷移温度以下に設定して透明導電膜を蒸
着した場合、同図Ｂは蒸着後遷移温度以上でアニール処
理した場合、同図Ｃは基板温度を遷移温度以上に設定し
て透明導電膜を蒸着した場合を示す。第５図は透明導電
膜の分光透過特性を示す特性図、第６図はシート抵抗の
アニール温度依存性を示す特性図、第７図は光の利用率
を向上させた一つの例を示す構或図、第８図はその要部
を示す拡大図、第９図は溝の形或方法を示す工程図、第
１０図はテーパ部間の距離を狭める方法の一例を示す構
成図、第１１図は溝の形或方法の他の例を示す工程図、
第１２図は光の利用率を向上させた他の例を示す構戒図
、第ｌ３図は突起の形或方法の一例を示す工程図、第１
４図は従来例を示す工程図である。
（Ａ）は液晶表示装置、（１），（１３） は絶縁性
基板、（Ｑ）はスイッチング素子、（２）は活性層、（
２Ｓ）はソース領域、（２ｄ〉はドレイン領域、（３）
はゲート絶縁膜、（４）はゲート電極、（５）， （
８）は層間絶縁膜、（７）は信号線、（９）はＰ−Ｓｉ
Ｎ膜、（１１〉は透明導電膜、（１２）は透明電極、（
１４〉は光遮蔽層、〈１５）は対向電極、（ｌ６〉は液
晶層、〈２１〉は透明材、（２２〉は溝、（３１）は突
起である。
第１
図（′４の１）
７二−ｌν吟間（ｈｒｓ．）
グレイン寸イス”（ｙｍ＞
ブイで蓚篩・ク１章信面ｔ嘗当そりｈクｌイ冫一個叡五
プｉす乍季ホＬ図第３図
１１１１ｉｅｌｔｌ，＃ｆｒＪｉ
５１丈“０４丘Ｘ線０Ｉ折＋＝Ｆリ示丁午ｉ電Ｌ図第４
図
Ａ：ＩＬｌ一幻遥遣
光ｎ−ＴＪ１１１１季丘自上−！ゼだーフｎイ刺１示Ｔ
不糞八゛図第１図
箪７図一呼野一搗失図
第８図
第１０図
第１２図
第１３図
第１４
？図■Ｌ＃１）Fig. 1 is a process diagram showing the manufacturing method of the liquid crystal display device according to this example, Fig. 2 is a characteristic diagram showing the dependence of grain generation rate on annealing time, and Fig. 3 is a graph of grains per unit area for each size. Figure 4 is a characteristic diagram showing the crystal state of the transparent conductive film by X-ray diffraction. Figure B shows the case where the annealing treatment is performed at a temperature higher than the transition temperature after vapor deposition, and Figure C shows the case where the transparent conductive film is deposited with the substrate temperature set above the transition temperature. Figure 5 is a characteristic diagram showing the spectral transmission characteristics of a transparent conductive film, Figure 6 is a characteristic diagram showing the dependence of sheet resistance on annealing temperature, and Figure 7 is a diagram showing an example of a structure with improved light utilization. 8 is an enlarged view showing the main parts, FIG. 9 is a process diagram showing the shape and method of the groove, FIG. 10 is a configuration diagram showing an example of a method for narrowing the distance between the tapered parts, and FIG. The figures are process diagrams showing other examples of groove shapes and methods;
Figure 12 is a composition diagram showing another example of improving the light utilization efficiency, Figure 13 is a process diagram showing an example of the shape or method of the protrusion, and Figure 1
FIG. 4 is a process diagram showing a conventional example. (A) is a liquid crystal display device, (1), (13) are insulating substrates, (Q) is a switching element, (2) is an active layer, (
2S) is the source region, (2d> is the drain region, (3)
is the gate insulating film, (4) is the gate electrode, (5), (
8) is an interlayer insulating film, (7) is a signal line, and (9) is a P-Si
N film, (11> is a transparent conductive film, (12) is a transparent electrode, (
14 is a light shielding layer, 15 is a counter electrode, 16 is a liquid crystal layer, 21 is a transparent material, 22 is a groove, and 31 is a protrusion. ) 72-lν Ginma (hrs.) Grain size chair"(ym> Buoy with the buoy and the 1st chapter of the Shinmen section.) Figure 1111ieltl, #frJi 51 length "04 hill
Diagram A: ILl Ichigen Haruka Yakimitsu n-TJ1111 Kioka Jikijo-! Zedaf n i sashimi 1 show T
Figure 1 Figure 7 Figure 8 Figure 10 Figure 12 Figure 13 Figure 14 ? Figure ■L#1)
Claims (1)
の製造方法において、 遷移温度以下の基板温度で透明導電膜の蒸着を行ない、
その後、パターニング処理を行ない、次いで上記透明導
電膜が遷移温度以上になるようにアニール処理を行って
上記透明電極を形成することを特徴とする液晶表示装置
の製造方法。[Claims] A method for manufacturing a liquid crystal display device having transparent electrodes separated for each picture element, comprising: depositing a transparent conductive film at a substrate temperature below the transition temperature;
A method for manufacturing a liquid crystal display device, characterized in that a patterning treatment is then performed, and then an annealing treatment is performed so that the temperature of the transparent conductive film is higher than a transition temperature to form the transparent electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30516989A JP3077810B2 (en) | 1989-11-25 | 1989-11-25 | Manufacturing method of liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30516989A JP3077810B2 (en) | 1989-11-25 | 1989-11-25 | Manufacturing method of liquid crystal display device |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3421499A Division JP3362689B2 (en) | 1999-02-12 | 1999-02-12 | Method for manufacturing polycrystalline semiconductor and method for manufacturing liquid crystal display device |
| JP11034213A Division JP3039541B2 (en) | 1999-02-12 | 1999-02-12 | Manufacturing method of liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03166518A true JPH03166518A (en) | 1991-07-18 |
| JP3077810B2 JP3077810B2 (en) | 2000-08-21 |
Family
ID=17941896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30516989A Expired - Lifetime JP3077810B2 (en) | 1989-11-25 | 1989-11-25 | Manufacturing method of liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3077810B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007256593A (en) * | 2006-03-23 | 2007-10-04 | Seiko Epson Corp | Electro-optical device and projector |
-
1989
- 1989-11-25 JP JP30516989A patent/JP3077810B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007256593A (en) * | 2006-03-23 | 2007-10-04 | Seiko Epson Corp | Electro-optical device and projector |
| JP4631769B2 (en) * | 2006-03-23 | 2011-02-16 | セイコーエプソン株式会社 | Electro-optical device and projector |
| US8199275B2 (en) | 2006-03-23 | 2012-06-12 | Seiko Epson Corporation | Electro-optical device comprising a prismatic portion formed in a surface of a first substrate and covered by a functional layer that does not protrude into an electro-optical layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3077810B2 (en) | 2000-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7586554B2 (en) | Liquid crystal display device and dielectric film usable in the liquid crystal display device | |
| JPH07118443B2 (en) | Manufacturing method of semiconductor device | |
| JP2798769B2 (en) | Method for manufacturing thin film transistor | |
| JPH11195608A (en) | Laser annealing method | |
| JPH08293609A (en) | Method of manufacturing semiconductor device | |
| JPH10206889A (en) | Active matrix type liquid crystal display device and its manufacture method | |
| JPH03166518A (en) | Production of liquid crystal display device | |
| TWI226487B (en) | Liquid crystal display device and method for manufacturing the same | |
| JP3452679B2 (en) | Method of manufacturing thin film transistor, thin film transistor and liquid crystal display | |
| JP2867264B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| CN107039353A (en) | A kind of array base palte and preparation method thereof | |
| JP3039541B2 (en) | Manufacturing method of liquid crystal display device | |
| JP3362689B2 (en) | Method for manufacturing polycrystalline semiconductor and method for manufacturing liquid crystal display device | |
| JP4249886B2 (en) | Method for manufacturing thin film semiconductor device | |
| JP2002050766A (en) | Method of manufacturing semiconductor device | |
| CN100514559C (en) | Auxiliary laser crystallization method for making polysilicon | |
| JPS58192375A (en) | Manufacture of thin film transistor | |
| JPS58164267A (en) | Manufacture of thin film silicon transistor | |
| JPH11135797A (en) | Working method for shape of laminated film and manufacture of thin-film transistor by making use of the same | |
| JP2930053B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP3469944B2 (en) | Thin film transistor and method of manufacturing the same | |
| JPH09133928A (en) | Thin-film transistor substrate for liquid-crystal display device and its manufacture | |
| JP3213528B2 (en) | Method for manufacturing polycrystalline semiconductor film | |
| JPH0418524A (en) | Production of active matrix liquid crystal display panel | |
| JP3183294B2 (en) | Liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080616 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |