JPH03163617A - コンピュータシステムにおけるプログラムのウオーム・ブート方法 - Google Patents

コンピュータシステムにおけるプログラムのウオーム・ブート方法

Info

Publication number
JPH03163617A
JPH03163617A JP1301917A JP30191789A JPH03163617A JP H03163617 A JPH03163617 A JP H03163617A JP 1301917 A JP1301917 A JP 1301917A JP 30191789 A JP30191789 A JP 30191789A JP H03163617 A JPH03163617 A JP H03163617A
Authority
JP
Japan
Prior art keywords
power
computer system
power source
program
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1301917A
Other languages
English (en)
Inventor
Katsunori Yamada
勝則 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP1301917A priority Critical patent/JPH03163617A/ja
Publication of JPH03163617A publication Critical patent/JPH03163617A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Stored Programmes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は少なくとも主記憶メモリを有するψ央処理装置
、および必要に応じて外部記憶装置を備えてなるコンピ
ュータシステムにおいて、特にシステムの電源が断した
後に再び電源が投入された時に、制御プログラムや処理
プログラムを外部記憶装置からロードすることなく高速
にシステムの立上げを行ない、電原が断した時に実行し
てぃた処理プログラムを円滑に継続実行し得るようにし
たプログラムのウオーム・プート方法に関するものであ
る。
[従来の技術] 近年、あらゆる分野において、各種コンピュータシステ
ムが使用されてきている。このコンピュータシステムは
通常、主記憶メモリをHする中央処理装置と、外部記憶
装置とを備えてなっており、所定の制御プログラム,処
理プログラムにしたがって処理が丈行される。
ところで、この種のコンピュータシステムにおいて、制
御プログラムや処理プログラムは、システムの電源を投
入する毎に外部記憶装置からロードしている。また、あ
る処理プログラムにしたがって処理を実行している時に
、誤ってシステムの電源を断したり、災害等による不慮
の市故によってシステムの電源が断し、重要な処理ある
いは大量のデータを処理していた場合等には、再度制御
プログラムや処理プログラムを外部記憶装置ロードし、
再処理を行なっている。
[発明が解決しようとする課題コ しかしながら、このような従来のコンピュータシステム
では、制御プログラムや処理プログラムを外部記憶装置
からロードしなければならないことから、以下のような
問題があった。
(a)システムの電源を投入するB:rに外部記憶装置
に必ず制御プログラム,処理プログラムを保持している
ことが不可欠であり、制御プログラムや処理プログラム
をロードするために、中央処理装置と外部記憶装置は常
に接続しなければならず、外部記憶装置を備えないコン
ピュータシステムではコストが高くなる。すなわち、制
御プログラムや処理プログラムをロードするために外部
記憶装置が必要であるが、外部記憶装置を備えないコン
ピュータシステムではこれを別途設けなければならず、
システム全体のコストが高くなる。
(b)外部記憶装置を備えたコンピュータシステムにお
いては、外部記憶装置に制御プログラムや処理プログラ
ムを記憶するため、外部記憶装置の利用可能容量が不足
し、機能低下あるいはこれを補うための外部記憶装置の
増設によるコスト上昇や、それをロードするオーバーヘ
ッドが発生する。
(C)システムの電源が断する以前までに行なっていた
処理やデータの再人力作業のために、オペレータの介入
が必要不可欠になる。
(d)処理プログラムと処理結果を記憶する媒体が同一
媒体でない侍は、処理プログラムが記憶されている記録
媒体から処理プログラムをロードし、処理結果を記憶す
る媒体に交換するオペレータの作業が必要になる。
(e)連続的に発生するデータ処理を行なっている場合
、制御プログラムや処理プログラムのロード時間、再処
理に必要なオペレータ操作時間中にデータの損失が発生
する。
本発明は上述のような問題を解決するために成されたも
ので、システムの電源が断した後に再び電源が投入され
た時に、制御プログラムや処理プログラムを外部記憶装
置からロードすることなく高速にシステムの立上げを行
ない、7t[が断した侍に実行していた処理プログラム
を円滑に継続実行することが可能なコンピュータシステ
ムにおけるプログラムのウォーム・ブート方法を提供す
ることを目的とする。
[課題を解決するための千段コ 上記の目的を達或するために本発明では、少なくとも主
記憶メモリをHする中央処理装置、および必要に応じて
外部記憶装置を備えてなるコンピュータシステムにおけ
るプログラムのウォーム・ブート方法において、コンピ
ュータシステムの電源が断する直前に電源断を示す停電
割込みを発生し、停電割込みが発生すると、その時の中
央処理装置のレジスタと周辺集積回路の状態を主記憶メ
モリの特定のアドレスに退避すると共に停電を示すフラ
グをセットしてコンピュータシステムの電源が断するま
で待機し、コンピュータシステムの電源が断すると同時
に主記憶メモリへの電源供給を電源から電池に切替えて
バックアップし、次にコンピュータシステムの電源が投
入されると同■4′1に主記憶メモリへの電源供給を電
池から電源に切替え、停電を示すフラグがセットされて
いる場合には、停電割込み発生により退避したレジスタ
と周辺集積回路の状態を戻すと共に当該停電を示すフラ
グをリセットし、停電を示すフラグがセットされていな
い場合には、外部記憶装置から制御プログラム,処理プ
ログラムをロードするようにしている。
[作用] 従って、本発明のコンピュータシステムにおけるプログ
ラムのウオーム●ブート方法においては、コンピュータ
システムの電原が断する直前に電源断を示す停電割込み
が発生すると、その時の中央処理装置のレジスタと周辺
集積回路の状態が主記憶メモリの特定のアドレスに退避
されると共に、停電を示すフラグがセットされて、コン
ピュータシステムの電源が断するまで待機する。そして
、コンピュータシステムの電源が断すると161時に、
主記憶メモリへの電源供給が電源から電池に切替えられ
、主記憶メモリの記憶内容は破壊されない。
次に、コンピュータシステムの電源が投入されると同時
に、主記憶メモリへの電源供給が電池から電源に切替え
られ、制御プログラムや処理プログラムは電源が断する
直前の状態が保たれている。
そして、停電を示すフラグがセットされている場合には
、上述の停電割込み処理で退避したレジスタと周辺集積
回路の状態を戻すと共に、当該停電を示すフラグがリセ
ットされる。これにより、外部記憶装置から制御プログ
ラム,処理プログラムをロードすることなく、ウオーム
・プートを実現することができる。
[実施例コ 以下、本発明の一実施例について図面を参照して詳細に
説明する。
第1図は、本発明のウォーム・ブート方法を適用したコ
ンピュータシステムの構成例を示す概、要図である。第
1図において、コンピュータシステムは、主記憶メモリ
IA,画像記憶メモリIB,不押発性メモリIC,中央
処理回路ID1これらを相互に接続するバスラインIE
を有する中央処理装置1と、外部記憶装置2と、表示装
置3と、システムの電源4と、バックアップ用の電池5
と、自動電源切替装置6とを備えて構戊されている。
ここで、主記憶メモリ1Aは、制御プログラム,処理ブ
ログ・ラムを記憶するものである。また、画像記憶メモ
リIBは、表示装置3へ表示出力するための画像データ
を記憶するものである。さらに、不褌発性メモリICは
、停電を示すフラグがセットされているか否かを判定し
、フラグがセットされている場合には、後述する停電割
込処理により退避したレジスタと周辺集積回路の状態を
戻すと共に、当該停電を示すフラグをリセットし、また
フラグがセットされていない場合には、外部記憶装置2
から制御プログラム,処理プログラムをロードするブー
トローダ機能をプログラムとして記憶しているものであ
る。一方、中央処理回路IDは、これらの主記憶メモリ
IA、画像記憶メモリ1B,不揮発性メモリ1Cを制御
するものである。
また、中央処理回路IDは、システムの電源4が断する
直前に電源断を示す停電割込みが発生すると、その時の
中央処理装置1のレジスタと周辺集積回路の状態を主記
憶メモリIAの特定の・アドレスに退避すると共に、停
電を示すフラグをセットする停電割込処理機能を有する
ものである。
一方、外部記憶装置2は、あらかじめ制御プログラム,
処理プログラムを記憶しているものである。また、表示
装置3は、画像記憶メモリ1Bの画像データを表示する
ものである。さらに、電源4および電池5は、自動電源
切替装置6を介して、主記憶メモリIAならびに画像記
憶メモリIBへ電源を供給するものである。さらにまた
、自動電源切替装置6は、電源4が投入されている場合
には電源4側に、電源4が断している場合には電池5側
に、それぞれ自動的に切替わるものである。
ここで、電池5としては、例えばNi−Cd(ニッケル
ーカドミウム)電池を用いる。
次に、かかるコンビュータシステムにおけるプログラム
のウオーム●ブート方法について、第2図および第3図
を用いて説明する。
まず、システムのTaR4が投入されると、この電源4
から主記憶メモリIAおよび画像記憶メモリIBへの電
源が供給される。また、これと同時に、不揮発性メモリ
ICに記憶しているブートローダ機能が実行され、停電
を示すフラグがセットされているか否かが判定される。
この場合には、停電を示すフラグがセットされていない
ため、外部記憶装置2から制御プログラムがロードされ
る。
そして、この制御プログラムがロード完了すると、実行
権がブートローダから制御プログラムに移り、外部記憶
装置2から処理プログラムがロードされる。そして、こ
の処理プログラムがロード完了すると、実行権が制御プ
ログラムから処理プログラムに移り、この処理プログラ
ムに基づいて所定の処理が実行される(第2図(a))
次に、この処理プログラムが実行中にシステムの電源4
を断した時には、第3図に示すような電圧曲線に沿って
電圧が低下し、停電電圧V2に達すると停電割込処理に
より電源断を示す停電割込みが発生する。すると、この
時の処理プログラムの状態や資源を示すレジスタと周辺
集積回路の状態が、主記憶メモリIAの特定のアドレス
に退避されるとノ(に、停電を示すフラグがセットされ
(このフラグは主記憶メモリIAに置<冫、停電割込処
理から抜けることなく、システムの電源が断するまで無
限ループで待機する(第2図(b))。この停電割込処
理は、第3図における電圧v2からV3までの時間内で
行なわれる。そして、やがて電圧が停電電圧V3に達す
るとシステムの電源4が断したことになり、自動電源切
替装置6により主記憶メモリIAおよび両像記憶メモリ
IBへの電源供給が、電源4から電池5に切替えられて
主記憶メモリIAおよび画像記憶メモリIBの記憶内容
が保証される。
次に、システムの電源4が再び投入され、電圧が電圧V
1に達するとシステムの電R4が復帰したことになり、
自動電源切替装置6により主記憶メモリIAおよび画像
記憶メモリIBへの電源供給が、電池5から電i!i!
4に切替えられて主記憶メモリIAおよび画像記憶メモ
リIBの記憶内容が保証され、制御プログラムや処理プ
ログラムは電源4が断する直前の状態が保たれている。
また、システムの電源4が再投入された直後にブートロ
ーダ機能が実行され、停電を示すフラグがセットされて
いるか否かが判定される。この場合には、上述の停電割
込処理により停電を示すフラグがセットされているため
復電処理に移り、当該停電割込み処理で退避したレジス
タと周辺集積回路の状態が戻されると共に、停電を示す
フラグがリセットされ、停電割込処理から抜ける(第2
図(a)).これにより、処理プログラムはシステムの
電源4が断した命令の直後から実行することができる。
このようにして、システムの電源4を再投入した時に、
制御プログラムや処理プログラムを外部記憶装置2から
ロードすることなく、高速にかつ円滑にウォーム・ブー
トし、処理プログラムを継続実行することができる。
上述したように、本実施例のコンピュータシステムにお
けるプログラムのウォーム・ブート方法では、システム
の電1!A4を再投入した時に、制御プログラムや処理
プログラムを外部記憶装置2からロードする必要がない
ため、コンピュータシステムの立上り時間の短縮化を図
れると共に、処理プログラムの再処理時間およびオペレ
ータの介入が無くなり、これによりシステム全体から見
ると、停電が発生した場合のシステム効率の向上を図る
ことが可能となる。
尚、本発明は上述した実施例に限定されるものではなく
、次のようにしても同様に実施できるものである。
例えば、制御プログラムや処理プログラムが周辺装置に
対してI/O命令を実行している時に、システムのmR
4が断した場合の対処として、I/O命令を再試行でき
るリスタート関数を下記のような仕様で設け、第4図に
示すように11L電処理完了後の停電割込みからの戻り
アドレスを変史できるようにする。これにより、停電時
の周辺装置に対するI/O命令の誤動作を防止すること
が可能となる。
*リスタート関数の仕様 連続するI/O命令詳の先頭と尾頭に以下の関数を挿入
し、その領域でシステムの電源4が断した場合には、先
頭の関数の次の命令より実行する。
(1)リスタート位置の登録・・・・・・I/O命令群
の先頭に関数を挿入する。
(2)リスタート位置の解除・・・・・・I/O命令群
の尾頭に関数を神大する。
[発明の効果] 以上説明したように本発明によれば、システムの電源が
断した後に再び電源が投入された時に、制御プログラム
や処理プログラムを外部記憶装置からロードすることな
く高速にシステムの立上げを行ない、電源が断した時に
実行していた処理プログラムを円滑に継続実行すること
が可能なコンピュータシステムにおけるプログラムのウ
ォーム・ブート方法が提供できる。
【図面の簡単な説明】
第1図は本発明をコンピュータシステムに適用した場合
の一丈施例を示す構或図、第2図は同実施例におけるプ
ログラムのウォーム・プート方法を説明するためのフロ
ー図、第3図は同実施例における停電割込み発生するタ
イミングの一例を示す電圧曲線図、第4図は本発明の他
の実施例におけるプログラムのウオーム●プート方法を
説明するためのフロー図である。 1・・・中央処理装置、IA・・・主記憶メモリ、IB
・・・画像記憶メモリ、1C・・・不揮発性メモリ、I
D・・・中央処理回路、IE・・・バスライン、2・・
・外部記憶装置、3・・・表示装置、4・・・電源、5
・・・電池、6・・・自動電源切替装置。

Claims (1)

  1. 【特許請求の範囲】 少なくとも主記憶メモリを有する中央処理装置、および
    必要に応じて外部記憶装置を備えてなるコンピュータシ
    ステムにおけるプログラムのウォーム・ブート方法にお
    いて、 前記コンピュータシステムの電源が断する直前に電源断
    を示す停電割込みを発生し、 前記停電割込みが発生すると、その時の前記中央処理装
    置のレジスタと周辺集積回路の状態を前記主記憶メモリ
    の特定のアドレスに退避すると共に停電を示すフラグを
    セットして前記コンピュータシステムの電源が断するま
    で待機し、 前記コンピュータシステムの電源が断すると同時に前記
    主記憶メモリへの電源供給を電源から電池に切替えてバ
    ックアップし、 次に前記コンピュータシステムの電源が投入されると同
    時に前記主記憶メモリへの電源供給を電池から電源に切
    替え、 前記停電を示すフラグがセットされている場合には、前
    記停電割込み発生により退避したレジスタと周辺集積回
    路の状態を戻すと共に当該停電を示すフラグをリセット
    し、前記停電を示すフラグがセットされていない場合に
    は、前記外部記憶装置から制御プログラム、処理プログ
    ラムをロードする ようにしたことを特徴とするコンピュータシステムにお
    けるプログラムのウォーム・ブート方法。
JP1301917A 1989-11-22 1989-11-22 コンピュータシステムにおけるプログラムのウオーム・ブート方法 Pending JPH03163617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1301917A JPH03163617A (ja) 1989-11-22 1989-11-22 コンピュータシステムにおけるプログラムのウオーム・ブート方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1301917A JPH03163617A (ja) 1989-11-22 1989-11-22 コンピュータシステムにおけるプログラムのウオーム・ブート方法

Publications (1)

Publication Number Publication Date
JPH03163617A true JPH03163617A (ja) 1991-07-15

Family

ID=17902672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1301917A Pending JPH03163617A (ja) 1989-11-22 1989-11-22 コンピュータシステムにおけるプログラムのウオーム・ブート方法

Country Status (1)

Country Link
JP (1) JPH03163617A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146820A (ja) * 1993-04-08 1995-06-06 Hitachi Ltd フラッシュメモリの制御方法及び、それを用いた情報処理装置
US8019929B2 (en) 2006-09-13 2011-09-13 Rohm Co., Ltd. Data processing apparatus and data control circuit for use therein
US8046635B2 (en) 2007-04-11 2011-10-25 Rohm Co., Ltd. Data processing device and data control circuit for use therein
WO2015118436A1 (en) * 2014-02-07 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, device, and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169218A (ja) * 1986-01-17 1987-07-25 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 情報処理システムのアプリケ−シヨン中断再開装置
JPS6398009A (ja) * 1986-10-13 1988-04-28 Fujitsu Ltd 停電時の処理制御方式
JPS63279311A (ja) * 1987-05-12 1988-11-16 Yokogawa Electric Corp 情報処理装置
JPS63298657A (ja) * 1987-05-29 1988-12-06 Fujitsu Ltd Ipl方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169218A (ja) * 1986-01-17 1987-07-25 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 情報処理システムのアプリケ−シヨン中断再開装置
JPS6398009A (ja) * 1986-10-13 1988-04-28 Fujitsu Ltd 停電時の処理制御方式
JPS63279311A (ja) * 1987-05-12 1988-11-16 Yokogawa Electric Corp 情報処理装置
JPS63298657A (ja) * 1987-05-29 1988-12-06 Fujitsu Ltd Ipl方式

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146820A (ja) * 1993-04-08 1995-06-06 Hitachi Ltd フラッシュメモリの制御方法及び、それを用いた情報処理装置
US8019929B2 (en) 2006-09-13 2011-09-13 Rohm Co., Ltd. Data processing apparatus and data control circuit for use therein
US8046635B2 (en) 2007-04-11 2011-10-25 Rohm Co., Ltd. Data processing device and data control circuit for use therein
WO2015118436A1 (en) * 2014-02-07 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, device, and electronic device
US9990207B2 (en) 2014-02-07 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, device, and electronic device
TWI656478B (zh) * 2014-02-07 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置、裝置及電子裝置

Similar Documents

Publication Publication Date Title
EP0518622B1 (en) Apparatus and method for suspending and resuming software on a computer
JP3474665B2 (ja) 計算機システムの電源制御装置及び方法
JPS63184124A (ja) 電力供給中断時の仕事救済システム
JPH03278126A (ja) 計算機システム立上げ方式
CA2070958C (en) Apparatus and method for suspending and resuming software applications on a computer
US5170109A (en) Method of controlling robot in event of a power failure
JPH03163617A (ja) コンピュータシステムにおけるプログラムのウオーム・ブート方法
JP3231561B2 (ja) バックアップメモリ制御方式
KR950003686B1 (ko) 소프트웨어 변경을 위한 온라인 대기 로딩(Standby Loading)방법
JP3185446B2 (ja) 計算機システム
US5778207A (en) Assisting operating-system interrupts using application-based processing
JPH086616A (ja) プログラマブルコントローラ
JPS6381537A (ja) コンピユ−タシステム
JP3470454B2 (ja) マルチプロセッサシステムの通信制御方法
JPH0721091A (ja) 電子計算機における停電処理方法
JPH04273553A (ja) 計算機システム
JPH0789308B2 (ja) コンピュ−タの自動再スタ−ト方法
JP2001125687A (ja) 計算機システム
JPS6398009A (ja) 停電時の処理制御方式
JPS63200242A (ja) ホツトスタンバイシステムの系切替え方式
JPH0113131B2 (ja)
JPH04360253A (ja) コンピュータシステム
JPS63143632A (ja) 情報処理装置の緊急時制御方式
JPH06348377A (ja) コンピュータシステム
JPH04363710A (ja) リジューム制御方式