JPH03161845A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は，マイクロプロセッサで制御される情報処理
装置に係り．情報処理装置のテストおよびこの情報処理
装置におけるプログラマブル読み出し専用メモリへのデ
ータの書き込みを容易に行うことを目的とするものであ
る。

［従来の技術］ 第３図は例えば従来の情報処理装置のブロック図であり
，図において，　（３ｅ）はマイクロプロセッサ，　　
（４ｅｌはランダムアクセスメモリ，　（５ｅ）は入出
力制御装置，　（６ｅ）はプログラマブル読み出し専用
メモリ，　（７ｅ）はプロセッサバス，　（８ｃ）はシ
ステムバス，　（ｌｉｅ）は制御装置，　（１２ａ）　
，　（１２ｂ）はマイクロプロセッサ（３ｅ）およびプ
ログラマブル読み出し専用メモリ（６ｅ）を着脱するた
めのソケットである。

従来の情報処理装置は上記のように構成され，たとえば
この情報処理装置のテストを行う場合には，マイクロプ
ロセッサ（３ｅ）に接続された制御装置（ｌｉｅ）から
，マイクロプロセッサ（３ｅ）に直接コマンドを与えて
行う。マイクロプロセッサ（３ｅ）の演算レジスタの内
容やランダムアクセスメモリ（４ｅ）の内容をテストす
るには，マイクロプロセッサ（３ｅ）の動作を停止し，
マイクロプロセッサ（３ｅ）に演算レジスタの内容やラ
ンダムアクセスメモリ（４ｅ）の内容を出力するコマン
ドを与える。マイクロプロセッサ（３ｅ）は，このコマ
ンドを入力後，コマンドに対応した動作を行いその結果
を制御装置に出力する。この操作を繰り返し，マイクロ
プロセッサ（３ｅ）　，ランダムアクセスメモリ（４ｅ
）のテストが行われる。

また．従来の情報処理装置では，マイクロプロセッサ（
３ｅ）を着脱できるソケット（１２ａ）に取り付けられ
ているため，マイクロプロセッサ（３ｅ）をソケット（
１２ａ）から取りはずし，このソケット（１２ａ）にマ
イクロプロセッサ（３ｅ）に対応した専用試験装置を接
続し．テストすることがある。

一方，従来の情報処理装置において，プログラマブル読
み出し専用メモリ（６ｅ）にデータを書き込む場合は，
プログラマブル読み出し専用メモリ（６ｅ）をソケット
（１２ｂ）より取りはずす。そして，専用の読み出し専
用メモリ書き込み装置にて，データを書き込む。この時
，書き込むデータは，ランダムアクセスメモリ（４ｅ）
上で実行し，確認されたデータをマイクロプロセッサ（
３ｅ）を経由して制御装置（１ｌ）に保存する必要があ
る。

［発明が解決しようとする課題］ 従来の情報処理装置は以上の様に構成されているので，
情報処理装置をテストする場合でも，マイクロプロセッ
サ（３ｅ）の動作を停止して，制御装置（ｌｉｅ）から
のコマンドによる操作が必要である為，制御手順が複雑
となっており，さらに，実行中のテストができない。さ
らに，プログラマブル読み出し専用メモリにデータを書
き込む場合もデータを１度制御装置に転送する必要があ
る上，専用の読み出し専用メモリ書き込み装置が必要で
あるという課題があった。

この発明は，上記のような課題を解決する為になされた
もので，情報処理装置のテストを行う時の制御装置から
操作を不要にし，さらに，実行中においてもテストがで
きる上，プログラマブル読み出し専用メモリへの書き込
みを簡単化することを目的とする。

［課題を解決するための手段］ この発明に係る情報処理装置は，システムバス上に，本
来の処理を行う主処理装置と．主処理装置のマイクロプ
ロセッサの演算レジスタの内容やランダムアクセスメモ
リの内容を実行中においてもテストすることのできる従
処理装置を備え，情報処理装置のテストおよびプログラ
マブル読み出し専用メモリへの書き込みができる構成に
したものである。

［作用］ この発明においては．従処理装置により，主処理装置の
テストが行えるので，主処理装置が実行中においても，
主処理装置のマイクロプロセッサを停止する必要がなく
，テストにおける制御手順が簡単化し，さらに，専用の
プログラマブル読み出し専用メモリ書き込み装置を不要
とし，プログラマブル読み出し専用メモリへの書き込み
を簡単に行うことが可能となる。

［実施例コ 第１図は，この発明の一実施例を示す図であり．　（３
ａ）．　（４ａ），　　（５ａ）．　（６ａｌ．　（８
ａｌ．　（ｌｌａ）は上記従来装置と全く同一のもので
ある。［１）はたとえば上記（３ａ）．　（４ａ）．　
（５ａ），　（６ａ）で構成される主処理装置で，　（
７ａ）は，上記（３ａ）　．　（４ａ）　，　（５ａｌ
　，（６ａ）間のデータを転送するプロセッサバスであ
る。（２）は上記（３ａ）　．　（４ａ）　，　（５ａ
）と同様の（３ｂ）　，（４ｂ）．　（５ｂ）で構成さ
れる従処理装置で，　（７ｂ）はこの（３ｂ），　（４
ｂ）．　（５ｂ）間のデータを転送するプロセッサバス
である。

上記のように構成された情報処理装置において，主処理
装置（１）の第１のランダムアクセスメモリ（４ａ）の
内容をテストするには，従処理装置（２）の制御装置（
ｌｌａ）から主処理装置（１）のランダムアクセスメモ
リ（４ａ）の内容をテストするコマンドを入力する。従
処理装置（２）の第２のマイクロプロセッサ（３ｂ）は
，このコマンドを入力すると，第２の入出力制御装置（
５ｂ）を起動する。第２の入出力制御装置（５ｂ）は，
システムバス（８ａ）を介して，主処理装置（１）の第
１の入出力制御装置（５ａ）にアクセスする。第１のマ
イクロプロセッサ（３ａ）が動作中であるか否かにかか
わらず，主処理装置（１）の入出力制御装置（５ａ）は
，主処理装置（１）のランダムアクセスメモリ（４ａ）
よりグイレクトメモリアクセスでデータを読み出し，そ
のデータをシステムバス（８ａ）を介して，従処理装置
（２）の入出力制御装置（５ｂ）に転送する。従処理装
置（２）は，この主処理装置（１）から転送されたデー
タを制御装＠（ｌｌａ）に出力する。これにより，主処
理装置（１）のランダムアクセスメモリ（４ｂ）の内容
をテストすることができる。

一方，主処理装置（１）の第１のプログラマブル読み出
し専用メモリ（６ａ）にデータを書き込む場合も，上記
ランダムアクセスメモリ（４ａ）のアクセスと同様にし
て，システムバス（８ａ）を介して，従処理装置（２）
から，主処理装置（１）のマイクロプロセッサ（３ａ）
の動作を停止することなく入出力制御装置（５ａ）のダ
イレクトメモリアクセスで書き込みを行うことができる
。

まず，主処理装置（１）のランダムアクセスメモリ（４
ａ）上で実行し，確認されたデータを上記ランダムアク
セスメモリ（４ａ）の内容をテストする時と同様に従処
理装置（２）がアクセスし．従処理装置（２）の第２の
ランダムアクセスメモリ（４ｂ）に転送する。そして，
この従処理装置（２）のランダムアクセスメモリ（４ｂ
）に保持されたデータを逆に主処理装置（１）のプログ
ラマブル読み出し専用メモリ（６ａ）に対して，システ
ムバス（８ａ）を介して書き込む。これにより，主処理
装置（１｝のランダムアクセスメモリ（４ａ）上にあっ
たデータが，主処理装置（１）のマイクロプロセッサ（
３ａ）の動作を停止することなく，また，専用のプログ
ラマブル読み出し専用メモリ書き込み装置を必要とせず
に書き込むことができる。

なお，上記実施例では，従処理装置として．マイクロプ
ロセッサ（３ｂ）　，ランダムアクセスメモリ（４ｂ）
　，入出力制御装置（５ｂ）で構成しているが，入出力
装置（９），入出力制御装置（５ｄ）で従処理装置を構
成しても同様の動作を期待できる。第２図は，入出力制
御装Ｗ　（５ｄ）をシステムバス（８ｂ）に接続し，入
出力装置（９）にプロセッサバス（７ｄ）と制御装置（
Ｉｌｂ）を接続した場合の他の実施態様を示すもので．
制御装置（ｌｌｂ）から入出力装置（９）にココンドを
与え，入出力制御装置（５ｄ）を起動す（ｌＯ） る。入出力制御装置（５ｄ）は，システムバス（８ｂ）
を介して，主処理装置（１）のデータをとりこみ，入出
力装置（９）から制御装置（ｌｌｂｌに転送することで
，同様に，主処理装置（１）のランダムアクセスメモリ
（４ｃ）の内容をテストすることができる。

ところで，上記説明では，ランダムアクセスメモリ（４
ｃ）の内容をテストする場合について述べたが，システ
ムバス（８）を介す同様の動作で，マイクロプロセッサ
（３）の演算レジスタの内容をマイクロプロセッサの動
作を停止することなくテストすることができる。

さらに，上記説明では，１つの主処理装置と１つの従処
理装置の実施例について述べたが，１つの従処理装置に
対して複数の主処理装置をシステムバスに接続した場合
でも，同様に主処理装置のテストができ，上記実施例と
同様の効果を奏する。

［発明の効果］ この発明は，以上説明したとおり，主処理装置と従処理
装置を備えシステムバスによりデータ転（１ｌ） 第 １ 送を行うことでマイクロプロセッサの動作を停止するこ
となくテストが行え，テストにおける制御手順が簡単化
し，さらにプログラマブル読み出し専用メモリの書き込
みにおいて専用の読み出し専用メモリ書き込み装置を不
用にし，書き込み手順が簡単化される効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す図，第２図はこの発
明の他の実施例を示す図，第３図は従来の情報処理装置
を説明するための図である。 図において，｛ｌ）は主処理装置．　（２）　，　（１
０）は従処理装置，（３）はマイクロプロセッサ，（４
）はランダムアクセスメモリ．（５）は入出力制御装置
，（６）はプログラマブル読み出し専用メモリ，（７）
はプロセッサバス．（８）はシステムバス，（９）は入
出力装置，　（１））は制御装置，　（１２）はソケッ
トである。 なお．図中同一符号は同一又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）プロセッサバスからのデータを入出力する第１の
   マイクロプロセッサ、上記第１のマイクロプロセッサか
   ら出力される制御信号とプロセッサバスからのデータを
   入力し、データを保持しデータをプロセッサバスに出力
   する第１のランダムアクセスメモリ、上記第１のマイク
   ロプロセッサから出力される制御信号と上記プロセッサ
   バスからのデータを入力し、電源が供給されない状態で
   もデータを保持し、データをプロセッサバスに出力する
   第１のプログラマブル読み出し専用メモリ、上記第１の
   マイクロプロセッサから出力される制御信号と上記プロ
   セッサバスからのデータとシステムバスからのデータを
   入出力する第１の入出力制御装置とを具備した主処理装
   置と、プロセッサバスからのデータを入出力する第２の
   マイクロプロセッサ、上記第２のマイクロプロセッサか
   ら出力される制御信号とプロセッサバスからのデータを
   入力し、データを保持しデータをプロセッサバスに出力
   する第２のランダムアクセスメモリ、上記第２のマイク
   ロプロセッサから出力される制御信号とプロセッサバス
   からのデータと上記主処理装置が接続されているシステ
   ムバスからのデータを入出力する第２の入出力制御装置
   とを具備した従処理装置と、上記第２のプロセッサに所
   定のコマンドを発生し、かつ第２のプロセッサからの出
   力を入力する制御装置とを備えたことを特徴とする情報
   処理装置。
2. （２）プロセッサバスからのデータを入出力する第１の
   マイクロプロセッサ、上記第１のマイクロプロセッサか
   ら出力される制御信号とプロセッサバスからのデータを
   入力し、データを保持しデータをプロセッサバスに出力
   する第１のランダムアクセスメモリ、上記第１のマイク
   ロプロセッサから出力される制御信号と上記プロセッサ
   バスからのデータを入力し、電源が供給されない状態で
   もデータを保持し、データをプロセッサバスに出力する
   第１のプログラマブル読み出し専用メモリ、上記第１の
   マイクロプロセッサから出力される制御信号と上記プロ
   セッサバスからのデータとシステムバスからのデータを
   入出力する第１の入出力制御装置とを具備した主処理装
   置と、プロセッサバスからのデータを入出力し、外部に
   データを入出力する入出力装置、上記プロセッサバスか
   らのデータと上記主処理装置が接続しているシステムバ
   スからのデータを入出力する第２の入出力制御装置とを
   具備した従処理装置と、上記入出力装置から出力される
   データを保存し、上記保存されたデータを上記入出力装
   置に出力する制御装置とを備えたことを特徴とする情報
   処理装置。