JPH03157033A - 復調器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、復調器、更に詳しくいえば、データで角度数
変調された伝送信号を受信し、そのデータを復調する集
積回路（Ｉ　Ｃ）に適した１回路規模の小さいディジタ
ル信号処理の復調器に関する。

〔従来の技術〕

角度変調された受信入力信号の、あらかじめ定められた
中心周波数に対する偏差量を検出することによって復調
信号を得る復調器としては、従来から、セラミックディ
スクリミネータ、クオドラチャ復調器等が広く用いられ
ている。しかしながら、これらは、セラミック素子や、
９０＠位相シフト用インダクタンス素子などＩＣ化に適
さないデバイスを必要とし、また処理対象となる搬送波
が特定の周波数に限定されるため、ヘテロダイン受信機
に応用が限られるなど、小型化に問題があった・ このため近年では、入力信号である受信波あるいは中間
周波と同一の周波数を有し、互いに位相がπ／２ラジア
ンだけ異なる２つの互いに直交するベースバンド信号（
以下、■信号、Ｑ信号と称する）を抽出した後、チャン
ネル選択して復調処理を行う、いわゆる直接検波がＩＣ
化に適した復調器の１つとして着目されている。直接検
波方式の復調器は原理的には第２図に示す回路で構成さ
れる。

角度変調された受信信号Ｒ（ｔ）は次式で表される。

Ｒ（ｔ）　＝　Ａｃｏｓ（ωを十〇（ｔ））　　　　　
　　　　　（１）ここで、ωＣは搬送波角周波数、θ（
１）は変調信号である。局部発振回路１４の出力信号は
受信搬送波角周波数ωＣとほぼ等しい角周波数を有する
。

分配移相器１５は、局部発振回路１４の出力信号を２分
配した後、相互位相差をπ／２ラジアンに変換する。分
配移相器１５の２つの出力信号ＬＩ、ＬＱをそれぞれミ
クサ１６及び１７に入力し、受信信号Ｒ（ｔ）の各々を
周波数変換する。受信希望信号の中心周波数と局部発振
周波数とがほぼ等しいため周波数変換後の受信希望周波
数が数ｋ）Ｉｚ程度となる。

そこで、直接検波方式においては、ミクサ以降において
は、ディジタル信号処理を適用することが容易になり、
ＩＣ化に有利である。２つのＡ／Ｄ変換器１８及び１９
において、２つのミクサ出力信号をディジタル信号に変
換する。２つのミクサ１６及び１７の出力信号には複数
チャネルの受信信号成分で構成されており、受信希望波
を選択するためにディジタル低域通過フィルタ２ｏ及び
２１で周波数帯域制限する。２つの低域通過フィルタ２
０及び２１の出力信号工とＱは次式で表されるように互
いに直交位相関係にある。

Ｉ（ｔ）　＝　Ａ’　・ｃｏｓ（θ（ｔ））　　　　　
　　　（２）Ｑ（ｔ）　＝　Ａ’　・５ｉｎ（ｆ７（ｔ
））　　　　　　　　（３）ここで、Ａ′は低域通過フ
ィルタ出力時の振幅である。リミッタ部１において、次
式に示す振幅制限を行い、その出力信号をＩ’（ｔ）及
びＱ’（ｔ）とする。

Ｉ’（ｔ）＝　Ｉ（ｔ）／　　Ｉ　ｔ　　＋　　ｔ　　
＝ｃｏｓ（Ｏ（ｔ））　　（４）Ｑ’　（ｔ）　＝　Ｑ
（ｔ）　／（丁σｙ王σαＴ＝Ｓ釦（θ（ｔ））　　　
（５）復調部２においては、まず、振幅制限された信号
Ｉ’（ｔ）とＱ’（ｔ）の微分Ｄ（ｔ）とＤＱ（ｔ）を
求める。結果は次式で表される。

ＤＩ（ｔ）　＝−ｓｉｎ（θ（ｔ））−ｄθ／ｄｔ　　
　　（６）ＤＱ（ｔ）　＝　ｃｏｓ（ｉｌｌ（ｔ））　
・ｄθ７ａ　ｔ　　　　　（７）次にＤＩ（ｔ）とＱ（
ｔ）の積、ならびにＤＱ（ｔ）とＩ（１）の積を求める
。それぞれの結果を、ＤＩ’（ｔ）とＤＱ’（ｔ）とす
ると次式で表される。

ＤＩ’　（ｔ）　＝−ｓｉｎ２・ｄθ／ｄ　ｔ　　　　
　　　（８）ＤＱ’　（ｔ）　＝　ｃｏｓ２・ｄθ／ｄ
　ｔ　　　　　　　（９）最後にＤＱ’（ｔ）とＤＩ’
（ｔ）の差を求めると。

復調出力信号０（ｔ）が得られる。これを次式に示す６ ０（ｔ）＝ＤＱ’（ｔ）−ＤＩ’（ｔ）＝ｃＨ７／ｄｔ
　　　　（１０）以下の説明では、リミッタ部１と復調
部２を合わせて復調器と称する。ミクサ以後は先に述べ
たように、ディジタル信号処理回路の適用が可能であり
、安定度ならびにＩＣ化の点でアナログ信号回路で構成
するより有利である。なお、ディジタル信号処理を用い
た直接検波による復調機をもつ受信機に関する公知の技
術として、公表特許公報昭６３−５００７６６号がある
。

〔発明が解決しようとする課題〕

前述の原理に基づいて、リミッタ部１並びに復調部２を
構成すると第３図の構成になる。リミッタ部】−におい
ては、Ｉ’（ｔ）ならびにＱ’（ｔ）　　を求める式（
４）及び（５）に従い、■信号とＱ信号の２乗値を２乗
計算回路２３及び２４で求める。

次に２つの２乗値の和を加算器２５で求め、更に平方根
計算回路２６で平方根を求める。２つの除算器３１及び
３２において■信号とＱ信号の各々を上記平方根値で除
算することによってＩ′倍信号らびにＱ′信号を得る。

復調部２においては、式（６）及び（７）に基づき２つ
の微分回路２９及び３０で工′ならびにＱ′信号の微分
値を求めた後１式（８）及び（９）に基づき２つの乗算
器３１及び３２でＤＩ信号ならびにＤＱ倍信号求め、最
後に式（１０）に基づき減算器で差を求めて復調出力０
（１）信号を得る。第３図で示したリミッタ部１ならび
に復調部２をディジタルプロセッサでなく専用のディジ
タル回路で構成する場合の回路規模を検討する。２乗な
らびに除算を含めて計６個の乗算器を必要とする。通常
の乗算器は加算器の組み合わせで構成され、高速に乗算
処理を行う場合、その回路規模は加算器にデータのビッ
ト数を掛けたものにほぼ等しくなる。微分回路は差分回
路で構成でき、その構成要素は遅延回路と減算器である
。従って、減算器を含めて計４個の加算器を必要とする
。遅延回路はシフトレジスタで構成される。さらに除算
のために通計算回路を、また平方根計算回路を必要とす
る。

以上のディジタル信号処理回路のＩＣ化は可能であるが
回路規模が大きくなる。回路安定性ならびに小型化のデ
ィジタル信号処理の利点を満足しても、アナログ信号処
理と比較して消費電力の点で必ずしも有効とはいえない
。特にこの種の復調機を移動無線機の受信機等の小型受
信機を構成する場合、消費電力が大きいことは重大な欠
点となる。上記公表特許公報昭６３−５００７６６号に
、回路規模削減のために簡略化した復調器の構成法が述
べられているが、リミッタに乗算器を使用しているため
、回路規模が十分低減されたとは言えない。

本発明の主な目的は回路規模の小さいディジタル信号処
理による復調器を構成することにある。

本発明の他の目的は上記リミッタ部に乗算器を用いるこ
と無くディジタル回路で構成することである。

〔課題を解決するための手段〕

上記目的を達成するために１本発明では、角度変調波か
ら得られた互いに直交位相関係にある２つのディジタル
信号である工信号及びＱ信号のそれぞれの振幅制限を行
うリミッタ部を、上記工信号及びＱ信号の絶対値を求め
る絶対値回路と、上記Ｉ信号及びＱ信号の絶対値の和又
は上記工信号及びＱ信号の絶対値の大きい方を出力する
合成器と、上記Ｉ信号及びＱ信号の振幅を変えるスケー
ラと、上記合成器の出力によって上記スケーラを制御す
る制御回路とで構成する。

上記構成において、好ましい回路構成としては、上記絶
対値回路は入力した工信号とＱ信号の各々に対して、入
力信号の正負に応じてビット反転する回路とする。

上記スケーラは上記合成器の出力の逆数を２のべき乗値
の和に近似展開した式を実現するシフトレジスタ及び加
算回路で構成し、■信号とＱ信号の各々に対して、上記
べき乗値に応じたビットシフトならびに加算を施し、リ
ミツタ出力１′信号ならびにＱ′信号とする。

更に復調部には、振幅制限されたＩ′倍信号Ｑ′信号の
相対的な位相回転方向を求めて復調出力を得るように構
成する。更に詳しくいうと、初めに、工′信号とＱ′信
号の各々に対して１サンプル時間前のデータとの差分値
を求める。次に。

Ｉ′倍信号値に応じてＱ′信号の差分値の極性を反転さ
せる。同様に、Ｑ′信号の値に応じてＩ′倍信号差分値
の極性を反転させる。最後に、２つの出力の差を求めて
復調０信号とする。

〔作用〕

初めに、リミッタに関する近似計算式の第１近似として
次式を考える。

Ｉ’（ｔ）＝Ｉ（ｔ）／（ＩＩ（ｔ）ｌ＋ＩＱ（ｔ）Ｉ
）　　　　（１１）Ｑ’（ｔ）＝Ｑ（ｔ）／（ＩＩ（ｔ
）ｌ＋ＩＱ（ｔ）ｌ）　　　　（１２）上式を達成する
には、ＩＩ（ｔ）Ｉ及びＩ　Ｑ（ｔ）　１を求める２個
の絶対値計算回路と、ＩＩ（ｔ）ｌ及びＩＱ（ｔ）ｌの
加算を行う１個の加算器と、式（１１）及び（１２）の
除算を行う２個の除算器とが基本的に必要である。絶対
値の計算回路＆よ、ディジタルデータの表現方法に依存
するが比較的簡単な回路で構成できる。そのため１回路
構成素子数を低減することが可能となる。

他の近似式として次式を考える。

工″（ｔ）＝Ｉ（ｔ）／Ｍ（ＩＩ（ｔ）１．ＩＱ（ｔ）
ｌ）　　　（１３）Ｑ’（ｔ）＝Ｑ（ｔ）／Ｍ（ＩＩ（
ｔ）１．ＩＱ（ｔ）ｌ）　　　（１４）ここで、関数Ｍ
（ａ、ｂ）はａとｂのうちの大きい方を選択することを
意味する。すなわち１式（１３）及び（１４）はＩ信号
とＱ信号のうち大きい方の値でスケーリングすることに
なる。この場合、２個の絶対値計算回路と、２個の除算
器と１個の比較器が基本的に必要である。上述の回路構
成との差異は、加算器が比較器に代わることである。比
較器は減算器と極性判定回路で構成できるため、上述の
構成とほぼ同じ回路規模となる。

一方１式（１１）〜（１４）の近似式において、除算器
を必要としている。ここで、通常の除算器は逆数計算回
路と乗算器で構成されるため、本発明においては除算に
対する近似計算を施す。式（１１）〜（１４）における
除数をＤで代表させ、２進数で表現すると共に、Ｄの逆
数を２のべき乗値の和で近似する。すなわち１次の近似
式を用いる。

Ｄ″：２”＋Ａ１・２’−”＋Ａ２・２’−’＋Ａ、・
２’−’　　　　（１５）１／Ｄ句２に＋（１−Ａ１）
・２”＋（１−Ａ、）・２に＋２＋（１−Ａ３）　・か
會’　　　　　　　　　　　　　　　　　　　　　（１
６）二こで。

２に一１≦Ｄ〈２ｋ　　　　　　　　　　　　　　　　
　（１７）Ｄ＝　Ｉ　Ｉ（ｔ）　Ｉ　＋　Ｉ　Ｑ（ｔ）
　ＩあるいはＭ　（ＩＩ（ｔ）１．ＩＱ（ｔ）ｌ）であ
り、Ａの値は１あるいはＯである。従って。

式（１６）において２のべき乗計算の係数（１−Ａｘ）
は１あるいはＯとなる。式（１１）〜（１４）の計算は
１式（１６）の近似式と工信号とＱ信号の積となる。デ
ィジタル信号処理において、２のべき乗はビットシフト
で達成できる。

さらに、係数が１又は０であることから、全体回路をビ
ットシフト回路と加算器の組み合わせで実行可能となる
。従って、上述の除算器を用いる近似計算と比較して１
回路規模の削減が達成できる。

また、式（１６）の右辺の項数を増せば、計算精度を高
めることが可能である。但し１項数に応じて回路規模が
増加する。

次に復調部に関して、式（６）及び（７）の微分演算に
関して、ディジタル信号処理回路では差分演算で達成で
き、前述のＤＩと信号ＤＱ倍信号関して次式で表される
。

ＤＩ（ｔ）　＝　Ｉ’（ｔ）　−Ｉ’（ｔ−１）　　　
　　（１８）ＤＱ（ｔ）　＝　Ｑ’　（ｔ）　−Ｑ’　
（ｔ−１）　　　　　（１９）次に、式（８）及び（９
）の近似式として、ＤＩ信号にＱ′信号の極性を掛けて
ＤＩ’信号とし、ＤＱ倍信号１′信号の極性を掛けてＤ
Ｑ’信号とする。

ＤＩ’（１：）　＝　Ｐ（Ｑ’）・ＤＩ（ｔ）　　　　
　　　　　（２０）ＤＱ’（ｔ）　＝　ＰＣＩ’）・Ｄ
Ｑ（ｔ）　　　　　　　　（２１）二二で、Ｐ（Ｉ’）
は工′信号の極性、　Ｐ（Ｑ’）はＱ′信号の極性にそ
れぞれ対応し、正ならば＋１を負ならば−１をあてはめ
る。ＤＱ’信号とＤＩ’信号の差を求めて復調信号Ｏ信
号とする。

○（ｔ）　＝　ＤＱ’（ｔ）−ＤＩ’（ｔ）　　　　　
　　（２２）言い替えると、第１２図に示した表に従い
、Ｉ′倍信号Ｑ′信号の極性に応じてＤＩ信号とＤＱ倍
信号対する処理を行ってＯ信号を求める。

−例として、■’（ｔ）　＞Ｏ，Ｑ’（ｔ）＞０の場合
について述べる。■信号とＱ信号については、前述の式
を用いることにする。

■’　（ｔ）　＝Ｉ（ｔ）／（ｌ　工（ｔ）　ｌ　＋　
ＩＱ（ｔ）　Ｉ）＝ｃｏｓ　（θ（ｔ））　／Ｄ（ｔ）
　　　　　　　（２３）Ｑ’　（ｔ）　＝Ｑ（ｔ）／（
ｌ　Ｉ　（ｔ）　ｌ　＋Ｉ　Ｑ（ｔ）　Ｉ）＝ｓｉｎ　
（θ（ｔ））　／Ｄ（ｔ）　　　　　　　（２４）Ｄ　
Ｉ　（ｔ　）＝ｃｏｓ（０（ｔ））／Ｄ　（ｔ）−ｃｏ
ｓ（θ（ｔ−１））／Ｄ（ｔ−１）（２５） ＤＱ（ｔ）＝ｓｉｎ（θ（ｔ））／Ｄ（ｔ）−ｓｉｎ（
（Ｊ　（ｔ−１））／Ｄ（ｔ−Ｄ（２６） Ｄ（ｔ）　＝　ｌ　ｃｏｓ（θ（ｔ））　ｌ　＋　ｌ　
５ｉｎ（θ（ｔ））　Ｉ＝ｃｏｓ　（θ（ｔ））　＋ｓ
ｉｎ　（θ（ｔ））（２７） ここで、 θ（ｔ−１）　＝０（ｔ）−Δθ、　Δθ（１とおくと
、 ｃｏｓ（θ（ｔ　　１））　＝ｃｏｓ（θ（ｔ−１）−
Δθ）４ｃｏｓθ（ｔ）＋５ｉｎ（θ（１））　・Δθ
５ｉｎ（θ（ｔ−１））　＝ｓｉｎ（０（ｔ−１）−Δ
θ）与ｓｉｎθ（ｔ　）−ｃｏｓ（θ（ｔ））・ΔθＤ
（ｔ−１）＝ｃｏｓ（０（ｔ））　＋５ｉｎ（θ（ｔ）
）＋（ｃｏｓ（θ（ｔ））−ｓｉｎ（θ（ｔ））〕・八
へ与Ｄ（ｔ） （２８） （２９） （３０） （３１） 従って。

Ｄ　Ｉ　（ｔ）＝−ｓｉｎ（θ（ｔ−１））・Δθ／Ｄ
（ｔ）　　　（３２）ＤＱ（ｔ）＝ｃｏｓ（θ（１））
・Δθ／Ｄ（ｔ）　　　　　（３３）さらに上記条件か
ら、Ｐ（Ｑ’）＝Ｐ（Ｉ’）＝１であるので、 以下余白 ｏ（ｔ）　＝　ｐｑ′（ｔ）−ＤＩ’　（ｔ）＝（ｃｏ
ｓ（０（ｔ））−ｓｉｎ（θ（ｔ））　）　　・Δθ／
Ｄ（ｔ）＝Δθ＝（３（ｔ）−〇（ｔ−１） Ｅｄ　１）（ｔ）／ｄ　ｔ　　　　　　　　　　　　　
（３４）以上の近似計算によって、復調動作を行うこと
ができる。第１２図の表に従えば、■′倍信号Ｑ′信号
の他の組み合わせに対しても、同様の復調出力０信号を
得ることができる。本発明の復調器は、２系統の微分回
路（差分回路）にシフトレジスタと減算器に各々１個、
レベル比較器と極性反転回路、ならびに１個の減算器で
構成できる。乗算器を用いないので大幅な回路規模の削
減が可能である。

〔実施例〕

第１図は本発明による復調器の一実施例の構成図である
。リミッタ部１は、■信号とＱ信号の合成波を求める合
成器３と、■信号とＱ信号の各々に振幅制限を加える２
つのスケーラ５及び６と合成器３からの出力に応じてス
ケーラ５及び６を制御する制御回路４で構成される。復
調部２は、すミッタ部１のスケーラ５及び６の出力信号
であるそれぞれ１′信号とＱ′信号の各々の微分値を求
める２つの微分回路７及び８と、Ｉ′倍信号Ｑ′信号の
各々の極性を判定して極性反転回路の動作を決定する２
つの極性判定回路９及び１０と、極性判定回路９及び１
０からの情報に応じて工′信号とＱ′信号の微分値の各
々の極性を変更する２つの極性反転回路１１及び１２と
、２つの極性判定回路出力信号の差を求める減算器１３
で構成される。

第４図は上記式（１１）及び（１２）に基づいて構成し
たリミッタ部１の実施例の構成図である。

合成器３と２つの除算器２７及び２８で構成される。合
成器３は式（１１）及び（１２）から、２つの絶対値計
算回路３４及び３５と加算器２５で構成される。２つの
除算器２７及び２８は第１図におけるスケーラ５及び６
に相当する。除算によりリミッタ動作を行うため、第４
図の回路構成では、合成器３の出力信号が２つの除算器
２７及び２８の除数になるため、第１図における制御回
路４に相当するものは２つの除算器２７及び２８に含ま
れることになる。入力したＩ信号とＱ信号の絶対値和を
加算器２５で求め、除算器２７及び２８の除数とする。

２つの除算器は、合成器３の出力信号を除数として、工
信号ならびにＱ信号に振幅制限を加える。その結果、式
（１１）及び（１２）に示した振幅制限動作が行われる
。第５図は、式（１３）及び（１４）に基づいて構成し
たリミッタ部１の実施例の構成図であり、第４図のリミ
ッタ部１との差異は１合成器３の構成である。第５図の
合成器３は、式（１３）及び（１４）に基づき、２つの
絶対値計算回路３４及び３５と比較器３６で構成される
。比較器３６の動作は、２つの絶対値計算回路３４及び
３５の出力であるＩ信号とＱ信号の絶対値のうち大きい
ほうを選択することである。比較器３６の回路構成とし
ては。

例えば、２つの信号の差を求め、結果の極性から大小を
判定する回路で構成され、構成要素は減算器と極性判定
回路と出力用のセレクタである。リミッタとしての動作
は第４図に示したリミッタ部と同様である。

第６図は上記式（４）及び（５）に示した理想的なリミ
ッタ動作と１式（１１）〜（１４）に示した近似計算に
関し、工信号とＱ信号のリミッタ後の相関関係を示す。

横軸にリミッタ出力である工′信号を、縦軸にＱ′信号
を示す。（ａ）は、式（４）及び（５）で表される理想
的なリミッタ出力を表し、真円となる。（ｂ）は１式（
１１）及び（１２）で表されるリミッタ出力を表し、菱
形となる。（ｃ）は、式（１３）及び（１４）で表され
るリミッタ出力を表し、正方形となる。ここで、（ｃ）
は絶対値を除けば、（ｂ）におけるＩ′倍信号Ｑ′信号
の相対位相を９０度回転させたものであり、基本的には
同一である。第６図（ａ）の理想特性に対し、真円から
のずれが（ｂ）あるいは（ｃ）の近似計算における誤差
に相当する。上述のように、第４図と第５図に示したリ
ミッタ部では、除算器を必要とする。

第７図はリミッタ部の他の実施例の構成を示す。

本実施例は、除算器を用いること無くスケーラ５及び６
を構成したものである。第７図のリミッタ部は、絶対値
和計算回路で構成した合成器３．２つのスケーラ５及び
６と制御回路４で構成される。

合成器３は第３図に示した合成器３と同様の動作を行い
、入力した工信号とＱ信号の絶対値和を求める。２つの
スケーラ５及び６の各々は、上記式（１６）ならびに１
式（１１）及び（１２）の処理を１信号とＱ信号に施し
、リミッタ動作を行う。

第７図のスケーラ５においては１式（１６）の右辺第４
項までを表している。スケーラ５は、４個のビットシフ
ト回路３７〜４０．３個のセレクタ４１〜４３ならびに
４個の加算器４４〜４７で構成されている。第７図にお
いて、スケーラの上段から式（１６）の右辺の各項を割
り当てるものとする。制御回路４は式（１６）に基づき
、合成器３の出力に応じて式（１６）におけるに値を求
め。

ビットシフト回路３７〜４０のシフト量を定める。

すなわち、ビットシフト回路３７のビットシフト量＝に
であり、順次１ビツトずつ増やし、ビットシフト回路４
０のビットシフト量二に＋３となる。

さらに、制御回路４は式（１６）の右辺第２項以後のＡ
ｘに応じて、セレクタ４１〜４３を制御する。例えば、
Ａ工＝１であれば、１−Ａ工＝Ｏであり、セレクタ４１
は閉じる。また、Ａ２＝０であれば、セレクタ４２は開
いて、次段の加算器４６にビットシフトしたＩ信号を入
力する。制御回路４はスケーラ６に対しても同様の制御
を行う。第７図のスケーラ５．６の他の構成法としては
、入力信号工がパラレルデータであれば、例えば、ビッ
トシフト回路３７〜４０を１個のパラレルデータラッチ
回路とし、出力取り出しのタップ位置を１ビツトずつず
らして構成することができる。これにより、ビットシフ
ト回路部の回路規模を低減できる。また１合成器３に第
５図における合成器３を用いることもできることは明ら
かである。

第８図はスケーラ５の他の実施例の構成を示す図である
。この実施例は■信号又はＱ信号がシリアルデータであ
る場合に使用される。セレクタ４９〜５１、加算器５２
〜５５に関しては、扱う信号がパラレルデータであるこ
とを除き、基本動作は第７図のセレクタ４１〜４３、加
算器４４〜４７と変わらない。ビットシフト回路には、
可変長シフトレジスタ４８を設け、シフト量を制御回路
からの信号によって切り替える。各セレクタ４９〜５１
への出力は、式（１６）に基づいて、加算器５２への出
力ビット−から順次１ビツトずつずらす。これにより、
ビットシフト回路部の回路規模を低減できる。

さらに、回路規模を低減可能なスケーラ５の実施例の構
成を第９図に示す。■及びＱ信号がシリアルデータであ
る場合に用いられる。可変長ビットシフト回路５６は、
第１のスケーリング処理を１信号に加える。可変長ビッ
トシフト回路５６におけるビットシフト量は、合成回路
３および制御回路４からの情報によって切り替えられる
。固定長シフトレジスタ５７、セレクタ４９〜５１、加
算器５２〜５５における動作は、第８図に示したスケー
ラ５と基本的に同様である。ただし、シフトレジスタ５
７の長さは固定であり、前述のに値に相当するビットシ
フト処理は、可変長ビットシフト回路５６と固定長シフ
トレジスタ５７へのビット分配に応じて、回路規模なら
びに出力データ長を変更できる。

なお、最も単純なスケーラ回路は、第９図において、可
変長ビットシフト回路５６のみで構成した場合である。

この場合１式（１６）の右辺第１項、すなわち、２にの
みを使用して、近似計算したことに対応する。このとき
のリミッタ出力信号に関する工信号とＱ信号との関係を
第１０図に示す。第１０図（ａ）は、■信号とＱ信号の
絶対値を用いてリミッティング動作を施した場合である
。

一方、（ｂ）は、工信号とＱ信号の絶対値を用いてリミ
ッティング動作を行った場合である。リミツタ出力１′
信号及びＱ′信号のばらつきは、（ａ）、（ｂ）いずれ
の場合も、除算器を使用しない回路構成にすれば、式（
１６）の使用した右辺の項数によって決まる。例えば、
式（１６）の右辺第１項のみを用いて、最も簡略化した
回路構成をとると、出力信号は、第１０図に斜線で示し
たように５０％の精度になる。これに対して、式（１６
）の右辺第２項まで使用すれば、精度は７５％になる。

但し、その結果として回路規模が増加する。従って、回
路規模と精度を考慮して、構成法を決定することになる
。

次に、復調部２を説明する。第１図に示した復調部２に
おいて、微分回路７及び８は式（１７）及び（１８）に
基づき、第１１図に示した差分回路で構成されている。

第１１図において、遅延回路５８は、シフトレジスタで
構成した１サンプル時間遅らせる回路である。入力信号
がシリアルデータであれば、１ワ一ド相当段のシフトレ
ジスタで構成される。また、入力信号がパラレルデータ
であれば、１ワード相当ビツトの１段シフトレジスタで
構成される。減算器５７は加算器で構成される。微分回
路７及び８によって、上述の式（１８）及び（１９）に
対応する処理を工′信号ならびにＱ′信号に行い、出力
信号はＤＩ信号ならびにＤＱ倍信号なる。極性判定回路
９及び１゜は、入力信号の極性ビットをホールドする回
路で構成される。この場合、データが２の補数表示であ
れば、入力データが正であれば出力は０となる。

一方、入力データが負であれば出力は１となる。

従って、極性判定回路９及び１０で得た結果は。

上述の式（２０）及び（２１）におけるＰ（Ｉ’）及び
Ｐ（Ｑ’）に対応する。但し１式（２０）及び（２１）
においては、　Ｐ（Ｉ’）及びＰ（Ｑ’）は１或は−１
である。極性反転回路１１及び１２は。

極性判定回路９及び１０からのデータに応じて。

ＤＩ信号とＤＱ倍信号各々の極性を変換する回路である
。先に述べたように、第１２図に示した表の回路Ａの組
み合わせに従って処理を行う０例えば、Ｑ′信号の極性
が正で、極性判定回路１０の出力がＯであれば、極性反
転回路１１は、入力したＤＩ信号をそのままＤＩ’信号
として出力する。

一方、Ｑ′信号の極性が負で、極性判定回路の出力が１
であれば、極性反転回路１１は、入力したＤＩ信号の極
性を反転してＤＩ’信号として出力する。極性反転の具
体的方法は、前述の絶対値計算回路３４及び３５と同様
である。これにより、極性反転回路１１及び１２によっ
て、上述の式（２０）及び（２１）に相当する処理が行
われ。

ＤＩ′とＤＱ’信号が得られる。最後に、減算器１３に
おいて、ＤＱ’信号とＤＩ’信号の差を求めることで、
上述の式（２２）に相当する処理を行い、復調出力であ
る０（１）信号が得られる。

ここで、減算器１３の代表例は、極性反転回路と加算回
路の組み合わせで構成される６回路規模の低減を考慮す
ると、加算器のみで構成する方が有利である。

本実施例の復調器においては、減算器１３の前に極性反
転回路１１があるため、極性反転回路１１の動作を、上
記動作と逆にすることによって。

減算器１３を加算器のみで構成できる。すなわち、Ｑ′
信号が正で極性判定回路１０の出力がＯのとき、極性反
転回路１１でＤＩ信号の極性を反転させればよい。

一方、Ｑ′信号が負で極性判定回路１０の出力が１のと
き、極性反転回路１１でＤＩ信号の極性をそのままにす
ればよい。あるいは、極性反転回路１１及び１２の動作
を同一にし、極性判定回路９及び１０の動作を互いに逆
、すなわち極性判定回路１０の出力条件を極性判定回路
９と反対にすることによっても可能である。これにより
、ＤＩ倍信号Ｑ信号に対する復調部の動作は、第１２図
に示した表の回路Ｂの組み合わせ通りとなり、減算器１
３を加算器に置き換えることが可能になる。

なお、上記実施例の構成に使用される加算器、シフトレ
ジスタ、セレクタ、比較回路等の具体的構成は従来良く
知られている回路であるので詳細な説明は省く。

〔発明の効果〕

本発明によれば、角度変調された受信信号の直接検波方
式において、復調器を構成する乗算回路を著しく低減で
きる。そのため、集積回路で構成する場合構成素子が少
なくなり消＊電力を少なくし、携帯用無線機等の小型受
信機の適用において有効な手段となる。

リミッタ部に関する本発明における２種類の合成回路は
、基本動作的には同様であり、近似計算による回路規模
低減が実現できる。また１回路構成法に自由度があり、
要求された処理精度と回路規模に応じたリミッタ部を構
成することが可能である。

復調部に関する２種類の回路構成法は、基本動作は同様
であり、本発明によって共に回路規模を小さく構成でき
、従って、消費電力を少なくすることができる。

【図面の簡単な説明】

第１＠は本発明による復調器の一実施例の構成ブロック
図、第２図は直接検波受信機の機能ブロック図、第３図
は第２図における復調器の原理的機能ブロック図、第４
図、第５図及び第７図は本発明による復調器のリミッタ
部の実施例の構成図、第６図（ａ）、（ｂ）及び（ｃ）
はそれぞれ第３図、第４図及び第５図のリミッタ部にお
ける２つの出力信号の相関図、第８図及び第９（ｉ！は
本発明による復調器に使用されるスケーラの実施例の構
成図、第１０図（ａ）及び（ｂ）はそれぞれ本発明の実
施例においてリミッタに合成出力としてＴ信号及びＱ信
号の絶対値和及び絶対値の大きい方の値を使った場合の
２つの出力信号の相関図、第１１図は本発明による復調
器の一実施例に使用される微分回路の構成図、第１２図
は本発明による復調器の一実施例に使用される２つの微
分回路出力に対する処理の関係図である。 〈符号の説明〉 １・・・リミッタ部　　　　２・・・復調部３・・・合
成器　　　　　　４・・・制御回路５．６・・・スケー
ラ ７．８．２９．３０・・・微分回路 ９．１０・・・微分回路 １１．１２・・・極性判定回路 １３．３３．５７・・・減算器 １４・・・局部発振器　　　１５・・・分配移相器１６
．１７・・・ミクサ １８．１９・・・Ａ／Ｄ変換器 ２０．２２・・・低域通過フィルタ ２３．２４・・・２乗計算回路 ２５．４４〜４７．２７．２８・・・除算器３１．３２
・・・乗算器　　３６・・・比較器３４、３ ３７〜４ ４１〜４ ５２〜５ ５・・・絶対値計算回路 Ｏ・・・ビットシフト回路 ３．４９〜５１・・・セレクタ ５・・・加算器

Claims (1)

1. 【特許請求の範囲】 １、角度変調波から得られた互いに直交位相関係にある
   ２つのディジタル信号であるＩ信号及びＱ信号のそれぞ
   れの振幅制限を行うリミッタ部と、上記リミッタの出力
   信号を用いて復調を行う復調部をもつ復調器において、 上記リミッタ部が上記Ｉ信号及びＱ信号の絶対値を求め
   る絶対値回路と、上記Ｉ信号及びＱ信号の絶対値の和又
   は上記Ｉ信号及びＱ信号の絶対値の大きい方を出力する
   合成器と、上記Ｉ信号及びＱ信号の振幅を変えるスケー
   ラと、上記合成器の出力によって上記スケーラを制御す
   る制御回路とを具備して構成されたことを特徴とする復
   調器。 ２、請求項第１記載いおいて、上記スケーラが複数のシ
   フトレジスタと極性反転回路と加算器で構成され、上記
   制御回路からの情報に応じて各々のシフト量ならびに極
   性を変更して加算することにより、入力信号に対するリ
   ミッタ処理を行うことを特徴とする復調器。 ３、請求項第２記載において、上記スケーラが複数段の
   スケーリング回路からなり、各スケーリング回路が上記
   制御回路からの情報に応じてスケーリング処理を行うと
   共に、その出力の下位ビットを処理して出力データのビ
   ット数を一定にして次段のスケーリング回路の入力信号
   とする回路とを有して構成されたことを特徴とする復調
   器。 ４、請求項第１記載において、上記絶対値回路が上記Ｉ
   信号及びＱ信号のそれぞれの絶対値を求める２つの極性
   判定回路と２つの極性反転回路とからなり、上記合成回
   路がそれぞれの絶対値を加算する加算回路で構成された
   ことを特徴とする復調器。 ５、請求項第１記載において、上記絶対値回路が上記Ｉ
   信号及びＱ信号のそれぞれの絶対値を求める２つの極性
   判定回路と２つの極性反転回路からなり、上記合成回路
   がそれぞれの絶対値を比較して絶対値の大きい方を合成
   出力とする比較器で構成されたことを特徴とする復調器
   。 ６、請求項第１、第２、第３、第４又は第５記載におい
   て、上記復調部が上記２つのスケーラの出力であり、上
   記Ｉ信号及びＱ信号のそれぞれに対応する信号Ｉ′信号
   とＱ′信号を入力とする第１及び第２の微分回路と、上
   記Ｉ′信号とＱ′信号のそれぞれを入力とする第１及び
   第２の極性判定回路と、上記第１及び第２の極性判定回
   路の出力によってそれぞれ上記第２及び第１の微分回路
   の出力を反転する第１及び第２の極性反転回路と、上記
   第１及び第２の極性反転回路の出力信号の差を復調出力
   信号とする減算回路とを具備して構成されたことを特徴
   とする復調器。 ７、互いに直交位相関係にある第１及び第２のディジタ
   ル信号の絶対値を求める絶対値回路と、上記第１及び第
   ２のディジタル信号の絶対値の和又は上記第１及び第２
   のディジタル信号の絶対値の大きい方を出力する合成器
   と、上記合成器の出力によって上記第１及び第２のディ
   ジタル信号の少なくとも一方の振幅を実質的に一定とす
   るスケーラとをもつリミッタ。 ８、互いに直交位相関係にある第１及び第２のディジタ
   ル信号のそれぞれの極性を判定する第１及び第２の極性
   判定回路と、上記第１及び第２のディジタル信号のそれ
   ぞれ微分する第１及び第２の微分回路と、上記第１の微
   分回路の出力の極性を上記第２の極性判定回路２の出力
   によって変える第１の極性反転回路と、上記第２の微分
   回路の出力の極性を上記第１の極性判定回路の出力によ
   って変える第２の極性反転回路と、上記第１及び第２の
   極性判定回路の出力差分をうる減算回路とをもち、上記
   ディジタル信号の位相成分を抽出する復調回路。