JPH03155217A - Electronic analog timer - Google Patents

Abstract

PURPOSE:To improve the setting accuracy of a required time limit by comparing a changing frequency with a fixed setting frequency at plural points of time limit when the oscillating frequency of a CR oscillator circuit is changed with an operation knob and activating a notice circuit every time both the frequencies are coincident. CONSTITUTION:When an operation knob 5 is turned along a time scale 6a, as the resistance of a variable resistor VR changes from a small value to a larger value, the oscillating frequency of a CR oscillator circuit 1 changes sequentially from a large to a smaller value. The oscillating frequency of the CR oscillator circuit 1 changing in this way is compared at 5 points with fixedly set comparison range of frequencies by frequency setting devices 7A-7E by comparator circuits 8A-8E sequentially and an LED display circuit 10 is activated every time both the frequencies are coincident and an LED 10A is lighted. Then the lighting number of times of the LED 10A is visually confirmed. Thus, the required time is set with high accuracy to a degree with almost no error.

Description

【発明の詳細な説明】 〈発明の分野） この発明は、たとえば各種の電子機器、電気機器の動作
開始タイミングの制御などに用いられるタイマで、詳し
、くは、内部の時限回路としてＣＲ発振回路を使用して
、その発振回数が規定のカウント数になったときタイム
アツプ信号を出力するように構成されている電子式アナ
ログタイマに関するものである。[Detailed Description of the Invention] <Field of the Invention> The present invention relates to a timer used, for example, to control the operation start timing of various electronic devices and electrical devices. This invention relates to an electronic analog timer configured to output a time-up signal when the number of oscillations reaches a predetermined count.

（従来技術とその課題〉 第３図は従来の電子式アナログタイマの構成を示すブロ
ック図であり、同図において、ｌはＣＲ発振回路で、コ
ンデンサＣと可変抵抗器ＶＲとを組合わせてなり、その
可変抵抗器ＶＲの抵抗値を可変することにより発振周期
を変更し時限を設定する。２はカウント回路で、上記可
変抵抗器ＶＲの抵抗値可変により設定される時限に対応
する発振回数をカウントし、規定のカウント数になった
とき、出力回路３にタイムアツプ信号を出力する。(Prior art and its problems) Figure 3 is a block diagram showing the configuration of a conventional electronic analog timer. , by varying the resistance value of the variable resistor VR, the oscillation cycle is changed and a time limit is set. 2 is a counting circuit that counts the number of oscillations corresponding to the time limit set by varying the resistance value of the variable resistor VR. It counts, and when it reaches a predetermined count, it outputs a time-up signal to the output circuit 3.

Ｌ記カウント回路２および出力回路３は論理回路で、第
４図の゛ように、タイマ論理ＩＣ４として構成されてい
る・ また、上記可変機′抗器ＶＲは、第５図のように、タイ
マ前面に設けられた時限設定用の操作つまみ５に機械的
に連動しており、この操作つまみ５を目盛板６上に等間
隔に付された時限目盛６ａ、例えば、１０秒タイマの場
合を例にとると、その最大時限値を５等分した２秒、４
秒、６秒、８秒、１０秒のいずれかに合わせるように回
転操作することにより、任意に必要な時限を設定して所
定のタイヤ機能を達成することができるように構成され
ている。The L count circuit 2 and the output circuit 3 are logic circuits, and are configured as a timer logic IC 4 as shown in FIG. It is mechanically linked to an operation knob 5 for setting a time limit provided on the front, and this operation knob 5 is connected to a time scale 6a attached at equal intervals on a scale plate 6, for example, in the case of a 10 second timer. , the maximum time limit is divided into 5 equal parts, 2 seconds and 4
By rotating the tire to match any one of seconds, 6 seconds, 8 seconds, and 10 seconds, a desired time limit can be set and a predetermined tire function can be achieved.

ところで、上記のような従来の電子式アナログタイマに
おいては、出荷の段階で、例えば最大目盛位置などの１
つのポイントについてのみ正確な調整をおこなっている
だけであるから、このタイマの主要な構成要素の１つで
ある可変抵抗器ＶＲの抵抗値の変化特性が第６図の実線
や点線で示すように、可動接触片の回転角度と抵抗値と
の関係において非直線的であること、可変抵抗器ＶＲと
操作つまみ５との機械的な連動に僅少なガタッキを生じ
ること、さらに、目盛６ａの精度やタイマＩＣ４の構成
部品にばらつきがあること、などの累積によって、上記
した１つのポイント以外のところでは、操作つまみ５に
よる設定時限値と実際の時限値との間に±５％〜±１０
％程度の差異を生じる、いわゆるセット誤差の問題があ
った。By the way, in the conventional electronic analog timer as described above, at the shipping stage, for example, the maximum scale position, etc.
Since only one point is accurately adjusted, the resistance change characteristics of the variable resistor VR, which is one of the main components of this timer, are as shown by the solid and dotted lines in Figure 6. , the relationship between the rotation angle of the movable contact piece and the resistance value is non-linear, the mechanical interlocking between the variable resistor VR and the operating knob 5 causes slight backlash, and the accuracy of the scale 6a Due to the accumulation of variations in the components of the timer IC 4, etc., there is a difference of ±5% to ±10 between the time limit value set by the operation knob 5 and the actual time limit value at points other than the one point mentioned above.
There was a problem of so-called setting error, which caused a difference of about 10%.

〈発明の目的） この発明は上記の実情に鑑みてなされたもので、上記し
たような誤差要因の存在にかかわらず、必要な時限の設
定精度を高めることができる電子式アナログタイマを提
供することを目的としている。<Object of the invention> The present invention has been made in view of the above-mentioned circumstances, and it is an object of the present invention to provide an electronic analog timer that can improve the accuracy of setting the necessary time regardless of the existence of the above-mentioned error factors. It is an object.

（発明の構成と効果〉 この発明に係る電子式アナログタイマは１時限の複数点
における周波数をそれぞれ固定的に設定する周波数設定
器と、ＣＲ発振回路の発振周波数の変更による時限設定
時における周波数と上記複数の固定設定周波数とを比較
する周波数比較回路と、この周波数比較回路で比較され
る内周波数が一致したときに作動する報知回路とを具備
したものである。(Configuration and Effects of the Invention) The electronic analog timer according to the present invention includes a frequency setter that fixedly sets frequencies at multiple points of one time period, and a frequency setter that fixedly sets the frequency at multiple points of one time period, and a frequency setter that fixes the frequency at the time of setting the time period by changing the oscillation frequency of the CR oscillation circuit. The frequency comparison circuit includes a frequency comparison circuit that compares the plurality of fixed set frequencies, and a notification circuit that operates when the frequencies compared by the frequency comparison circuit match.

この発明によれば、操作つまみを介してＣＲ発振回路の
発振周波数を変更する時限設定時において、その変化す
る周波数が時限の複数点における固定設定周波数と比較
されて内周波数が一致する度に報知回路が作動するので
、その報知回路の作動回数を確認することにより、必要
な設定時限値を正確に知ることができる。According to this invention, when setting a time limit to change the oscillation frequency of the CR oscillation circuit through the operation knob, the changing frequency is compared with fixed set frequencies at multiple points of the time limit, and an alarm is given each time the inner frequencies match. Since the circuit is activated, by checking the number of activations of the notification circuit, it is possible to accurately determine the required set time limit value.

従って、ＣＲ発振回路における可変抵抗器の抵抗イ１の
変化特性が非直線的であることや、操作つまみと可変抵
抗器との機械的な連動にガタッキがあること、さらには
、目盛の精度やタイマＩＣなど構成部品にばらつきがあ
ることなどの誤差要因の存在にかかわらず、設定時限値
と実際の時限値との間の差異、つまり、セット誤差を非
常に少なくすることができ、アナログ方式のタイマであ
りながら１時限の設定精度を高めることができる。Therefore, the variation characteristics of the resistance I1 of the variable resistor in the CR oscillation circuit are non-linear, there is some play in the mechanical interlock between the operation knob and the variable resistor, and there are problems with the accuracy of the scale. Regardless of the existence of error factors such as variations in component parts such as timer ICs, the difference between the set time limit value and the actual time limit value, that is, the set error, can be extremely reduced, and the analog method Even though it is a timer, it is possible to improve the accuracy of setting one time period.

（実施例の説明） 以下、この発明の一実施例を図面にしたがって説明する
。(Description of Embodiment) An embodiment of the present invention will be described below with reference to the drawings.

第１図はこの発明に係る電子式アナログタイマの構成を
示すブロック図であり、同図において。FIG. 1 is a block diagram showing the configuration of an electronic analog timer according to the present invention.

１〜３は第３図で示す従来例と同一の構成要素であるた
め、該当部分に同一の符号を付して、それらの詳しい説
明を省略する。Since components 1 to 3 are the same as those in the conventional example shown in FIG. 3, the same reference numerals are given to the corresponding parts and detailed explanation thereof will be omitted.

第１図において、７Ａ、７Ｂ、７Ｃ，７Ｄ。In FIG. 1, 7A, 7B, 7C, 7D.

７Ｅは時限の複数点１例えば、１０秒タイマの場合で２
秒、４秒、６秒、８秒、１０秒という５等分点における
周波数をそれぞれ固定的に設定する周波数設定器である
。８Ａ、８Ｂ、８Ｃ，８Ｄ。7E is multiple points of time limit 1 For example, 2 in case of 10 second timer
This is a frequency setter that fixedly sets the frequencies at five equal division points of seconds, 4 seconds, 6 seconds, 8 seconds, and 10 seconds. 8A, 8B, 8C, 8D.

８Ｅはそれぞれ周波数比較回路で、ＣＲ発振回路ｌにお
ける可変抵抗器ＶＲの抵抗値の可変による時限設定時に
おいて、その抵抗値に反比例して変化する発振周波数と
上記５点の設定周波数とを比較する。8E is a frequency comparison circuit, which compares the oscillation frequency, which changes in inverse proportion to the resistance value, with the set frequencies at the five points above when setting a time limit by varying the resistance value of the variable resistor VR in the CR oscillation circuit l. .

９はＯＲゲート、１０は報知回路の一例であるＬＥＤ表
示回路で、ＯＲゲート９に上記５つの周波数比較回路８
Ａ、８Ｂ、８Ｃ，８Ｄ、８Ｅの出力が接続されており、
これら各周波数比較回路８Ａ　、８Ｂ　、８Ｃ，８Ｄ　
、８Ｅでの比較周波数が一致するたびに閉成されるＯＲ
ゲート９の出力により、ＬＥＤ表示回路１０を作動させ
る。9 is an OR gate, 10 is an LED display circuit which is an example of a notification circuit, and the OR gate 9 is connected to the above five frequency comparison circuits 8.
The outputs of A, 8B, 8C, 8D, and 8E are connected,
Each of these frequency comparison circuits 8A, 8B, 8C, 8D
, an OR that is closed every time the comparison frequencies in 8E match.
The output of the gate 9 activates the LED display circuit 10.

なお、上記各周波数設定器７Ａ、７Ｂ、７Ｃ。Note that each of the frequency setters 7A, 7B, and 7C mentioned above.

７Ｄ、７Ｅの固定設定周波数は、ある一定幅の比較範囲
を有している０例えば、可変抵抗器ＶＲの抵抗値可変に
よるＣＲ発振回路１の発振周波数の変更範囲を　１０２
．４　Ｈｚ　　（１０秒）〜１０２４　Ｈｚ（１秒）、
分岡比を　１０２４とすると、上記５等分点における時
限と周波数との関係は、２秒＝８１！１１．２　Ｈｚ　
、　４秒＝　８１４．４　Ｈｚ　、　６秒＝　４０９．
８）１ｚ、８秒＝　２０４．８　Ｈｚ　、　１０秒＝　
１０２．４　Ｈｚとなり、これらを中心周波数として、
許容誤差をそれぞれ±５％とすると、７Ａの比較範囲は
７７８Ｈ２〜８８０　Ｈｚ　、　７　Ｂ（７）比較範囲
は５８４　Ｈｚ　〜Ｅ１４５　Ｈｚ　、　７Ｃの比較範
囲は３８９　Ｈｚ　〜４３０Ｈｚ、７Ｄの比較範囲は　
１９５　Ｈｚ　〜２１５　Ｈｚ、７Ｅの比較範囲は９７
　Ｈｚ　〜１０８　Ｈｚとなる。The fixed set frequencies of 7D and 7E have a comparison range of a certain width.For example, the range of changing the oscillation frequency of the CR oscillation circuit 1 by changing the resistance value of the variable resistor VR is 102
．． 4 Hz (10 seconds) to 1024 Hz (1 second),
If the dividing ratio is 1024, the relationship between the time limit and the frequency at the 5 equal division points is 2 seconds = 81!11.2 Hz
, 4 seconds = 814.4 Hz, 6 seconds = 409.
8) 1z, 8 seconds = 204.8 Hz, 10 seconds =
102.4 Hz, and with these as the center frequency,
Assuming each tolerance is ±5%, the comparison range of 7A is 778H2 to 880 Hz, the comparison range of 7B (7) is 584 Hz to E145 Hz, the comparison range of 7C is 389 Hz to 430Hz, and the comparison range of 7D is
195 Hz to 215 Hz, the comparison range of 7E is 97
Hz to 108 Hz.

また、上記周波数設定器７Ａ、７Ｂ、７Ｃ。Also, the frequency setters 7A, 7B, and 7C.

７Ｄ、７Ｅと１周波数比較回路８Ａ　、　８Ｂ　。7D, 7E and 1 frequency comparison circuit 8A, 8B.

８Ｃ，８Ｄ　、８Ｅと、ＯＲゲート９と、ＬＥＤ表示回
路１０は第４図で示すように、カウント回路２、出力回
路３とともにタイマ論理ＩＣ４として構成されている。8C, 8D, 8E, the OR gate 9, and the LED display circuit 10, together with the count circuit 2 and the output circuit 3, are configured as a timer logic IC 4, as shown in FIG.

第２図は上記のようなブロック構成の電子式アナログタ
イマの外観正面図であり、上記可変抵抗器ＶＲに機械的
に連動する操作つまみ５がタイマ前面の目盛板６上に付
された時限目盛６ａに沿って回転操作自在に装着されて
いるとともに、土足ＬＥＤ表示回路１０の作動により点
灯するＬＥＤ！ＯＡが目盛板６の表面に露出させて取付
けられている。FIG. 2 is a front view of the external appearance of the electronic analog timer having the block configuration as described above, in which the operation knob 5 mechanically interlocked with the variable resistor VR is connected to the time scale on the scale plate 6 on the front face of the timer. The LED is rotatably mounted along the line 6a and lights up when the shoe-wearing LED display circuit 10 is activated! The OA is attached to the surface of the scale plate 6 so as to be exposed.

つぎに、上記構成の動作について説明する。Next, the operation of the above configuration will be explained.

操作つまみ５を時限目盛６ａに沿って回転操作してゆく
と、可変抵抗器ＶＲの抵抗値が小から大に変化するにつ
れてＣＲ発振回路１の発振周波数が順次大から小に変化
する。このように変化するＣＲ発振回路１の発振周波数
が時限の５点において、それぞれ周波数設定器７Ａ、７
Ｂ、７Ｃ，７Ｄ、７Ｈにより固定的に設定されている上
述の比較範囲の周波数と比較回路８Ａ　、　８Ｂ　、　
８Ｃ。When the operating knob 5 is rotated along the time scale 6a, the oscillation frequency of the CR oscillation circuit 1 sequentially changes from high to low as the resistance value of the variable resistor VR changes from small to large. When the oscillation frequency of the CR oscillation circuit 1 changes in this way at five time points, the frequency setters 7A and 7
B, 7C, 7D, 7H, the frequency of the above comparison range fixedly set and the comparison circuits 8A, 8B,
8C.

８Ｄ　、８Ｅにおいて順次比較され、円周波数が一致す
る度にＯＲゲート９を介してＬＥＤ表示回路１０が作動
されて、ＬＥＤ　Ｉ　ＯＡが点灯する。8D and 8E are sequentially compared, and each time the circular frequencies match, the LED display circuit 10 is activated via the OR gate 9, and the LED I OA lights up.

このＬＥＤ　１０Ａの点灯回数を視覚にて確認すること
により、可変抵抗器ＶＲの特性や部品のばらつきなどに
関係なく、必要な時限を誤差のほとんどない状態に高精
度に設定することができる。By visually checking the number of times the LED 10A is turned on, the required time limit can be set with high precision with almost no error, regardless of the characteristics of the variable resistor VR or variations in components.

なお、上記実施例では、報知回路１０として、ＬＥＤ表
示回路を示したが、ブザー作動回路であってもよい。In the above embodiment, an LED display circuit is shown as the notification circuit 10, but it may be a buzzer activation circuit.

また、周波数設定器による時限の複数設定点は５点に限
らず、２点以上であればよく、特に最大時限の複数等分
の整数の値、例えば５秒タイマの場合で、１秒、２秒、
３秒、４秒、５秒の値に設定することが最も好ましい、
ただし、設定点を多くすればするほど、セット誤差を少
なくすることができる。In addition, the multiple setting points of the time limit by the frequency setter are not limited to 5 points, but may be 2 or more points, and in particular, the value of an integer that divides the maximum time limit into multiple equal parts, for example, in the case of a 5 second timer, 1 second, 2 points, etc. seconds,
Most preferably, it is set to values of 3 seconds, 4 seconds, and 5 seconds.
However, the more setting points there are, the more the setting error can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図はこの発明に係る電子式アナログタイマの構成を
示すブロック図、第２図は外観正面図、第３図は従来の
電子式アナログタイマの構成を示すブロック図、第４図
はタイマ論理ＩＣの構成図、第５図は従来のタイマの外
観正面図、第６図は可変抵抗器の抵抗値の変化特性図で
ある。 ｌ・・・ＣＲ発振回路、２・・・カウント回路、５・・
・操作つまみ、６・・・目盛板、６ａ・・・時限目盛、
７Ａ。 ７Ｂ　、７Ｃ，７Ｄ　、７Ｅ・・・周波数設定器、８Ａ
。 ８Ｂ　、８Ｃ，８Ｄ　、８Ｅ・・・周波数比較回路、９
・・・ＯＲゲート、１０・・・ＬＥＤ表示回路、１０Ａ
・・・ＬＥＤ、ＶＲ・・・可変抵抗器。 第 １ 図 第 図 第 図Fig. 1 is a block diagram showing the configuration of an electronic analog timer according to the present invention, Fig. 2 is an external front view, Fig. 3 is a block diagram showing the configuration of a conventional electronic analog timer, and Fig. 4 is the timer logic. FIG. 5 is an external front view of a conventional timer, and FIG. 6 is a diagram showing a change in resistance value of a variable resistor. l...CR oscillation circuit, 2...count circuit, 5...
・Operation knob, 6...scale plate, 6a...time scale,
7A. 7B, 7C, 7D, 7E...Frequency setter, 8A
. 8B, 8C, 8D, 8E... frequency comparison circuit, 9
...OR gate, 10...LED display circuit, 10A
...LED, VR...variable resistor. Figure 1 Figure 1 Figure 1

Claims (1)

【特許請求の範囲】[Claims] （１）ＣＲ発振回路と、その発振回数をカウントして規
定のカウント数になったときタイムアップ信号を出力す
るカウント回路とを備えた電子式アナログタイマにおい
て、時限の複数点における周波数をそれぞれ固定的に設
定する周波数設定器と、上記ＣＲ発振回路の発振周波数
の変更による時限設定時における周波数と上記複数の固
定設定周波数とを比較する周波数比較回路と、この周波
数比較回路で比較される両周波数が一致したときに作動
する報知回路とを具備したことを特徴とする電子式アナ
ログタイマ。(1) In an electronic analog timer equipped with a CR oscillation circuit and a count circuit that counts the number of oscillations and outputs a time-up signal when a specified count is reached, the frequency at multiple time points is fixed. a frequency setter for setting a frequency, a frequency comparison circuit for comparing the frequency at the time of setting a time limit by changing the oscillation frequency of the CR oscillation circuit with the plurality of fixed set frequencies, and both frequencies compared by the frequency comparison circuit. An electronic analog timer characterized in that it is equipped with an alarm circuit that operates when the two match.