JPH03155169A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03155169A JPH03155169A JP29459989A JP29459989A JPH03155169A JP H03155169 A JPH03155169 A JP H03155169A JP 29459989 A JP29459989 A JP 29459989A JP 29459989 A JP29459989 A JP 29459989A JP H03155169 A JPH03155169 A JP H03155169A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel layer
- gate
- channel
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 238000005036 potential barrier Methods 0.000 claims abstract description 11
- 239000012212 insulator Substances 0.000 claims abstract description 5
- 230000007704 transition Effects 0.000 abstract description 7
- 239000004020 conductor Substances 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 239000012535 impurity Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、高速で制御可能な食性微分抵抗を持つ半導体
装置に関するものである。
装置に関するものである。
(従来技術及び発明が解決しようとする課題)先ず第4
及び5図を用いて、制御可能な負性微分抵抗をもつ半導
体装置について従来知られている構造の例を説明する(
例えば F、 Capasso、 G。
及び5図を用いて、制御可能な負性微分抵抗をもつ半導
体装置について従来知られている構造の例を説明する(
例えば F、 Capasso、 G。
Hargaritondoed、 Heterojun
ction Band discontinuitie
s+ 9.513. North−Holland
Physics Publishing+ 1987参
照) 第4図は素子の断面図で、図において1は半絶縁性Ga
As基板、2はn型の不純物を含むGaAs第二伝導層
(8600人)、3は不純物を添加していないAle、
aGao、 6As下部バリア層(1400人)、4
は不純物が添加されていないGaAsチャネル層(17
00人)、5.6.7はそれぞれ基板、ソース、ドレイ
ンのオーミック電極である。
ction Band discontinuitie
s+ 9.513. North−Holland
Physics Publishing+ 1987参
照) 第4図は素子の断面図で、図において1は半絶縁性Ga
As基板、2はn型の不純物を含むGaAs第二伝導層
(8600人)、3は不純物を添加していないAle、
aGao、 6As下部バリア層(1400人)、4
は不純物が添加されていないGaAsチャネル層(17
00人)、5.6.7はそれぞれ基板、ソース、ドレイ
ンのオーミック電極である。
第5図は、第4図に示す従来構造の第一の例におけるエ
ネルギーバンド構造を、平衡状態(破線)と半導体チャ
ネル層中に電子が蓄積された状態(実線)において示し
ている0本図において、8は電子のフェルミエネルギー
位置を示す、ソース電極を接地し、基板電極に正の電圧
をかけることにより、チャネル層最下部の伝導帯下端は
、フェルミエネルギーの下部に位置し、この部分に二次
元電子ガスが蓄積される。この状態でドレイン電極に正
の電圧を印加するとドレイン電流が流れる。
ネルギーバンド構造を、平衡状態(破線)と半導体チャ
ネル層中に電子が蓄積された状態(実線)において示し
ている0本図において、8は電子のフェルミエネルギー
位置を示す、ソース電極を接地し、基板電極に正の電圧
をかけることにより、チャネル層最下部の伝導帯下端は
、フェルミエネルギーの下部に位置し、この部分に二次
元電子ガスが蓄積される。この状態でドレイン電極に正
の電圧を印加するとドレイン電流が流れる。
この時、基板電圧がある程度大きいと第3図に示すよう
にドレイン電流に負性微分抵抗が現れる。
にドレイン電流に負性微分抵抗が現れる。
これはドレイン電圧で加速された電子がエネルギーを得
てホットになり、AlGaAs層3へあふれ出すことに
よる。あふれた電子は基板電極に印加された正の電圧に
よって第二導電層に注入されるためドレイン電流には寄
与しない、そのためドレイン電圧を大きくすると、ドレ
イン電流は減少することになる。この負性微分抵抗は基
板電極(制御電極)に印加する電圧によってその大きさ
を変化させることができる。この素子はNERFET
(NegativeResistance FET)と
呼ばれている。
てホットになり、AlGaAs層3へあふれ出すことに
よる。あふれた電子は基板電極に印加された正の電圧に
よって第二導電層に注入されるためドレイン電流には寄
与しない、そのためドレイン電圧を大きくすると、ドレ
イン電流は減少することになる。この負性微分抵抗は基
板電極(制御電極)に印加する電圧によってその大きさ
を変化させることができる。この素子はNERFET
(NegativeResistance FET)と
呼ばれている。
この素子の動作スピードは原理的には電子がエネルギー
を得てホットになる時間によって決まるので非常に高速
な動作が期待できる。しかしながら、この構造ではドレ
イン電流の減少に、基板電流の増大が必然的にともなう
、したがって、入出力の分離ができず、回路への応用に
はかなりの困難がある。
を得てホットになる時間によって決まるので非常に高速
な動作が期待できる。しかしながら、この構造ではドレ
イン電流の減少に、基板電流の増大が必然的にともなう
、したがって、入出力の分離ができず、回路への応用に
はかなりの困難がある。
そのほか、第6図に示すように、第4図の上下を逆にし
、基板(ゲート)電極−ソース電極、基板(ゲート)電
極−ドレイン電極間の重なりを無くし、寄生容量を低減
した構造のNEl?FETが知られている( M、 S
、 5hur et at、 TREE Elect
ronDevice Lett、、 VOL、 EDL
−7,p、78.1986 )。この場合も入出力の分
離ができないという上記欠点は解決されていない。
、基板(ゲート)電極−ソース電極、基板(ゲート)電
極−ドレイン電極間の重なりを無くし、寄生容量を低減
した構造のNEl?FETが知られている( M、 S
、 5hur et at、 TREE Elect
ronDevice Lett、、 VOL、 EDL
−7,p、78.1986 )。この場合も入出力の分
離ができないという上記欠点は解決されていない。
本発明は上記の欠点を改善するために提案されたもので
、その目的は、入出力が分離され、集積化に適した、高
速で制御可能な負性微分抵抗三端子素子を提供すること
にある。
、その目的は、入出力が分離され、集積化に適した、高
速で制御可能な負性微分抵抗三端子素子を提供すること
にある。
(課題を解決するための手段)
本発明は第一チャネル層上に、前記チャネル層に対して
ポテンシャルバリアとなるような伝導帯不連続を持ち、
かつチャネル層より電子速度の低い半導体材料からなる
第二チャネル層を設け、その上部に第二チャネル層に対
してポテンシャルバリアとなるような半導体、あるいは
絶縁体よりなるバリア層を設け、その上部にゲート電極
を持ち、その脇にソース、ドレインのオーミック電極を
設けたことを特徴とする。
ポテンシャルバリアとなるような伝導帯不連続を持ち、
かつチャネル層より電子速度の低い半導体材料からなる
第二チャネル層を設け、その上部に第二チャネル層に対
してポテンシャルバリアとなるような半導体、あるいは
絶縁体よりなるバリア層を設け、その上部にゲート電極
を持ち、その脇にソース、ドレインのオーミック電極を
設けたことを特徴とする。
(作用)
したがって、本発明による半導体装置は、ゲート電圧に
よって、第一から第二チャネル層への電子の実空間遷移
量を変化させ、各チャネル層間の電子速度の違いにより
負性微分抵抗を生じさせるという作用がある。従来例の
ようにゲート電極へチャネル内の電子が流れ込むことに
よって負性微分抵抗を生じさせるのではない、よってゲ
ートの人力インピーダンスは十分大きくすることができ
、入出力が分離できるため、回路への応用において著し
く有利である。
よって、第一から第二チャネル層への電子の実空間遷移
量を変化させ、各チャネル層間の電子速度の違いにより
負性微分抵抗を生じさせるという作用がある。従来例の
ようにゲート電極へチャネル内の電子が流れ込むことに
よって負性微分抵抗を生じさせるのではない、よってゲ
ートの人力インピーダンスは十分大きくすることができ
、入出力が分離できるため、回路への応用において著し
く有利である。
(実施例)
次に本発明の実施例について説明する。なお、実施例は
一つの例示であって、本発明の精神を逸脱しない範囲で
、種々の変更あるいは改良を行い得ることは言うまでも
ない。
一つの例示であって、本発明の精神を逸脱しない範囲で
、種々の変更あるいは改良を行い得ることは言うまでも
ない。
以下これらの特徴を、添付図面に示す具体例に基づき明
らかにする。
らかにする。
第1図に本発明の第一の実施例を示す0図において、1
01は半絶縁性GaAs基板、102は6000人のア
ンドープGaAsバッファー層、103はアンドープA
lxGa+−x^Sグレーディング層(500人)で組
成はχ=0からx −0,3へ線形的に組成を変化させ
たもの、104は300人のSiドープ^lo、 3G
ao、 Js電子供給層でドーピング濃度は例えば2
XIO”c+w−’とする。、 105はアンドープ^
le、 3Gao、 Js (50人)からなるスペー
サー層、106はアンドープGaAs (150人)か
らなる第一チャネル層、107は500人のアンドープ
AlAsからなる第二チャネル層、108はアンドープ
Ale、 4sGa*、 5sAsバリア層で厚さは例
えば300人とする。109は、例えばWSiよりなる
ゲート電極、110.111はAuGe/Niの蒸着と
熱処理によって形成されたソース、ドレインのオーミッ
ク電極である。ここでソース電極110は表面のバリア
層108、あるいはバリア層108と第二チャネル層1
07の一部をエツチングによって取り去った後に形成し
、ゲート直下のAlAs第二チャネル層と直接オーム性
の接触をしないように形成する。
01は半絶縁性GaAs基板、102は6000人のア
ンドープGaAsバッファー層、103はアンドープA
lxGa+−x^Sグレーディング層(500人)で組
成はχ=0からx −0,3へ線形的に組成を変化させ
たもの、104は300人のSiドープ^lo、 3G
ao、 Js電子供給層でドーピング濃度は例えば2
XIO”c+w−’とする。、 105はアンドープ^
le、 3Gao、 Js (50人)からなるスペー
サー層、106はアンドープGaAs (150人)か
らなる第一チャネル層、107は500人のアンドープ
AlAsからなる第二チャネル層、108はアンドープ
Ale、 4sGa*、 5sAsバリア層で厚さは例
えば300人とする。109は、例えばWSiよりなる
ゲート電極、110.111はAuGe/Niの蒸着と
熱処理によって形成されたソース、ドレインのオーミッ
ク電極である。ここでソース電極110は表面のバリア
層108、あるいはバリア層108と第二チャネル層1
07の一部をエツチングによって取り去った後に形成し
、ゲート直下のAlAs第二チャネル層と直接オーム性
の接触をしないように形成する。
まずゲート電圧が十分低い場合を考える。ソース電極1
10を接地し、ドレイン電極111に正の電圧を印加す
るとドレイン電流が流れるが、この場合、電流は第2図
の破線に示すように第一チャネル層中の電子によって担
われる0次にゲートに正の電圧をかけて行くと最初は第
一チャネル層に蓄積される電子量が増加するため、ドレ
イン電流は増加する。その後、さらに電圧を加えて行く
と、伝導帯下端は第2図実線のようになり、第一チャネ
ル層から、第二チャネル層への実空間遷移が起こり易く
なる。従って、この条件でドレイン電圧を大きくして行
くと、エネルギーを得た電子は第二チャネル層へ遷移し
、ドレイン電流はおもに第二チャネル層によって運ばれ
るようになる。ここで第二チャネル層は^IAsからな
るため伝導帯下端はXバレーであり、その有効買置は0
.5 me (m・は電子質量)と重い、したがって電
子速度は小さく、ドレイン電流は減少し、負性微分抵抗
および負性相互コンダクタンスを示すことになる。ドレ
イン電流−ドレイン電圧特性を第3図に示す、これはゲ
ート電圧によって、ドレイン電流の負性微分抵抗を制御
できることを示している。この素子の最高動作速度を決
める要因は従来例と同じく、電子がエネルギーを得てホ
ットになる時間であり、非常に高速な動作が可能である
。
10を接地し、ドレイン電極111に正の電圧を印加す
るとドレイン電流が流れるが、この場合、電流は第2図
の破線に示すように第一チャネル層中の電子によって担
われる0次にゲートに正の電圧をかけて行くと最初は第
一チャネル層に蓄積される電子量が増加するため、ドレ
イン電流は増加する。その後、さらに電圧を加えて行く
と、伝導帯下端は第2図実線のようになり、第一チャネ
ル層から、第二チャネル層への実空間遷移が起こり易く
なる。従って、この条件でドレイン電圧を大きくして行
くと、エネルギーを得た電子は第二チャネル層へ遷移し
、ドレイン電流はおもに第二チャネル層によって運ばれ
るようになる。ここで第二チャネル層は^IAsからな
るため伝導帯下端はXバレーであり、その有効買置は0
.5 me (m・は電子質量)と重い、したがって電
子速度は小さく、ドレイン電流は減少し、負性微分抵抗
および負性相互コンダクタンスを示すことになる。ドレ
イン電流−ドレイン電圧特性を第3図に示す、これはゲ
ート電圧によって、ドレイン電流の負性微分抵抗を制御
できることを示している。この素子の最高動作速度を決
める要因は従来例と同じく、電子がエネルギーを得てホ
ットになる時間であり、非常に高速な動作が可能である
。
ここまでの説明でわかるように本発明の半導体装置は従
来例と異なり、第一、第二の二つのチャネル間での電子
速度の違いによって負性微分抵抗を生じさせている。し
たがって、ゲート電流は従来例のように本質的なもので
はなく、入出力分離が可能である。このことは回路構成
上、非常に有利である。
来例と異なり、第一、第二の二つのチャネル間での電子
速度の違いによって負性微分抵抗を生じさせている。し
たがって、ゲート電流は従来例のように本質的なもので
はなく、入出力分離が可能である。このことは回路構成
上、非常に有利である。
さて、本実施例では第一チャネル層の下側に電子供給の
ためにグレーティング層103.電子供給層104.ス
ペーサー層105の各層を設けているが、これはFET
としてのしきい値を下げること及びソース、ドレインと
ゲート直下の第一チャネル層との導通を得るためで、本
発明に本質的なものではない0例えばイオン注入とアニ
ールによって形成されるソース、ドレインのn“層を設
けることにより、省略も可能である。
ためにグレーティング層103.電子供給層104.ス
ペーサー層105の各層を設けているが、これはFET
としてのしきい値を下げること及びソース、ドレインと
ゲート直下の第一チャネル層との導通を得るためで、本
発明に本質的なものではない0例えばイオン注入とアニ
ールによって形成されるソース、ドレインのn“層を設
けることにより、省略も可能である。
また、本実施例ではソース電極部の表面を一部エッチン
グすることにより、ソースと第二チャネル層が直接オー
ミックに接触しないようにしている。これは、ゲートに
高い正の電圧をかけたときに、ソースから直接第二チャ
ネル層へ電子が注入され、ドレイン電流が増大すること
を防ぎ、大きな負性微分抵抗を得るためである。しかし
、第二チャネル層の電子速度が十分小さければ、この分
の影響は小さくできるのでこのエツチングも省略は可能
である。
グすることにより、ソースと第二チャネル層が直接オー
ミックに接触しないようにしている。これは、ゲートに
高い正の電圧をかけたときに、ソースから直接第二チャ
ネル層へ電子が注入され、ドレイン電流が増大すること
を防ぎ、大きな負性微分抵抗を得るためである。しかし
、第二チャネル層の電子速度が十分小さければ、この分
の影響は小さくできるのでこのエツチングも省略は可能
である。
本発明の第二の実施例としては第一の実施例で第一チャ
ネル層106を1nxGaI−xAsとしたものが挙げ
られる。ここでIn&]1ttxはO<x≦0.2程度
とし、ミスフィツト転位が発生しない程度にする。
ネル層106を1nxGaI−xAsとしたものが挙げ
られる。ここでIn&]1ttxはO<x≦0.2程度
とし、ミスフィツト転位が発生しない程度にする。
こうすることによりチャネル層の電子質量を小さくし、
電子の実空間遷移を起こり易くし、かつゲート電圧を大
きくしたときに第二チャネル層中を流れるリーク電流を
小さくすることが可能になる。
電子の実空間遷移を起こり易くし、かつゲート電圧を大
きくしたときに第二チャネル層中を流れるリーク電流を
小さくすることが可能になる。
また存効質量の差が大きくなることによって第一第二チ
ャネル層間の電子速度差が太き(なり、負性微分抵抗が
大きくなるという利点もある。
ャネル層間の電子速度差が太き(なり、負性微分抵抗が
大きくなるという利点もある。
第三の実施例としては第一、第二の実施例で第二チャネ
ル層107に不純物を添加し、移動度を低下させたもの
が挙げられる。つまり、第二チャネル層の一部、または
全部にp型、n型の不純物を同じ程度、例えば5 XI
O”cm、添加し、相互に補償させ移動度を下げたもの
である。この場合、第二チャネル層にGaAsや^l&
ll成の小さいAlGaAsを使い、ゲートバリア層1
08のバリア高さを高くし、ゲートリーク電流を制御す
ることができる。ここで第二チャネル層は完全に補償さ
れていなくても良い、補償されずに残る不純物量を変化
させることによりしきい値を調整することができる。
ル層107に不純物を添加し、移動度を低下させたもの
が挙げられる。つまり、第二チャネル層の一部、または
全部にp型、n型の不純物を同じ程度、例えば5 XI
O”cm、添加し、相互に補償させ移動度を下げたもの
である。この場合、第二チャネル層にGaAsや^l&
ll成の小さいAlGaAsを使い、ゲートバリア層1
08のバリア高さを高くし、ゲートリーク電流を制御す
ることができる。ここで第二チャネル層は完全に補償さ
れていなくても良い、補償されずに残る不純物量を変化
させることによりしきい値を調整することができる。
第四の実施例としては、第一、第二、第三の実施例にお
いて、第二チャネル層を低温で成長し、多数の欠陥を含
んだ層にしたものが挙げられる。
いて、第二チャネル層を低温で成長し、多数の欠陥を含
んだ層にしたものが挙げられる。
第五の実施例としては酸化し易いAlGaAs層を保護
するためにGaAsキャップ層を108上に設けた構造
がある。
するためにGaAsキャップ層を108上に設けた構造
がある。
ここまでGaAs1板上で本発明を実施した例について
述べたが、他の材料系にも本発明が適用できるのはもち
ろんである0例えば基板にInPを用い、第一チャネル
層にIno、 5sGao1Js+第二チャネル層にA
lxGa+−++5byAS1−y+バリア層にInn
、 5xAIo、 a@Asを用いる例がある。
述べたが、他の材料系にも本発明が適用できるのはもち
ろんである0例えば基板にInPを用い、第一チャネル
層にIno、 5sGao1Js+第二チャネル層にA
lxGa+−++5byAS1−y+バリア層にInn
、 5xAIo、 a@Asを用いる例がある。
換言すれば、第一チャネル層の上部に形成された第二チ
ャネル層は、第一チャネル層に対してポテンシャルバリ
アとなるような伝導帯不連続を形成し、かつ第一チャネ
ル層より電子速度の小さい半導体より形成され、また第
二チャネル層上に、第二チャネル層に対し、ポテンシャ
ルバリアを形成するような半導体あるいは絶縁体よりな
るゲートバリア層が形成されている。
ャネル層は、第一チャネル層に対してポテンシャルバリ
アとなるような伝導帯不連続を形成し、かつ第一チャネ
ル層より電子速度の小さい半導体より形成され、また第
二チャネル層上に、第二チャネル層に対し、ポテンシャ
ルバリアを形成するような半導体あるいは絶縁体よりな
るゲートバリア層が形成されている。
また第一チャネル層の下部に同半導体チャネル層中の電
子に対して、ポテンシャルバリアとなるような伝導帯不
連続を形成する半導体材料からなる下部バリア層が形成
されている。
子に対して、ポテンシャルバリアとなるような伝導帯不
連続を形成する半導体材料からなる下部バリア層が形成
されている。
さらに下部バリア層は、その下部バリア層の一部または
全部にn型の不純物が添加されている。
全部にn型の不純物が添加されている。
(発明の効果)
本発明は層上のように、第一チャネル層上に、前記チャ
ネル層に対して、ポテンシャルバリアとなるような伝導
帯不連続を持ち、かつ前記チャネル層より電子速度の低
い半導体材料からなる第二チャネル層を形成し、その上
部に前記第二チャネル層に対してポテンシャルバリアと
なるような半導体あるいは絶縁体よりなるバリア層を設
け、その上部にゲート電極を設け、その脇にソース、ド
レインのオーミック電極を設けたことによって、第一チ
ャネル層から第二チャネル層への電子の実空間遷移量を
変化させ、各チャネル層間の電子速度の違いにより負性
微分抵抗を生じさせるので、従来例のようにゲート電極
へチャネル内の電子が流れ込むことによって負性微分抵
抗を生じさせるのではないため、ゲートの入力インピー
ダンスを十分大きくすることができ、人出力が分離でき
るため、各種回路への応用が広い効果を有する。
ネル層に対して、ポテンシャルバリアとなるような伝導
帯不連続を持ち、かつ前記チャネル層より電子速度の低
い半導体材料からなる第二チャネル層を形成し、その上
部に前記第二チャネル層に対してポテンシャルバリアと
なるような半導体あるいは絶縁体よりなるバリア層を設
け、その上部にゲート電極を設け、その脇にソース、ド
レインのオーミック電極を設けたことによって、第一チ
ャネル層から第二チャネル層への電子の実空間遷移量を
変化させ、各チャネル層間の電子速度の違いにより負性
微分抵抗を生じさせるので、従来例のようにゲート電極
へチャネル内の電子が流れ込むことによって負性微分抵
抗を生じさせるのではないため、ゲートの入力インピー
ダンスを十分大きくすることができ、人出力が分離でき
るため、各種回路への応用が広い効果を有する。
第1図は本発明の半導体装置の実施例、第2図は第1図
の半導体装置のエネルギーバンド構造、第3図はドレイ
ン電流−ドレイン電圧特性を示し、。 第4図は従来例、第51!lは第4図の半導体装置のエ
ネルギーバンド構造を示す。 l・・・・半絶縁性GaAs基板 2・・・・n” −GaAa第二導電層3・・・・アン
ド−プルlGaAs89フ層4・・・・アンドープGa
Asチャネル層5・・・・基板電極 6・・・・ソース電極 7・・・・ドレイン電極 8・・・・フェルミ準位 9・・・・ソースn0領域 10・・・・ドレイン電圧特性 11・・・・ゲート電極 101 ・・・半絶縁性GaAs基板・・・アンドー
プGaAs式221層 ・・・アンドープA111Ga+−yAsスペーサー層
・・・n’ Alo、sGa@、Js電子供給層・・・
アンドープA1゜、 3Ga6. 、Asスペーサー層
・・・アンドープGaAs第一チャネル層・・・アンド
ープ^IAs第二チャネル層・・・アンドープAI6.
n5Gao、 5SAsバリア層・・・−8Iゲート
電極 ・・・ソース電極 ・・・ドレイン電極 第 1 図 09 W5iグー11と壬を 第 図 第6図 第 図 第 図 第 図 手続補正書 1゜ 事件の表示 平成1年 特許用 第294599号 2゜ 発明の名称 半導体装置 3゜ 補正をする者 事件との関係
の半導体装置のエネルギーバンド構造、第3図はドレイ
ン電流−ドレイン電圧特性を示し、。 第4図は従来例、第51!lは第4図の半導体装置のエ
ネルギーバンド構造を示す。 l・・・・半絶縁性GaAs基板 2・・・・n” −GaAa第二導電層3・・・・アン
ド−プルlGaAs89フ層4・・・・アンドープGa
Asチャネル層5・・・・基板電極 6・・・・ソース電極 7・・・・ドレイン電極 8・・・・フェルミ準位 9・・・・ソースn0領域 10・・・・ドレイン電圧特性 11・・・・ゲート電極 101 ・・・半絶縁性GaAs基板・・・アンドー
プGaAs式221層 ・・・アンドープA111Ga+−yAsスペーサー層
・・・n’ Alo、sGa@、Js電子供給層・・・
アンドープA1゜、 3Ga6. 、Asスペーサー層
・・・アンドープGaAs第一チャネル層・・・アンド
ープ^IAs第二チャネル層・・・アンドープAI6.
n5Gao、 5SAsバリア層・・・−8Iゲート
電極 ・・・ソース電極 ・・・ドレイン電極 第 1 図 09 W5iグー11と壬を 第 図 第6図 第 図 第 図 第 図 手続補正書 1゜ 事件の表示 平成1年 特許用 第294599号 2゜ 発明の名称 半導体装置 3゜ 補正をする者 事件との関係
Claims (1)
- 【特許請求の範囲】 半導体よりなる第一チャネル層の上部に、 前記半導体チャネル層に対して、ポテンシャルバリアと
なるような伝導帯不連続を形成し、かつ前記半導体チャ
ネル層より電子速度の小さい半導体よりなる第二チャネ
ル層を設け、 前記第二チャネル層上に同第二チャネル層に対し、ポテ
ンシャルバリアを形成するような半導体あるいは絶縁体
よりなるゲートバリア層を持つ積層体上に、ゲート電極
を設け、 前記第一チャネル層及び第二チャネル層とオーム性の接
触をしたソース、ドレイン電極を設けると共に両電極を
ゲート電極をはさんだ配置にすることを特徴とする半導
体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29459989A JPH03155169A (ja) | 1989-11-13 | 1989-11-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29459989A JPH03155169A (ja) | 1989-11-13 | 1989-11-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03155169A true JPH03155169A (ja) | 1991-07-03 |
Family
ID=17809847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29459989A Pending JPH03155169A (ja) | 1989-11-13 | 1989-11-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03155169A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185559A (ja) * | 1999-12-27 | 2001-07-06 | Natl Inst Of Advanced Industrial Science & Technology Meti | 負性抵抗電界効果トランジスタ |
JP2014517511A (ja) * | 2011-05-02 | 2014-07-17 | インテル・コーポレーション | 垂直トンネリングの負性微分抵抗素子 |
-
1989
- 1989-11-13 JP JP29459989A patent/JPH03155169A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185559A (ja) * | 1999-12-27 | 2001-07-06 | Natl Inst Of Advanced Industrial Science & Technology Meti | 負性抵抗電界効果トランジスタ |
JP4528398B2 (ja) * | 1999-12-27 | 2010-08-18 | 独立行政法人産業技術総合研究所 | 負性抵抗電界効果トランジスタ |
JP2014517511A (ja) * | 2011-05-02 | 2014-07-17 | インテル・コーポレーション | 垂直トンネリングの負性微分抵抗素子 |
US9293546B2 (en) | 2011-05-02 | 2016-03-22 | Intel Corporation | Vertical tunneling negative differential resistance devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5705827A (en) | Tunnel transistor and method of manufacturing same | |
US4236166A (en) | Vertical field effect transistor | |
JPH05275463A (ja) | 半導体装置 | |
US4748484A (en) | Heterojunction field effect transistor | |
US4704622A (en) | Negative transconductance device | |
US4740822A (en) | Field effect device maintaining a high speed operation in a high voltage operation | |
US5105241A (en) | Field effect transistor | |
JPH024140B2 (ja) | ||
JPH084138B2 (ja) | 半導体装置 | |
US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
JP3483716B2 (ja) | 半導体装置 | |
JPS6356710B2 (ja) | ||
US6049097A (en) | Reliable HEMT with small parasitic resistance | |
JPH03155169A (ja) | 半導体装置 | |
JP3588988B2 (ja) | 半導体装置 | |
JPS59184573A (ja) | 電界効果トランジスタ | |
JP2723901B2 (ja) | 半導体装置及びその応用回路 | |
JPS6123364A (ja) | 電界効果トランジスタ | |
JP3443034B2 (ja) | 電界効果トランジスタ | |
JPH05175494A (ja) | トンネルトランジスタ | |
JP2792295B2 (ja) | トンネルトランジスタ | |
JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
JP2655594B2 (ja) | 集積型半導体装置 | |
JPH0620142B2 (ja) | 半導体装置 | |
JPH06124965A (ja) | 電界効果トランジスタ |