JPH03154458A - ディジタル変調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル信号の変調に利用する。特に、ディ
ジタル信号処理により多相ＰＳＫまたは多値ＱＡＭのデ
ィジタル変調信号を生成するディジタル変調回路に関す
る。

本発明は、多相ＰＳＫまたは多値ＱＡＭ方式のディジタ
ル変調回路において、信号点の座標をあらかじめ定めら
れた複数のレベル値の組み合わせにより表し、この組み
合わせにより変調すべき信号を求めることにより、ＲＯ
Ｍフィルタのアドレス数を削減し、ＲＯＭフィルタを用
いた変調回路を二値を越える変調方式に利用できるよう
にするものである。

〔従来の技術〕

多相ＰＳＫ方式や多値ＱＡＭ方式などの変調方式は、搬
送波をディジタル信号で位相変調または振幅変調する方
式である。これらの方式では、変調時の位相および振幅
が、搬送波の同相成分（Ｉ成分）と直交成分（Ｑ成分）
とを座標軸とする座標系で示される。この例を第８図に
示す。

一般に、搬送波の工成分およびＱ成分を座標軸とする座
標系を「信号空間」、座標点を「信号点」という。また
、任意のディジタル信号のデータの組み合わせを信号空
間上の一つの信号点に割り当てることを「マツピング」
という。例えば４相ＰＳＫ方式の場合には、第８図に示
したように、２ビツトの信号を互い位相の異なる４つの
信号点に割り当てる。第８図に示した例では、「００」
、「０１」、「１０」、「１１」をそれぞれπ／４．３
π／４．５π／４．７π／４に割り当てている。１６Ｑ
ＡＭの場合には、４ビツトの信号を１６個の信号点にマ
ツピングする。

第９図は一般的な４相ＰＳＫ変調回路のブロック構成図
である。

入力端子９１に人力されたベースバンド信号は、レベル
発生回路９２により■成分とＱｔｊ、分とに分離され、
低域通過フィルタ９３−１．９３−２を介して直交変調
器９８に供給される。直交変調器９８は、二つの成分の
信号にそれぞれ位相がπ／２だけ異なる搬送波を乗算し
、その出力を合成して変調波を得る。

ディジタル伝送では、送信スペクトルの拡がりを抑えて
周波数を有効に利用した伝送を行うため、変調波の帯域
制限を行う。このため、直交変調器９８の入力に低域通
過フィルタ９３−１．９３−２が使用される。

低域通過フィルタ９３−１．９３−２としては、従来は
アナログ回路が用いられていた。しかし、アナログ回路
では多くの調整が必要であり、しかも小型化に適さなか
った。そこで近年は、ディジタル信号処理を利用する回
路構成が利用されている。

第１０図はディジタル信号処理を利用した従来例４相Ｐ
ＳＫ変調回路のブロック構成図を示す。

入力端子１０１に人力されたベースバンド信号は、マツ
ピング回路１０２により、ディジタル信号に応じて信号
点の割り当てを行う。同相・直交分配回路１０３は、マ
ツピング回路１（１２により割り当てられた信号点のデ
ータを工成分とＱ成分のデータに分配する。

４相ＰＳＫでは、第８図に示したようにマツピングする
と、■成分およびａ成分がそれぞれ２値のデータとなる
。すなわち、■成分およびＱ成分がそれぞれ１ビツトの
ディジタルデータで表される。これらの工成分およびＱ
成分の出力データは、それぞれ数ビットにわたるデータ
列として、順次ＲＯＭフィルタ１０４−１．１０４−２
のアドレスに人力される。

ＲＯＭフィルタ１０４−１．１０４−２　は、アドレス
人力のそれぞれに対して、そのアドレス値のデータ列が
人力されたときのフィルタの時間応答波形データを出力
する。ＲＯＭフィルタ１０４−１．１０４−２の出力デ
ータは、それぞれＤ／Ａ変換器１０６−１．１０６−２
によりアナログ信号に変換され、帯域制限されたベース
バンド信号のＩ５ｉ分およびＱ成分となる。これらの信
号は、低域通過フィルタ１０７−１．１０７−２により
高周波数成分が除去され、直交変調器１０８により搬送
波に乗算され、出力端子１０９から４相ＰＳＫ変調波と
して出力される。

第１１図はＲＯＭフィルタの構成を示す。

入力端子１１１　に入力されたデータ列は、順次、シフ
トレジスタ１１２に人力される。シフトレジスタ１１２
は、シンボルクロック１１３により駆動される。ＲＯＭ
フィルタはまた、サンプルクロック１１５により駆動さ
れるカウンタ１１４を備える。シフトレジスタ１１２に
蓄えられたデータと、カウンタ１１４の値とにより、Ｒ
ＯＭ１１６のアドレスを指定する。

ＲＯＭ１１６の各アドレスには、シフトレジスタ１１２
に人力されたデータ列に対するフィルタの応答波形が、
カウンタ１１４により指定される時間に対応して記憶さ
れる。したがって、アドレスにデータ列が入力されると
、逐次、その時点のデータに対応するフィルタの時間応
答波形データを出力できる。

〔発明が解決しようとする課題〕

しかし、ＲＯＭフィルタを用いたディジタル変調回路は
、４相を越える多相ＰＳＫ変調や４相を越える多相ＱＡ
Ｍの場合には実用的ではない。

例えば、第１２図に示すような信号配置をもつ８相ＰＳ
Ｋ方式やπ／４シフ）ＱＰＳＫ方式では、信号空間上に
おける■成分およびＱ成分は、それぞれが最低で４つの
値をとる。このような変調を第１０図に示したような回
路で実現するには、マツピング回路により割り当てられ
た８個の信号点に対して、同相・直交分配回路において
Ｉ成分とＱ成分とをそれぞれ２ビツトのディジクルデー
タで表せばよい。

しかし、信号点を表す■成分とＱ成分とのデータ列に対
応してフィルタの出力波形を記憶するには、１シンボル
を表すために２ビツトのアドレスを使用するため、入力
アドレスのビット数が４相ＰＳＫの場合に比較して二倍
必要となり、メモリ量が膨大となる。このため、第１０
図に示したようなディジタル変調回路、すなわちＲＯＭ
フィルタを用いて小型化、無調整化を図った回路は、■
成分およびＯ成分が２値を越える変調方式に使用するこ
とは容易ではなかった。

本発明は、以上の課題を解決し、回路を簡易化、無調整
化、低消費電力化および高速化できる構成の多相ＰＳＫ
または多値ＣＡＭディジタル変調回路を提供することを
目的とする。

〔課題を解決するための手段〕

本発明のディジタル変調回路は、信号点の座標をあらか
じめ定められた複数のレベル値の組み合わせにより表す
手段と、複数のレベル値のそれぞれに対する応答波形を
記憶する記憶手段と、この記憶手段から上記組み合わせ
に対応して出力された応答波形を加算する加算手段とを
備えたことを特徴とする。

上記表す手段は、上記複数のレベル値として加減算の組
み合わせで信号空間上のすべての信号点の同相成分およ
び直交成分を表せるように設定されたＡ１、Ａ２、・・
・、Ａ、を用い、割り当てられた信号点の同相成分およ
び直交成分に対して八〇が加算されるか減算されるかを
１ビツトの符号ＩｉおよびＱ、で表し、ｋ個の符号ＣＩ
＋　、１２　、・・・■５〕＄よび〔Ｑ１１Ｑ２、・・
・、０．〕をＩ信号およびＱ信号としてシンボル毎に出
力する手段を含むことが望ましい。ただしｋは整数であ
る。

このとき上記記憶手段は、符号ＩｔおよびＱｉが別個に
入力される２に個のメモリを含み、各メモリは、Ｎシン
ボル分の符号りまたはＱｉに対して、それぞれ出力振幅
がＡ＋　に比例したフィルタ出力波形データＳ１を出力
する手段を含むことが望ましい。２に個のメモリの出力
は、加算手段により加算される。

上記表す手段はさらに、割り当てられた信号点の番号に
入力データのタイミングクロックに同期してあらかじめ
定められた数を加算または減算する手段を含むことがで
きる。このとき、加算または減算する手段を動作または
停止させる手段を備えることができる。

〔作　用〕

信号点の■成分およびＱ成分に対して、その値毎に時間
応答波形を記憶するのではなく、その値を加減算により
得ることのできるレベル値毎に時間応答波形を記憶する
。このレベル値は、その加減算の組み合わせによりＩ成
分およびＱ成分を表すことのできる値であり、その数は
Ｉ成分およびＱ成分のとりうる値の数より少ない。した
がって各成分がｍビットで表される２Ｍ″相のディジタ
ル変調において、ｍの値が大きくなっても、メモリ量の
増加を抑えることができる。

また、割り当てられた信号点の番号に別の数を加算また
は減算することにより、あるシンボル毎に信号点が回転
するような変調を行うことができる。さらに、この加算
または減算を動作または停止させれば、同一の回路で変
調方式を切り替えることができる。

〔実施例〕

第１図は本発明第一実施例ディジタル変調回路のブロッ
ク構成図である。ここでは、８相ＰＳＫ変調回路に本発
明を実施した例を示す。

このディジタル変調回路は、入力端子１の人カディジタ
ル信号に対して二次元信号空間上のあらかじめ定められ
た複数の信号点のいずれかを割り当てるマツピング手段
としてマツピング回路２を備え、割り当てられた信号点
の座標を表す二系列のディジタルデータを出力する座標
データ出力手段として同相・直交分配回路３を備え、こ
の二系列のディジタルデータのそれぞれに対応して帯域
制限された波形を出力する波形出力手段を備え、この波
形出力手段の二つの出力で直交搬送波をそれぞれ変調す
る直交変調手段として直交変調器８を備える。

ここで本実施例の特徴とするところは、同相・直交分配
回路３が、信号点の座標をあらかじめ定められた複数の
レベル値の組み合わせにより表す手段を備え、波形出力
手段が、上記複数のレベル値のそれぞれに対する応答波
形を記憶する記憶手段としてＲＯＭフィルタ４ａ−１，
４ｂ−１，４ａ−２，４ｂ−２を備え、この記憶手段か
ら上記組み合わせに対応して出力された応答波形を加算
する加算手段として加算器５−１．５−２を備えたこと
にある。

加算器５−１．５−２の出力はそれぞれ、Ｄ／Ａ変換器
６−１．６−２および低域通過フィルタ７−１．７−２
を介して直交変調器８に供給される。

マツピング回路２は、ディジタル信号入力端子１に入力
されたディジタルデータを信号空間上の８個の信号点の
いずれかに割り当て、その信号点の番号データを出力す
る。

同相・直交分配回路３は、マツピング回路２から入力さ
れた番号データに対応した信号点について、その同相成
分と直交成分とをそれぞれ振幅レベルＡ！　、Ａ２で表
し、これらの振幅レベルＡ＋、Ａ２の加減算を表す符号
データ〔１１、■２〕および（Ｑ＋　、Ｑ２　）を出力
する。

すなわち同相・直交分配回路３は、信号点の同相成分お
よび直交成分がそれぞれ、ＡＩ＋Ａ２、ＡＩ　　Ａ２　
、　ＡＩ　＋Ａ２または−ＡＩ　　Ａ２のいずれかで表
されるように振幅レベルＡｔ　ＳＡ２を選択し、マツピ
ング回路２から人力された番号データに対応する振幅レ
ベルを表すことができるように各符号「＋」または「−
」を選択し、それを符号データ〔１１、工２〕または（
Ｑ＋　、Ｑ２　）で表す。例えば、「＋」を「１」、「
−」を「０」で表すとする。このとき、同相成分が例え
ば振幅レベルＡｌ＋Ａ２に対応する場合には、符号デー
タＣＩ＋　、Ｉ２　〕として〔Ｉ１１〕を出力する。

振幅レベルＡ、−Ａ２に対応するときには、符号データ
［ｔ　、Ｉ２　］として〔Ｉ１０〕を出力する。振幅レ
ベル−Ａ１上Ａ２の場合も同様であり、直交成分につい
ても同様である。

ＲＯＭフィルタ４ａ−１，４ｂ−１，４ａ−２，４ｂ−
２には、それぞれ符号データＩ＋　、Ｉ２　、Ｑ＋　Ｓ
Ｑｌが入力される。ＲＯＭフィルタ４ａ−１は、Ｎシン
ボル分の符号データ列Ｉｌｌ〜ＩＩＮをアドレス入力と
し、その符号データ列に対応するフィルタ出力波形デー
タＳ１１を出力する。同様にＲＯＭフィルタ４ｂ−１，
４ａ−２および４ｂ−２は、それぞれ符号データ列Ｉ２
□〜ｌ２）Ｉ・Ｑ目〜ＱＩに・Ｑ２１〜Ｑ２Ｎをアドレ
ス入力とし、波形データＳ２□、Ｓ１１．３２１ｋを出
力する。

加算器５−１はＲＯＭフィルタ４ａ−１の出力とＲＯＭ
フィルタ４ｂ−１の出力とを加算し、加算器５−２はＲ
ＯＭフィルタ４ａ−２の出力とＲＯＭフィルタ４ｂ−２
の出力とを加算する。

Ｄ／Ａ変換器６−１．６−２はそれぞれ加算器５−１．
５−２の出力をアナログ値に変換する。低域通過フィル
タ７−１．７−２はＤ／Ａ変換器６−１．６−２の出力
に含まれる高周波数成分を除去する。直交変調器８は、
低域通過フィルタ７−１．７−２の出力に位相がπ／２
だけ異なる二つの搬送波を乗算し、その出力を合成して
出力端子９に変調波を出力する。

第２図はマツピング回路２の一例を示すブロック構成図
である。

フリップフロップ２Ｌ　２２は、人力データのシンボル
レートと同期したサンプルクロック２３で駆動され、入
力データを１シンボル毎に８個の信号点のうちの１つの
信号点に割り当て、その信号点にあらかじめ割り当てら
れた番号０〜７をｍ＝３ビツトのデータとして出力する
。

第３図は同相・直交分配回路３の動作を説明する図であ
り、８相ＰＳＫにおける信号空間上の信号点配置と、信
号レベルＡ、、Ａ２との関係を示す。

８相ＰＳＫにおける信号点は、信号空間上において、原
点を中心とする円上に互いにπ／４だけ異なって配置さ
れる。円の半径をｒとすると、各信号点がとりうる工成
分ふよびＱ成分の値は、±ｒ　−ｃｏｓ（−π／８）　
、±ｒ　・ｃｏｓ（３π／８）のいずれかである。これ
らの４つの値を振幅レベルＡ＋　、Ａ２の加減算で表す
には、 Ａ、　＋Ａ、　＝　ｒ　−ｃｏｓ（３π／８）Ａ＋　　
　−Ａ２　　　＝　　ｒ　　　−ｃｏｓ（−π／８）の
連立方式を解く。これにより、 Ａ、　＝　ｒ　−５ｉｎ（π／８）　・ｃｏｓ（π／４
）Ａ２　＝　ｒ　−５ｉｎ、（ｙｒ／４）　・ｃｏｓ（
π／８）が得られる。この振幅レベルＡ＋　、Ａ２を用
いると、第３図に示した０〜７の信号点のＩ成分および
Ｑ成分は、第１表に示すように表される。

（以下本頁余白） 第 表 同相・直交分配回路３は、第１表に示したように表され
るＩ成分およびＱ成分について、振幅レベルＡ＋　、Ａ
ｘの符号を表す符号データＣＩ、、ＸＺ）および［Ｑｔ
　ＳＣ２）を出力する。正符号に対して「ｌ」、負符号
に対して「０」を出力することにすると、８個の信号点
に対する符号データは第２表に示すようになる。

第　　　２　　　表 第４図はＲＯＭフィルタ４ａ−１，４ｔｌ−Ｌ　４ａ−
２および４ｂ−２の人出力の関係を示す。（ａ）はＲＯ
Ｍフィルタの入力データ列、（ｂ）はこの入力データ列
に対する振幅Ａｔの信号、（Ｃ）はＲＯＭフィルタの出
力をＤ／Ａ変換した出力を示す。

ＲＯＭフィルタ４ａ−１，４ｂ−１，４ａ−２および４
ｂ−２としては、第１１図に示した従来例と同等の構成
のものをそれぞれ用いる。ただし、入力データはＩ１、
Ｉ２、ＱｌまたはＱ２の符号データであり、出力波形デ
ータは、振幅レベルＡ１　またはＡ２に比例した信号を
フィルタリングしたときの出力波形を表すデータである
。

また、ＲＯＭフィルタ４ａ−１，４ｂ−１，４ａ−２お
よび４ｂ−２はそれぞれ、Ｎシンボル分の入力データ列
に対して、その中心のシンボルに対する波形データを出
力する。したがって、Ｎシンボル分の入力データ列だけ
では、１シンボル分の波形データしか得られない。入力
データが１シンボルずつ連続して入力されたときに、連
続的な波形データが得られる。

さらに詳しく説明すると、ＲＯＭフィルタ４ａ−１，４
ａ−２はそれぞれ、符号データ１１、Ｑ工のデータに対
して、振幅レベルＡ＋　に比例した信号のフィルタリン
グ出力の波形データＳ目、ＳＩＱを出力する。同様に、
ＲＯＭフィルタ４ｂ−１，４ｂ−２はそれぞれ、符号デ
ータ１２、Ｑ２のデータに対して、振幅レベルＡ２に比
例した信号のフィルタリング出力の波形データＳ　２１
　ｓ　Ｓ　２　Ｑを出力する。

ＲＯＭフィルタ４ａ−１，４ｂ−１，４ａ−２および４
ｂ−２は線形系であり、加算器５−１．５−２で加算す
ると、信号点を表す４値の■成分とＱ成分とに関して、
それぞれ帯域制限されたベースバンド信号が得られる。

この信号をＤ／Ａ変換器６−１．６−２でアナログ信号
に変換し、直交変調器８に人力する。これにより、８相
ＰＳＫ変調波が得られる。

この実施例では加算後の信号をＤ／Ａ変換しているが、
ＲＯＭフィルタの出力をＤ／Ａ変換してからアナログ加
算することもできる。また、信号レベルＡ１、Ａ２とし
て他の組み合わせを用いることもでき、符号データによ
り「＋」を「０」、「−」を「１」で表してもよい。さ
らに、同相・直交分配回路３によるマツピング方法を変
更すれば、同等の回路構成で、第５図に示すような信号
点配置をもつ１６　Ｑ　Ａ　Ｍ信号を得ることができる
。

第６図は本発明第二実施例ディジタル変調回路のブロッ
ク構成図である。

この実施例は、π／４シフ）ＱＰＳＫ変調回路で本発明
を実施したものである。この実施例について説明する前
に、π／４シフ）ＱＰＳＫについて説明する。

第７図はπ／４シフトＱＰＳＫ信号の信号点配置を示す
。π／４シフ）ＱＰＳＫの信号点は、ＱＰＳＫ信号が１
シンボル周期毎にπ／４ラジアンずつ回転した配置とな
る。このため、同一の人力ディジタル信号に対して、割
り当てられる信号点の番号が時開とともに変化する。

第６図に示した実施例回路は、マツピング回路２と同相
・直交分配回路３との間に加減算回路１０が挿入され、
この加減算回路１０にカウンタ１１の出力が供給される
ことが第一実施例と異なる。

７二の実施例において、マツピング回路２は、大力ディ
ジタル信号に対して、第７図（ａ）、ら）に示す８個の
信号点「０」〜「７」のうち、「０」、「２」、「４」
、「６」または「１」、「３」、「５」、「７−１の４
個の信号点のいずれかを割り当てる。

これらの信号点をπ／４ずつシフトさせるには、信号点
の番号を１ずつ加算または減算する必要がある。そこで
、カンウタ１１により、入力データのタイミングクロッ
クに同期した「Ｑ」〜「７」のデータを作成し、それを
タイミングクロック毎にマツピング回路２の出力に加算
または減算する。

加算か減算かにより、π／４シフトの方向が決まる。

以上の処理により、π／４シフ）ＱＰＳＫのマツピング
を容易に行うことができる。

加減算回路１０の出力データからＩ成分とＱ成分とのそ
れぞれのベースバンド信号を得る構成は、第一実施例と
同等である。

本実施例はまた、π／４シフ）ＰＳＫ信号とＱＰＳＫ信
号とを切り替えてマツピングすることができる。すなわ
ち、加減算回路１０には変調切替制御端子１２が設けら
れ、加減算回路１０における加減算の動作を制御できる
。

ＱＰＳＫ信号を選択する場合には、加減算回路１０の動
作を停止させ、マツピング回路２からのデータを直接同
相・直交分配回路３に人力する。そのときの信号点配置
は第７図（ａ）に示したようになり、ＱＰＳＫ信号が得
られる。加減算回路１０を動作させた場合には、π／４
シフ１−ＱＰＳＫ信号が得られる。

また、加減算回路１０の動作を停止させるには、カウン
タ１１の出力データをゲート回路によりすべて零に設定
してもよい。

このように、マツピング回路２に接続した加減算回路１
０の動作と停止とを制御することにより、全く同一の回
路で複数の変調方式を実現できる。

以上の実施例では、信号点の同相成分および直交成分が
３値のデータで表される場合について説明したが、１６
ＰＳＫ、６４ＱＡＭな、ど、信号点の同相成分あるいは
直交成分が４値を越える場合でも、それを表す振幅レベ
ルＡＨ％　Ａ２　、・・・、Ａつを新たに定義すること
により同様に実施できる。

このように、本発明では、同相成分および直交成分が３
値以上で表される変調方式において、帯域制限のために
、アナログフィルタを使用せず、ＲＯＭフィルタを用い
てディジタル変調回路を構成できる。この構成において
、マツピング回路２および同相・直交分配回路３は小規
模の論理回路で構成でき、無調整化、低消費電力化、小
型化などが可能となる。

〔発明の効果〕

以上説明したように、本発明のディジタル変調回路は、
多値で表される信号点を特定のレベル加減算の組み合わ
せで表現するため、ＲＯＭフィルタの利用が容易となり
、回路の小型化、無調整化、低消費電力化および高速化
を実現でき、ＬＳＩ化が容易となる。

また、入力ディジタル信号に対するマツピング出力に所
定の周期でカウンタの出力信号を加減算することで、そ
の周期毎に信号点が回転するような変調方式に対しても
、高精度にスペクトル整形された変調波を得ることがで
きる。

さらに、加減算動作を停止する制御機能を設けることに
より、同一の回路で複数方式の変調波を容易に得ること
ができる。

【図面の簡単な説明】

第１図は本発明第一実施例ディジタル変調回路のブロッ
ク構成図。 第２図はマツピング回路の一例を示すブロック構成図。 第３図は同相・直交分配回路の動作説明図。 第４図はＲＯＭフィルタの人出力の関係を示す図。 第５図は１６ＣＡＭ信号の信号点配置を示す図。 第６図は本発明第二実施例ディジタル変調回路のブロッ
ク構成図。 第７図はπ／４シフ）ＱＰＳＫ信号の信号点配置を示す
図。 第８図は４相ＰＳＫ信号の信号点配置を示す図。 第９図は一般的な４相ＰＳＫ変調回路のブロック構成図
。 第１０図はディジタル信号処理を利用した従来例４相Ｐ
ＳＫ変調回路のブロック構成図。 第１１図はＲＯＭフィルタの構成を示すブロック構成図
。 第１２図は８相ＰＳＫ信号の信号点配置を示す図。 １．９１．１０１．１１１・・・入力端子、２．１０２
・・・マツピング回路、３．１０３・・・同相・直交分
配回路、４ａ−１，４ｂ−１，４ａ−２，４ｂ−２，１
０４−１，１１０４−２−ＲＯフィルタ、５−１．５−
２・・・加算器、６−１．６−２．１０６−１．１０６
−２・・・Ｄ／Ａ変換器、７−１．７−２．９３−１．
９３−２．１０７−１．１０７−２・・・低域通過フィ
ルタ、８．９８．１０８・・・直交変調器、９．９９．
１０９・・・出力端子、１０・・・加減算回路、１１．
１１４・・・カウンタ、１２・・・変調切替制御端子、
２１．２２・・・フリップフロップ、２３．１１５・・
・サンプルクロック、９２・・・レベル発生回路、１１
２・・・シフトレジスタ、１１３・・・シンボルクロッ
ク、１１６・・・ＲＯＭ０

Claims (1)

1. 【特許請求の範囲】 １、入力ディジタル信号に対して二次元信号空間上のあ
   らかじめ定められた複数の信号点のいずれかを割り当て
   るマッピング手段と、 割り当てられた信号点の座標を表す二系列のディジタル
   データを出力する座標データ出力手段と、この二系列の
   ディジタルデータのそれぞれに対応して帯域制限された
   波形を出力する波形出力手段と、 この波形出力手段の二つの出力で直交搬送波をそれぞれ
   変調する直交変調手段と を備えたディジタル変調回路において、 上記座標データ出力手段は、信号点の座標をあらかじめ
   定められた複数のレベル値の組み合わせにより表す手段
   を含み、 上記波形出力手段は、上記複数のレベル値のそれぞれに
   対する応答波形を記憶する記憶手段と、この記憶手段か
   ら上記組み合わせに対応して出力された応答波形を加算
   する加算手段とを含むことを特徴とするディジタル変調
   回路。