JPH03150484A - Semiconductor device - Google Patents

Abstract

PURPOSE:To test a macrofunction cell and a basic gate cell individually without providing any additional circuit by placing all output cells of the macrofunction cell, composed of the basic gate cell and plural basic gate cells, in a high- impedance state. CONSTITUTION:When a three-state output cell 13 of the macrofunction cell is tested, a three-state control input 18 is held at high level to make the output of the macrofunction cell appears on an electric conductor 16, a test signal is applied from the input terminal of the macrofunction cell, and the operation of the macrofunction cell is observed through an external connection terminal 17. Further, when the basic gate cell 15 is tested, the three-state control input 18 is held at low level, the output cells 13 of the macrofunction cell is placed in the high-impedance state, and a test input is applied to the basic gate cell 15 from the external connection terminal 17 to test the basic gate cell 15.

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明はマクロ機能セルを有する標準セル方式集積回路
に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application 1] The present invention relates to a standard cellular integrated circuit having macro functional cells.

［従来の技術１ 従来の標準セル方式集積回路のマクロ機能セルの出力セ
ルは、マクロ機能セルの動作機能の必要性により論理的
に２つの値を持つノーマル出力セルと、更にハイインピ
ーダンス状態を加えた３つの値を持つスリースティト出
力セルを選択して使用していた。[Prior art 1] The output cell of a macro function cell in a conventional standard cell type integrated circuit is a normal output cell which logically has two values, and a high impedance state is added depending on the necessity of the operation function of the macro function cell. A three-stit output cell with three values was selected and used.

従来この種の装置として第１図、第２図に示すようにマ
クロ機能セルの出力を基本ゲートセルによって構成され
る回路に入力するものがあった。Conventionally, there has been a device of this type, as shown in FIGS. 1 and 2, in which the output of a macro functional cell is input to a circuit constituted by basic gate cells.

第１図においてｌはマクロ機能セルのノーマル出力セル
、２はマクロ機能セルブロック、３は基本ゲートセル、
４はマクロ機能セルと基本ゲートセルを接続する配線。In FIG. 1, l is a normal output cell of a macro functional cell, 2 is a macro functional cell block, 3 is a basic gate cell,
4 is the wiring that connects the macro function cell and the basic gate cell.

第２図において５はマクロ機能セルのノーマル出力セル
、６はマクロ機能セルブロック、７は基本ゲートセル、
８ａ、８ｂはマクロ機能セルと基本ゲートセルを接続す
る配線、９はセレクタ、１０．１１は集積回路外部との
接続端子である。集積回路の規模が比較的に小さい時は
、第１図に示す回路のように集積回路のテストを集積回
路全体について同時に行なっていた。In FIG. 2, 5 is a normal output cell of a macro functional cell, 6 is a macro functional cell block, 7 is a basic gate cell,
8a and 8b are wirings connecting the macro functional cell and the basic gate cell, 9 is a selector, and 10.11 is a connection terminal with the outside of the integrated circuit. When the scale of an integrated circuit is relatively small, the entire integrated circuit is tested simultaneously, as in the circuit shown in FIG.

しかし集積度が増すに従って集積回路全体を同時にテス
トすることが困難になってきた。そこで第２図に示すよ
うにマクロ機能セルと基本ゲートセルの間に外部との接
続端子及びセレクタを設けて、マクロ機能セルと基本ゲ
ートセルを別々にテストできるようにしていた。However, as the degree of integration increases, it has become difficult to test the entire integrated circuit simultaneously. Therefore, as shown in FIG. 2, an external connection terminal and a selector are provided between the macro functional cell and the basic gate cell, so that the macro functional cell and the basic gate cell can be tested separately.

［発明が解決しようとする課題］ しかし、前述の従来技術ではマクロ機能セルと基本ゲー
トセルの間に外部との接続端子を設けてマクロ機能セル
と基本ゲートセルを別々にテストを行なうためには、セ
レクタ等の追加回路を設ける必要があった。そこで本発
明はこのような問題を解決するもので、その目的とする
ところは追加回路を設けることなくマクロ機能セルと基
本ゲートセルを別々にテストする方法を提供するところ
にある。[Problems to be Solved by the Invention] However, in the prior art described above, in order to provide an external connection terminal between the macro functional cell and the basic gate cell and to test the macro functional cell and the basic gate cell separately, it is necessary to use a selector. It was necessary to install additional circuits such as SUMMARY OF THE INVENTION The present invention aims to solve these problems, and its purpose is to provide a method for testing macro functional cells and basic gate cells separately without providing additional circuitry.

［課題を解決するための手段］ 本発明の半導体装置は、標準セル方式集積回路において
、基本ゲートセルと複数の基本ゲートセルより構成され
るマクロ機能セルを有し、該マクロ機能セルの全ての出
力セルはハイ・インピーダンス状態となることを特徴と
する。[Means for Solving the Problems] A semiconductor device of the present invention has a macro functional cell composed of a basic gate cell and a plurality of basic gate cells in a standard cell type integrated circuit, and all output cells of the macro functional cell is characterized by being in a high impedance state.

１作　用１ 本発明の上記構成によれば、マクロ機能セルの全出力セ
ルがハイ・インピーダンス状態を持つことにより、ハイ
・インピーダンス制御信号でマクロ機能セルの出力セル
を電気的に絶縁でき、基本ゲートセルを追加しテスト回
路を構成せずにマクロ機能セルと基本ゲートセルを別々
にテストすることができる。1 Effect 1 According to the above configuration of the present invention, all the output cells of the macro functional cell have a high impedance state, so that the output cells of the macro functional cell can be electrically isolated by a high impedance control signal, and the basic Macro function cells and basic gate cells can be tested separately without adding gate cells and configuring test circuits.

〔実　施　例〕〔Example〕

第３図は本発明による標準セル方式集積回路の一実施例
である。第３図において、１３はマクロ機能セルのノー
マル出力を本発明においてスリースティト出力に変更し
たセル、１４はマクロ機能セルブロック、１５は基本ゲ
ートセル、１６はマクロ機能セルと基本ゲートセルを接
続する配線、１７は集積回路外部との接続端子、１８は
マクロ機能セルブロックのスリースティト出力セルのス
リースティト制御入力である。FIG. 3 is an embodiment of a standard cellular integrated circuit according to the present invention. In FIG. 3, 13 is a cell in which the normal output of a macro functional cell is changed to a three-state output according to the present invention, 14 is a macro functional cell block, 15 is a basic gate cell, 16 is a wiring connecting the macro functional cell and the basic gate cell, 17 is a connection terminal to the outside of the integrated circuit, and 18 is a three-stit control input of a three-stit output cell of the macro functional cell block.

次にこの集積回路の実施例について説明する。Next, an embodiment of this integrated circuit will be described.

第３図において実際に集積回路を使用する時は、１３の
マクロ機能セルの出力セルはハイ・インピーダンス状態
にせず、１８のスリースティト制御入力は高レベルで使
用する。また１３の出力セルの信号は、１５の基本ゲー
トセルの入力に接続される。この集積回路のマクロ機能
セルのテストを行なう時は、１８のスリースティト制御
入力は高レベルにして、マクロ機能セルの出力が１６に
現われるようにし、図示されないマクロ機能セルの入力
端子よりテスト信号を加え、１７の外部接続端子よりマ
クロ機能セルの動作を観測する。また、基本ゲートセル
ブロックのテストを行なう時は、１８のスリースティト
制御入力を低レベルにし、１３のマクロ機能セルの出力
セルをハイ・インピーダンス状態にして、１７の外部接
続端子より基本ゲートセルにテスト入力を加え基本ゲー
トセルブロックのテストを行なう。When the integrated circuit in FIG. 3 is actually used, the output cells of the 13 macro function cells are not put into a high impedance state, and the 18 three-stit control inputs are used at a high level. The signals of the 13 output cells are also connected to the inputs of the 15 basic gate cells. When testing the macro functional cell of this integrated circuit, the three-stit control input 18 is set to high level so that the output of the macro functional cell appears at 16, and the test signal is input from the input terminal of the macro functional cell (not shown). In addition, the operation of the macro functional cell is observed through 17 external connection terminals. When testing the basic gate cell block, set the 18 three-stit control input to a low level, set the output cells of the 13 macro function cells to a high impedance state, and test the basic gate cell from the external connection terminal 17. Add input and test the basic gate cell block.

［発明の効果］ 以上述べたように、この発明によればマクロ機能セルの
出力セルをスリースティト出力セルにすることにより、
一つの集積回路内の論理動作テストな、マクロ機能セル
単体で行なえるとともにテスト用の追加回路が不要にな
るという効果を有する。[Effects of the Invention] As described above, according to the present invention, by making the output cell of the macro functional cell a three-stit output cell,
This has the advantage that a logic operation test within one integrated circuit can be performed on a single macro function cell, and an additional circuit for testing is not required.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、テスト回路が全く加わっていない集積回路の
マクロ機能セルと基本ゲートセルの接続部分の論理回路
図である。 第２図はセレクタによるテスト回路が付加された集積回
路のマクロ機能セルと基本ゲートセル接続部分の論理回
路図である。 第３図は、本発明の一実施例による集積回路のマクロ機
能セルと基本ゲートセル接続部分の論理回路図である。 １・・・・・・マクロ機能セルのノーマル出力セル ２・・・・・・マクロ機能セルブロック３・・・・・・
基本ゲートセル ４・・・・・・配線 ５ ６　・　・　・　・ ７　・　・　・　・ ８　ａ、　８ｂ ９　・　・　・　・ １０、１　ｌ　・ １２　・　・　・　・ １３　・　・　・　・ ・・マクロ機能セルのノーマル 出力セル ・マクロ機能セルブロック ・基本ゲートセル ・配線 セレクタ ・集積回路外部との接続端子 ・テスト用セレクト入力端子 ・・マクロ機能セルのスリーステ イト出力セル ・マクロ機能セルブロック 基本ゲートセル ・配線 ・集積回路外部との接続端子 ・スリースティト制御入力 以上FIG. 1 is a logic circuit diagram of a connection portion between a macro function cell and a basic gate cell of an integrated circuit to which no test circuit is added. FIG. 2 is a logic circuit diagram of a connection portion between a macro functional cell and a basic gate cell of an integrated circuit to which a test circuit using a selector is added. FIG. 3 is a logic circuit diagram of a connection portion between a macro functional cell and a basic gate cell of an integrated circuit according to an embodiment of the present invention. 1...Normal output cell of macro function cell 2...Macro function cell block 3...
Basic gate cell 4...Wiring 5 6...7...8 a, 8b 9...10,1 l...12...13...Macro function cell Normal output cell, macro function cell block, basic gate cell, wiring selector, connection terminal to the outside of the integrated circuit, select input terminal for testing, three-state output cell of macro function cell, macro function cell block, basic gate cell, wiring, integration Connection terminal with external circuit/3-stit control input or higher

Claims (1)

【特許請求の範囲】 ａ）標準セル方式集積回路において、 ｂ）基本ゲートセルと複数の基本ゲートセルより構成さ
れるマクロ機能セルを有し、 ｃ）該マクロ機能セルの全ての出力セルは、ハイ・イン
ピーダンス状態となることを特徴とする半導体装置。[Claims] a) A standard cell type integrated circuit, b) having a macro functional cell composed of a basic gate cell and a plurality of basic gate cells, and c) all output cells of the macro functional cell are high-voltage cells. A semiconductor device characterized by being in an impedance state.