JPH03149620A - Microprocessor - Google Patents
MicroprocessorInfo
- Publication number
- JPH03149620A JPH03149620A JP1289081A JP28908189A JPH03149620A JP H03149620 A JPH03149620 A JP H03149620A JP 1289081 A JP1289081 A JP 1289081A JP 28908189 A JP28908189 A JP 28908189A JP H03149620 A JPH03149620 A JP H03149620A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- reset
- program
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Stored Programmes (AREA)
Abstract
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロプロセッサに関する。[Detailed description of the invention] Industrial applications The present invention relates to microprocessors.
従来の技術
一般的に、コンピュータシステムにおいては、電源投入
時のりセットによるプログラムの実行開始をコールドス
タート、コールドスタート後のリセットによるプログラ
ムの実行開始をつオームスタートと呼んでいる。そのう
ちのコールドスタートでは、電源投入後にコンピュータ
システム中にあるプリンタやＣＲＴ （Ｃａｔｈｏｄｅ
Ｒａｙ Ｔｕｂｅ）ターミナルなとの周辺装置を初期
化するプログラムが実行されるが、この処理は電源投入
時の１回だけでよい場合が多い、このコールドスタート
の初期化プログラムは、マイクロコンピュータシステム
の場合、通常ＲＯＭ （Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏ
ｒｙ）に書込まれている。2. Description of the Related Art In general, in computer systems, the start of program execution by reset at power-on is called a cold start, and the start of program execution by reset after a cold start is called an ohm start. One of these cold starts is when the printer or CRT (Cathode) in the computer system is
(Ray Tube) A program is executed to initialize peripheral devices such as terminals, but in many cases this process only needs to be performed once when the power is turned on.This cold start initialization program is , Normal ROM (Read Only Memo
ry).
そこで、従来のマイクロプロセッサでは、コールドスタ
ートの後のウォームスタートを可能にするために、コー
ルドスタートによる初期化の終了後、上記ＲＯＭのアド
レスマツプにおけるリセットアドレスを別のメモリブロ
ック（通常はフロッピーディスクなどの外部記憶装置か
ら主プログラムがロードされたＲ Ａ Ｍ （Ｒａｎｄ
ｏ−＾ｃｃｅｓｓ Ｎｅｓｉｏｒｙ））に書かれたリセ
ットアドレスに変更するための外部ハードウェアが付加
される。Therefore, in conventional microprocessors, in order to enable a warm start after a cold start, after initialization by a cold start, the reset address in the address map of the ROM is moved to another memory block (usually a floppy disk, etc.). The main program is loaded from the external storage device of RAM (Rand
External hardware is added to change the reset address written in o-^ccessNesiory)).
発明が解決しようとする課題
上述した従来のマイクロプロセッサでは、リセット入力
によって特定のアドレスからの１０グラムの実行開始、
つまりコールドスタートのみが可能となる構成であるた
め、コールドスタートとウォームスタートとを区別して
行うには外部ハードウェアの付加が必要である。このた
め、リセット条件が多数存在し、かつ、その条件に応じ
て実行アドレスを変更したい場合、つまりコールドスタ
ートのほか多種類のウォームスタートを選択的に行いた
い場合には追加すべき外部ハードウェアが非常に複雑に
なるという問題点があった。Problems to be Solved by the Invention In the conventional microprocessor described above, execution of 10 grams from a specific address is started by a reset input,
In other words, since the configuration is such that only a cold start is possible, external hardware must be added to distinguish between a cold start and a warm start. Therefore, if there are many reset conditions and you want to change the execution address according to those conditions, that is, if you want to selectively perform various types of warm starts in addition to cold starts, you need to add external hardware. The problem was that it was extremely complicated.
したがって本発明の目的は、複雑な外部ハードウェアの
追加を要することなくコールドスタートとウォームスタ
ートとを区別して行うことのできるマイクロプロセッサ
を提供することである。SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a microprocessor that can distinguish between a cold start and a warm start without requiring the addition of complex external hardware.
課題を解決するための手段
本発明は、電源投入時にリセット信号を受けた場合は電
源投入時用の初期化プログラムの実行開始アドレスを設
定するためのアドレス設定信号を生成し、電源投入後に
リセット信号を受けた場合はそのリセットｗｉ間中に外
部から入力されリセット期間中は無効となる少なくとも
１つの入力信号をリセット期間中またはリセット解除の
タイミングでサンプリングして、その入力信号の論理状
態に応じた初期化プログラムの実行開始アドレスを設定
するためのアドレス設定信号を生成する開始アドレス生
成回路と、
開始アドレス生成回路によって生成されるアドレス設定
信号に応じた初期値を設定する命令フェッチ用のプログ
ラム・カウンタとを含むことを特徴とするマイクロプロ
セッサである。Means for Solving the Problems The present invention generates an address setting signal for setting the execution start address of an initialization program at power-on when a reset signal is received at power-on, and generates a reset signal after power-on. If the input signal is input from the outside during the reset period and is invalid during the reset period, at least one input signal is sampled during the reset period or at the timing of reset release, and the signal is input according to the logic state of the input signal. A start address generation circuit that generates an address setting signal to set the execution start address of the initialization program, and a program counter for instruction fetch that sets an initial value according to the address setting signal generated by the start address generation circuit. A microprocessor characterized by comprising:
作 用
本発明によれば、電源投入時のリセット信号によって開
始アドレス生成回路からは電源投入時用の初期化プログ
ラムの実行開始アドレスを設定するためのアドレス設定
信号が生成され、プログラム・カウンタではこれに対応
した初期値が設定され、その初期化プログラムが実行さ
れる。電源投入時以後に入力されるリセット信号に対し
て、開始アドレス生成回路ではそのリセット期間中に外
部から与えられる入力信号の論理状態に応じた初期化プ
ログラムの実行開始アドレスを設定するためのアドレス
設定信号がリセット解除後に生成され、プログラム・カ
ウンタではそのアドレス設定信号に応じた初期値が設定
され、その初期化プログラ１１が実行される。According to the present invention, the start address generation circuit generates an address setting signal for setting the execution start address of the initialization program when the power is turned on in response to a reset signal when the power is turned on, and the program counter uses this signal. Initial values corresponding to are set and the initialization program is executed. For the reset signal that is input after the power is turned on, the start address generation circuit performs address setting to set the execution start address of the initialization program according to the logic state of the input signal applied from the outside during the reset period. A signal is generated after the reset is released, an initial value is set in the program counter according to the address setting signal, and the initialization program 11 is executed.
実線例
第１図は、本発明の一実施例であるマイクロプロセッサ
の要部を概略的に示すブロック図である。Solid Line Example FIG. 1 is a block diagram schematically showing the main parts of a microprocessor that is an embodiment of the present invention.
開始アドレス生成回路ｌは、電源投入時の初期化プログ
ラムの実行開始アドレスを設定するためのアドレス設定
信号とユーザによるスイッチ入力などに基づく再初期化
実行時の初期化プログラムの実行開始アドレスを設定す
るためのアドレス設定信号とを区別して生成する機能を
持つ回路である。The start address generation circuit l sets an address setting signal for setting the execution start address of the initialization program when the power is turned on, and an execution start address of the initialization program when re-initialization is executed based on a switch input by the user. This circuit has the function of generating an address setting signal separately for the address setting signal.
すなわち、電源投入時のリセット信号を受けるとき、開
始アドレス生成回路１はそのリセット解除のタイミング
でコールドスタート用の実行開始アドレスを設定するた
めのアドレス設定信号を生成し、コールドスタート後の
リセット信号を受けるときは、そのリセット期間中にマ
イクロプロセッサ外部から制御用として入力される１つ
または複数の入力信号（この入力信号はリセット期間中
において無効である）をリセット期間中またはリセット
解除のタイミングでサンプリングして、リセット解除後
その入力信号の論理状態に応じたウォームスタート用の
実行開始アドレスを設定するためのアドレス設定信号を
生成する。That is, when receiving a reset signal at power-on, the start address generation circuit 1 generates an address setting signal for setting an execution start address for a cold start at the timing of canceling the reset, and generates a reset signal after a cold start. During the reset period, one or more input signals input for control purposes from outside the microprocessor (this input signal is invalid during the reset period) is sampled during the reset period or at the timing of reset cancellation. Then, after the reset is released, an address setting signal is generated for setting an execution start address for warm start according to the logic state of the input signal.
次段のプログラム・カウンタは命令フェッチ用の回路で
あって、上記開始アドレス生成回路１で生成されるアド
レス設定信号に応じた初期値を設定し、アドレス−ラッ
チ３およびアドレスバスライン４を介して図示しないＲ
ＯＭ （初期化プログラムを含む各穫プログラムが書込
まれている）に設定されたアドレス信号を与える。The program counter at the next stage is a circuit for fetching instructions, and sets an initial value according to the address setting signal generated by the start address generation circuit 1. R not shown
Give the address signal set to the OM (in which various programs including the initialization program are written).
ＡＬＵ （＾ｒｉｔｈｍｅｔｉｃ Ｌｏｇｉｃ Ｕｎｉ
ｔ ；算術論理ユニット）５は、各種の演算処理を行う
機能を持つ回路である。ALU (^rithmetic Logic Uni
t; arithmetic logic unit) 5 is a circuit having the function of performing various arithmetic operations.
レジスタ・ファイル６は、上記ＡＬＵ５で演算した結果
を格納しておくための回路である。The register file 6 is a circuit for storing the results calculated by the ALU 5.
命令レジスタフは、上記ＲＯＭから読出されデータ・パ
スライン９を経て送られてくる命令を受は取り、これを
実行するために一時保持しておくためのレジスタである
。デコーダ８は、命令レジスタフで保持された命令デー
タを解読するための回路である。The instruction register is a register for receiving instructions read from the ROM and sent through the data path line 9, and temporarily holding them for execution. The decoder 8 is a circuit for decoding the instruction data held in the instruction register.
次に、上記マイクロプ自セッサにおける初期化１０グラ
ムの実行開始動作の概略について説明する。Next, an outline of the initialization 10-gram execution start operation in the microprocessor will be described.
電源投入時に開始アドレス生成回路ｌにリセット信号が
入力されると、そのリセット解除後に開始アドレス生成
回路１からコールドスタート用初期化プログラムの実行
開始アドレスを設定するためのアドレス設定信号が出力
され、プログラム・カウンタ２ではこのアドレス設定信
号に対応する初期値が設定され、設定されたアドレス信
号はアドレス・ラッチ３、アドレス・パスライン４を経
てＲＯＭに送られ、コールドスタートが行われる。When the reset signal is input to the start address generation circuit 1 when the power is turned on, after the reset is released, the start address generation circuit 1 outputs an address setting signal for setting the execution start address of the initialization program for cold start, and the program - In the counter 2, an initial value corresponding to this address setting signal is set, and the set address signal is sent to the ROM via the address latch 3 and address pass line 4, and a cold start is performed.
上記コールドスタート後にユーザによるスイッチ入力な
どによってリセット信号が与えられると同時に、所定の
再初期化実行を指定する入力信号としてマイクロプロセ
ッサ外部から特定の１つまたは複数の制御信号が与えら
れるとき１７８始アドレス生成回路１はこの入力信号を
リセット期間中またはリセット解除のタイミングでサン
プリングし、リセット解除後その入力信号の論理状態に
対応した実行開始アドレスを設定するためのアドレス設
定信号が開始アドレス生成回路ｌから出力される。プロ
グラム・カウンタ２では、このアドレス設定信号に対応
する初期値が設定され、設定されたアドレス信号はアド
レス・ラッチ３、アドレス・パスライン４を経てＲＯＭ
に送られ、対応するウォームスタートが行われる。When a reset signal is given by a switch input by the user after the cold start, and at the same time, one or more specific control signals are given from outside the microprocessor as an input signal specifying execution of a predetermined reinitialization, the 178 start address The generation circuit 1 samples this input signal during the reset period or at the timing of reset cancellation, and after the reset is canceled, an address setting signal for setting an execution start address corresponding to the logic state of the input signal is sent from the start address generation circuit 1. Output. In the program counter 2, an initial value corresponding to this address setting signal is set, and the set address signal is transferred to the ROM via an address latch 3 and an address pass line 4.
and a corresponding warm start is performed.
このようにして、上記マイクロプロセッサではコールド
スタートとウォームスタートとを区別して実行すること
ができる。In this way, the microprocessor can distinguish between a cold start and a warm start.
第２図は、本発明のマイクロプロセッサの他の実施例を
示すブロック図である。この実施例では、開始アドレス
生成回路ｌに与える再初期化実行指定用の入力信号とし
て、制御信号に替えてデータ入出力端子１０からユーザ
によって与えられる１つまたは複数の特定のデータ入力
を使用するようにした点が先の実施例の場合と異なる。FIG. 2 is a block diagram showing another embodiment of the microprocessor of the present invention. In this embodiment, one or more specific data inputs provided by the user from the data input/output terminal 10 are used instead of the control signal as input signals for specifying reinitialization execution to be provided to the start address generation circuit l. This embodiment differs from the previous embodiment in that this is done as follows.
第２図において、データ入出力バッファ１１は上記デー
タ入出力端子１０から入出力されるデータを一時保持し
ておくためのレジスタである。そのほかの回路構成およ
び動作については先の実施例と同様である。In FIG. 2, a data input/output buffer 11 is a register for temporarily holding data input/output from the data input/output terminal 10. The other circuit configurations and operations are the same as in the previous embodiment.
発明の効果
以上のように、本発明のマイクロプロセッサによれば、
リセット時に無効となるマイクロプロセッサ外部からの
入力信号の論理状態を切替えることによって初期化１０
グラムの実行開始アドレスを変更できるように構成して
いるので、復習な外部ハードウェアを付加することなく
コールドスタートとウォームスタートとを区別して実行
する二とができる。As described above, according to the microprocessor of the present invention,
Initialization 10 by switching the logic state of an input signal from outside the microprocessor that becomes invalid at reset.
Since the program execution start address can be changed, cold starts and warm starts can be distinguished and executed without adding any additional external hardware.
第１図は本発明の一実施例であるマイクロプロセッサの
要部の概略的な構成を示すブロック図、第２図は本発明
の他の一実施例であるマイクロプロセッサの要部の概略
的な構成を示すブロック図である。
１・・・開始アドレス生成回路、２・・・１０グラムル
カウンタ、３・・・アドレス・ラッチ、１０−・・デー
タ入出力端子FIG. 1 is a block diagram showing a schematic configuration of the main parts of a microprocessor that is an embodiment of the present invention, and FIG. 2 is a schematic diagram of the main parts of a microprocessor that is another embodiment of the invention. FIG. 2 is a block diagram showing the configuration. 1...Start address generation circuit, 2...10 gram counter, 3...Address latch, 10-...Data input/output terminal
Claims (1)
の初期化プログラムの実行開始アドレスを設定するため
のアドレス設定信号を生成し、電源投入後にリセット信
号を受けた場合はそのリセット期間中に外部から入力さ
れリセット期間中は無効となる少なくとも１つの入力信
号をリセット期間中またはリセット解除のタイミングで
サンプリングして、その入力信号の論理状態に応じた初
期化プログラムの実行開始アドレスを設定するためのア
ドレス設定信号を生成する開始アドレス生成回路と、 開始アドレス生成回路によって生成されるアドレス設定
信号に応じた初期値を設定する命令フェッチ用のプログ
ラム・カウンタとを含むことを特徴とするマイクロプロ
セッサ。[Claims] If a reset signal is received when the power is turned on, an address setting signal is generated for setting the execution start address of the initialization program for when the power is turned on; if a reset signal is received after the power is turned on, an address setting signal is generated. During the reset period, at least one input signal that is input from the outside and is invalid during the reset period is sampled during the reset period or at the timing of reset cancellation, and execution of an initialization program according to the logic state of the input signal is started. The present invention is characterized by including a start address generation circuit that generates an address setting signal for setting an address, and a program counter for instruction fetch that sets an initial value according to the address setting signal generated by the start address generation circuit. microprocessor.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1289081A JPH03149620A (en) | 1989-11-06 | 1989-11-06 | Microprocessor |
| US08/024,104 US5361365A (en) | 1989-11-06 | 1993-02-23 | Microprocessor for selectively performing cold and warm starts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1289081A JPH03149620A (en) | 1989-11-06 | 1989-11-06 | Microprocessor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03149620A true JPH03149620A (en) | 1991-06-26 |
Family
ID=17738579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1289081A Pending JPH03149620A (en) | 1989-11-06 | 1989-11-06 | Microprocessor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03149620A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7191323B2 (en) | 2001-11-28 | 2007-03-13 | Renesas Technology Corp. | Information processing unit selecting one of reset vector addresses |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59218569A (en) * | 1983-05-27 | 1984-12-08 | Hitachi Micro Comput Eng Ltd | Microcomputer |
| JPS61156336A (en) * | 1984-12-27 | 1986-07-16 | Meidensha Electric Mfg Co Ltd | Reset address generating circuit |
-
1989
- 1989-11-06 JP JP1289081A patent/JPH03149620A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59218569A (en) * | 1983-05-27 | 1984-12-08 | Hitachi Micro Comput Eng Ltd | Microcomputer |
| JPS61156336A (en) * | 1984-12-27 | 1986-07-16 | Meidensha Electric Mfg Co Ltd | Reset address generating circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7191323B2 (en) | 2001-11-28 | 2007-03-13 | Renesas Technology Corp. | Information processing unit selecting one of reset vector addresses |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0213842A2 (en) | Mechanism for performing data references to storage in parallel with instruction execution on a reduced instruction-set processor | |
| JP2655615B2 (en) | Information processing device | |
| JPH09330236A (en) | Microprocessor and peripheral device for the same | |
| JPS5918738B2 (en) | interrupt system | |
| US5410721A (en) | System and method for incrementing a program counter | |
| JPH0769791B2 (en) | Microprocessor | |
| US7966480B2 (en) | Register pointer trap to prevent errors due to an invalid pointer value in a register | |
| US5253349A (en) | Decreasing processing time for type 1 dyadic instructions | |
| US5361365A (en) | Microprocessor for selectively performing cold and warm starts | |
| US5655135A (en) | System for write protecting a bit that is hardware modified during a read-modify-write cycle | |
| JPS58197553A (en) | Program monitor | |
| JPS6156822B2 (en) | ||
| US5539900A (en) | Information processing system | |
| JPH05108548A (en) | Dma controller | |
| JPH03149620A (en) | Microprocessor | |
| US5586336A (en) | Microcomputer capable of monitoring internal resources from external | |
| JP3055999B2 (en) | Microprogram control device group | |
| JPH03149621A (en) | Microprocessor | |
| JPS6167148A (en) | Microcomputer | |
| JPH04195629A (en) | Arithmetic flag generation device | |
| JP2622026B2 (en) | Register writing control method in central processing unit | |
| JPS62248043A (en) | Memory switching circuit for fetching microcomputer instruction | |
| JPH09269915A (en) | Micro processor | |
| EP0332849A2 (en) | Sequence controller for controlling next operating state with a short delay | |
| JPH0325656A (en) | Slave processor |