JPH03143081A - 圧縮画像表示装置 - Google Patents
圧縮画像表示装置Info
- Publication number
- JPH03143081A JPH03143081A JP28134189A JP28134189A JPH03143081A JP H03143081 A JPH03143081 A JP H03143081A JP 28134189 A JP28134189 A JP 28134189A JP 28134189 A JP28134189 A JP 28134189A JP H03143081 A JPH03143081 A JP H03143081A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- circuit
- pll
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 16
- 230000006835 compression Effects 0.000 claims abstract description 7
- 238000007906 compression Methods 0.000 claims abstract description 7
- 230000001360 synchronised effect Effects 0.000 claims abstract description 3
- 238000006243 chemical reaction Methods 0.000 description 13
- 230000010355 oscillation Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 230000004044 response Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229940070259 deflux Drugs 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は圧縮画像表示装置に関し、特にたとえば、親
画面の一部に子画面を表示するPIF(Picture
In Picture)および/または圧縮された子
画面を複数表示するマルチP I P (Multi
PictureIn Picture)等のように圧縮
された画像をラスタスキャン画面に表示する、圧縮画像
表示装置に関する。
画面の一部に子画面を表示するPIF(Picture
In Picture)および/または圧縮された子
画面を複数表示するマルチP I P (Multi
PictureIn Picture)等のように圧縮
された画像をラスタスキャン画面に表示する、圧縮画像
表示装置に関する。
この種の表示装置においては、子画面を圧縮するために
、入力されたコンポジットビデオ信号を通常の水平同期
周期よりも長い周期のクロックに応じてA/D変換し、
そのディジタル化されたビデオデータをメモリに書き込
み、通常の水平周期と同じクロックに応じてそのメモリ
からディジクルビデオデータを読み出し、読み出したデ
ィジタルビデオデータをD/A変換する。このような圧
縮画面のためには特別のクロックを作成する必要がある
が、従来、この種のクロックとしては、PLLクロック
またはフリーランクロックのいずれかが用いられていた
。
、入力されたコンポジットビデオ信号を通常の水平同期
周期よりも長い周期のクロックに応じてA/D変換し、
そのディジタル化されたビデオデータをメモリに書き込
み、通常の水平周期と同じクロックに応じてそのメモリ
からディジクルビデオデータを読み出し、読み出したデ
ィジタルビデオデータをD/A変換する。このような圧
縮画面のためには特別のクロックを作成する必要がある
が、従来、この種のクロックとしては、PLLクロック
またはフリーランクロックのいずれかが用いられていた
。
PLLクロックは、処理されるビデオ信号の水平同期信
号(またはフライバックパルス)によってvC○の発振
周波数をコントロールすることによって発生され、フリ
ーランクロックは水晶発振子による基準クロックを分周
することによって作成される。ただし、このとき、分周
カウンタは水平同期信号でリセットされ、それによって
、ディジタル処理されるビデオ信号の水平同期信号とフ
リーランクロックとの位相が一致するようにされている
。
号(またはフライバックパルス)によってvC○の発振
周波数をコントロールすることによって発生され、フリ
ーランクロックは水晶発振子による基準クロックを分周
することによって作成される。ただし、このとき、分周
カウンタは水平同期信号でリセットされ、それによって
、ディジタル処理されるビデオ信号の水平同期信号とフ
リーランクロックとの位相が一致するようにされている
。
〔発明が解決しようとする課題)
上述のフリーランクロックでは、水晶発振子等による基
準クロックは、本来的に、ディジタル処理されるビデオ
信号の水平同期信号と位相が一致しているものではない
。したがって、分周カウンタを水平同期信号によってリ
セットするとき、基準クロック1りロツタ分の誤差が生
じることがある。したがって、このようなフリーランク
ロックを特に、メモリからの読み出しおよびD/A変換
に用いると、その基準クロックの誤差に従って、子画面
が水平方向に揺れる(水平方向にジッタがでる)という
問題がある。この水平方向の揺れは、ラスタスキャン画
面のサイズが小さいと余り目立たないが、それがたとえ
ば25インチ以上の大百面になると目立ってくる。また
、この解決のために、水晶発振子による発振周波数を上
げると、その発振回路のコストアンプや発振回路からの
不要輻射が問題として残る。
準クロックは、本来的に、ディジタル処理されるビデオ
信号の水平同期信号と位相が一致しているものではない
。したがって、分周カウンタを水平同期信号によってリ
セットするとき、基準クロック1りロツタ分の誤差が生
じることがある。したがって、このようなフリーランク
ロックを特に、メモリからの読み出しおよびD/A変換
に用いると、その基準クロックの誤差に従って、子画面
が水平方向に揺れる(水平方向にジッタがでる)という
問題がある。この水平方向の揺れは、ラスタスキャン画
面のサイズが小さいと余り目立たないが、それがたとえ
ば25インチ以上の大百面になると目立ってくる。また
、この解決のために、水晶発振子による発振周波数を上
げると、その発振回路のコストアンプや発振回路からの
不要輻射が問題として残る。
また、PLLクロックでは、上述のフリーランクロック
におけるディジタル処理されるビデオ信号の水平同期信
号とクロックとの位相不一致に係る問題は解決できるも
のの、位相基準となる水平同期信号の周期が不安定な場
合、たとえば親画面としてVTRを表示している場合、
子画面のディジタルデータのメモリからの読み出しおよ
びD/A変換のPLLクロックが揺らぎ、結果的に子画
面が揺れてしまう。そのような子画面の枠の揺れは、特
に25インチ以上の大画面で目立つ。
におけるディジタル処理されるビデオ信号の水平同期信
号とクロックとの位相不一致に係る問題は解決できるも
のの、位相基準となる水平同期信号の周期が不安定な場
合、たとえば親画面としてVTRを表示している場合、
子画面のディジタルデータのメモリからの読み出しおよ
びD/A変換のPLLクロックが揺らぎ、結果的に子画
面が揺れてしまう。そのような子画面の枠の揺れは、特
に25インチ以上の大画面で目立つ。
それゆえに、この発明の主たる目的は、圧縮画面(子画
面)の揺れのない、圧縮画像表示装置を提供することで
ある。
面)の揺れのない、圧縮画像表示装置を提供することで
ある。
〔課題を解決するための手段)
この発明は、簡単にいえば、水平同期信号毎に水平走査
される所定サイズのラスタスキャン画面に所定サイズよ
り小さく圧縮された画面を表示する圧縮画像表示装置で
あって、その始端が水平同期信号に同期するようにされ
かつ圧縮比率に応じた周期のフリーランクロックを発生
する第1のクロック手段、水平同期信号と位相比較され
かつ圧縮比率に応じた周期のPLLクロックを発生する
第2のクロック手段、および水平同期信号を伴うコンポ
ジット信号のソースの種類に応じて第1のクロック手段
または第2のクロ・ツク手段を切り換えるクロック切換
手段を備える、圧縮画像表示装置である。
される所定サイズのラスタスキャン画面に所定サイズよ
り小さく圧縮された画面を表示する圧縮画像表示装置で
あって、その始端が水平同期信号に同期するようにされ
かつ圧縮比率に応じた周期のフリーランクロックを発生
する第1のクロック手段、水平同期信号と位相比較され
かつ圧縮比率に応じた周期のPLLクロックを発生する
第2のクロック手段、および水平同期信号を伴うコンポ
ジット信号のソースの種類に応じて第1のクロック手段
または第2のクロ・ツク手段を切り換えるクロック切換
手段を備える、圧縮画像表示装置である。
入力ソースがたとえばVTRであってそのコンポジット
信号に含まれる水平同期信号の周期が不安定な場合、切
換回路は、第1クロック手段からのフリーランクロック
を、A/D変換、ディジタルデータ処理(メモリへの書
込および続出)およびD/A変換に使用するように、第
1クロック手段を選択する。また、入力ソースがたとえ
ばテレビジョン放送やビデオディスクであってそのコン
ポジット信号に含まれる水平同期信号が安定なものであ
る場合、切換手段は、上述のクロックとして第2クロッ
ク手段からのPLLクロックを選択する。
信号に含まれる水平同期信号の周期が不安定な場合、切
換回路は、第1クロック手段からのフリーランクロック
を、A/D変換、ディジタルデータ処理(メモリへの書
込および続出)およびD/A変換に使用するように、第
1クロック手段を選択する。また、入力ソースがたとえ
ばテレビジョン放送やビデオディスクであってそのコン
ポジット信号に含まれる水平同期信号が安定なものであ
る場合、切換手段は、上述のクロックとして第2クロッ
ク手段からのPLLクロックを選択する。
この発明によれば、入力ソースの状態すなわち人力され
るコンポジット信号の水平同期信号の安定さに応じて、
PLLクロックまたはフリーランクロックとを使い分け
ることができるので、従来そのいずれかしか持たなかっ
たものに比べて、子画面の水平方向の揺れが最小限に抑
制される。
るコンポジット信号の水平同期信号の安定さに応じて、
PLLクロックまたはフリーランクロックとを使い分け
ることができるので、従来そのいずれかしか持たなかっ
たものに比べて、子画面の水平方向の揺れが最小限に抑
制される。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
第1図を参、照して、入力端子10a、10bおよび1
0cが設けられ、入力端子10aには、チューナ/IF
回路12からのテレビジョン放送のコンポジットビデオ
信号が入力される。また、この実施例では、入力端子1
0bにビデオディスクからのコンポジットビデオ信号が
入力され、端子LocにVTRからのコンポジットビデ
オ信号が入力される。
0cが設けられ、入力端子10aには、チューナ/IF
回路12からのテレビジョン放送のコンポジットビデオ
信号が入力される。また、この実施例では、入力端子1
0bにビデオディスクからのコンポジットビデオ信号が
入力され、端子LocにVTRからのコンポジットビデ
オ信号が入力される。
このような入力端子10a、10bまたは10Cすなわ
ち入力ソースの切換は、ソース切換スイッチ14の操作
に応答する選局用マイクロコンピュータ(以下、単に「
選局マイコン」という)16からの切換信号に応じてス
イッチ18Aおよび18Bが切り換えられることによっ
て、遠戚される。たとえば、ソース切換スイッチ14に
よって、ユーザが、たとえばテレビジョン放送を選択し
た場合、選局マイコン16からの信号に応答して、スイ
ッチ18Aおよび18Bの接点18Acおよび18Bc
が入力端子10aに切り換えられる。また、ソース切換
スイッチ14によって、ビデオディスクを選択したとき
、選局マイコン16からの信号に応じて、スイッチ18
Aおよび18Bの接点18Acおよび18Bcには、入
力端子1obが接続され、そして、VTRが選択された
とき、入力端子10cが接点18Acおよび18BCに
接続される。
ち入力ソースの切換は、ソース切換スイッチ14の操作
に応答する選局用マイクロコンピュータ(以下、単に「
選局マイコン」という)16からの切換信号に応じてス
イッチ18Aおよび18Bが切り換えられることによっ
て、遠戚される。たとえば、ソース切換スイッチ14に
よって、ユーザが、たとえばテレビジョン放送を選択し
た場合、選局マイコン16からの信号に応答して、スイ
ッチ18Aおよび18Bの接点18Acおよび18Bc
が入力端子10aに切り換えられる。また、ソース切換
スイッチ14によって、ビデオディスクを選択したとき
、選局マイコン16からの信号に応じて、スイッチ18
Aおよび18Bの接点18Acおよび18Bcには、入
力端子1obが接続され、そして、VTRが選択された
とき、入力端子10cが接点18Acおよび18BCに
接続される。
そして、スイッチ18Aの接点18Acからこのように
して選択的に人力されるコンポジットビデオ信号は、ビ
デオ/クロマ/デフレクション回路20に与えられる。
して選択的に人力されるコンポジットビデオ信号は、ビ
デオ/クロマ/デフレクション回路20に与えられる。
また、スイッチ18Bの接点18Bcから与えられる入
力コンボジットビデオ信号は、ビデオ/クロマ/デフレ
クション回路22に与えられる。これらビデオ/クロマ
/デフレクション回路20および22は、共に、1チツ
プからなるICであり、それぞれビデオ信号およびクロ
マ信号をデコードして輝度信号および色差信号を出力す
る。
力コンボジットビデオ信号は、ビデオ/クロマ/デフレ
クション回路22に与えられる。これらビデオ/クロマ
/デフレクション回路20および22は、共に、1チツ
プからなるICであり、それぞれビデオ信号およびクロ
マ信号をデコードして輝度信号および色差信号を出力す
る。
一方のビデオ/クロマ/デフレクション回路20によっ
てデコードされたY信号およびR−YならびにB−Y信
号は、ROB変換および親子切換回路24に与えられる
。他方のビデオ/クロマ/デフレクション回路22によ
って復調されたY信号およびR−Y信号ならびにB−Y
信号は、A/D変換器26によって量子化され、データ
処理回路28に与えられる。
てデコードされたY信号およびR−YならびにB−Y信
号は、ROB変換および親子切換回路24に与えられる
。他方のビデオ/クロマ/デフレクション回路22によ
って復調されたY信号およびR−Y信号ならびにB−Y
信号は、A/D変換器26によって量子化され、データ
処理回路28に与えられる。
データ処理回路28は、典型的には、メモリ(図示せず
)を含み、A/D変換器26によっ゛て量子化されたデ
ィジタルY信号およびディジタルRY信号ならびにディ
ジタルB−Y信号がそのメモリにストアされ、かつその
メモリから読み出されてD/A変換器30に与えられる
。D/A変換器30では、ディジタルY信号およびディ
ジタルR−Y信号ならびにディジタルB−Y信号をD/
A変換してその出力を上述のRGB変換および親子切換
回路24に与える。そして、このRGB変換および親子
切換回路24では、入力される2mのアナログY信号お
よびアナログR−Y信号ならびにアナログB−Y信号を
RGB信号に変換してCRT32に与える。
)を含み、A/D変換器26によっ゛て量子化されたデ
ィジタルY信号およびディジタルRY信号ならびにディ
ジタルB−Y信号がそのメモリにストアされ、かつその
メモリから読み出されてD/A変換器30に与えられる
。D/A変換器30では、ディジタルY信号およびディ
ジタルR−Y信号ならびにディジタルB−Y信号をD/
A変換してその出力を上述のRGB変換および親子切換
回路24に与える。そして、このRGB変換および親子
切換回路24では、入力される2mのアナログY信号お
よびアナログR−Y信号ならびにアナログB−Y信号を
RGB信号に変換してCRT32に与える。
水晶発振回路34および分周カウンタ36が第1のフリ
ーランクロック回路を構威し、VCO38、分周器40
および位相比較器42が第■のPLLクロック回路を構
成する。同じように、水晶発振回路44および分周カウ
ンタ46が第2のフリーランクロック回路を構威し、V
CO48,分周器50および位相比較器52が第2のP
LLクロック回路を構成する。
ーランクロック回路を構威し、VCO38、分周器40
および位相比較器42が第■のPLLクロック回路を構
成する。同じように、水晶発振回路44および分周カウ
ンタ46が第2のフリーランクロック回路を構威し、V
CO48,分周器50および位相比較器52が第2のP
LLクロック回路を構成する。
そして、第1のフリーランクロック回路からのフリーラ
ンクロック信号および第1のPLLクロック回路からの
PLLクロック信号がスイッチ54Aによって選択され
、第2のフリーランクロック回路からのフリーランクロ
ック信号および第2のPLLクロック回路からのPLL
クロック信号がスイッチ54Bによって選択される。ス
イッチ54Aによって選択された第1のフリーランクロ
ック回路からのフリーランクロック信号または第1(7
)PLLクロック回路からのPLLクロック信号は前述
のデータ処理回路28のメモリ続出クロックおよびD/
A変換器30の変換クロックとして与えられ、スイッチ
54Bによって選択される第2のフリーランクロック回
路からのフリーランクロツタ信号または第2のPLLク
ロック回路からのPLLクロック信号は前述のA/D変
換器26の変換クロックおよびデータ処理回路28のメ
モリ書込クロックとして与えられる。
ンクロック信号および第1のPLLクロック回路からの
PLLクロック信号がスイッチ54Aによって選択され
、第2のフリーランクロック回路からのフリーランクロ
ック信号および第2のPLLクロック回路からのPLL
クロック信号がスイッチ54Bによって選択される。ス
イッチ54Aによって選択された第1のフリーランクロ
ック回路からのフリーランクロック信号または第1(7
)PLLクロック回路からのPLLクロック信号は前述
のデータ処理回路28のメモリ続出クロックおよびD/
A変換器30の変換クロックとして与えられ、スイッチ
54Bによって選択される第2のフリーランクロック回
路からのフリーランクロツタ信号または第2のPLLク
ロック回路からのPLLクロック信号は前述のA/D変
換器26の変換クロックおよびデータ処理回路28のメ
モリ書込クロックとして与えられる。
第1 (または第2)のフリーランクロック回路では、
水晶発振回路34(または44)からの第2図(A)に
示す基準クロックを、第2図(B)に示すビデオ/クロ
マ/デフレクション回路20(または22)からの水平
同期信号H−3yncでリセットされる分周カウンタ3
6(または46)によって分周する。したがって、この
分周カウンタ36(または46)からは、第2図(C)
に示す分周クロックが、第1(または第2)のフリーラ
ンクロック信号として出力される。なお、第1のフリー
ランクロックの周期は圧縮比率に応じて通常の水平同期
信号の周期よりも長くされ、第2のフリーランクロック
の周期は通常の水平周期と同じにされる。
水晶発振回路34(または44)からの第2図(A)に
示す基準クロックを、第2図(B)に示すビデオ/クロ
マ/デフレクション回路20(または22)からの水平
同期信号H−3yncでリセットされる分周カウンタ3
6(または46)によって分周する。したがって、この
分周カウンタ36(または46)からは、第2図(C)
に示す分周クロックが、第1(または第2)のフリーラ
ンクロック信号として出力される。なお、第1のフリー
ランクロックの周期は圧縮比率に応じて通常の水平同期
信号の周期よりも長くされ、第2のフリーランクロック
の周期は通常の水平周期と同じにされる。
なお、第1(または第2)のPLLクロック回路におい
て、位相比較器42(または52)の出力は、周知のよ
うに、ローパスフィルタを介してVC038(または4
8)の制御電圧として与えられるが、第1図では、図面
の簡単化のために、そのようなローパスフィルタの図示
は省略した。
て、位相比較器42(または52)の出力は、周知のよ
うに、ローパスフィルタを介してVC038(または4
8)の制御電圧として与えられるが、第1図では、図面
の簡単化のために、そのようなローパスフィルタの図示
は省略した。
ただし、第1のPLLクロックの周期は圧縮比率に応じ
て通常の水平同期信号の周期よりも長くされ、第2のP
LLクロックの周期は通常の水平周期と同じにされる。
て通常の水平同期信号の周期よりも長くされ、第2のP
LLクロックの周期は通常の水平周期と同じにされる。
ソース切換スイッチ14を用いてユーザがテレビジョン
放送またはビデオディスクを入力ソースとして選択した
場合、スイッチ18Aおよび18Bの接点18Ac、お
よび18Bcは、入力端子lOaまたは10bに接続さ
れる。したがって、ビデオ/クロマ/デフ−クシ5フ回
路20および22には、入力端子10aまたは10bか
らのテレビジョン放送のコンポジットビデオ信号または
ビデオディスクからのコンポジットビデオ信号が入力さ
れる。このとき、スイッチ54Aおよび54Bは、選局
マイコン16からの信号によって、スイッチ54Aおよ
び54Bが切り換えられて、A/D変換器26およびデ
ータ処理回路28には、第2のPLLクロック回路から
の第2のPLLクロック信号が与えられ、データ処理回
路28およびA/D変換器には、第1のPLLクロック
回路からの第1のPLLクロック信号が与えられる。
放送またはビデオディスクを入力ソースとして選択した
場合、スイッチ18Aおよび18Bの接点18Ac、お
よび18Bcは、入力端子lOaまたは10bに接続さ
れる。したがって、ビデオ/クロマ/デフ−クシ5フ回
路20および22には、入力端子10aまたは10bか
らのテレビジョン放送のコンポジットビデオ信号または
ビデオディスクからのコンポジットビデオ信号が入力さ
れる。このとき、スイッチ54Aおよび54Bは、選局
マイコン16からの信号によって、スイッチ54Aおよ
び54Bが切り換えられて、A/D変換器26およびデ
ータ処理回路28には、第2のPLLクロック回路から
の第2のPLLクロック信号が与えられ、データ処理回
路28およびA/D変換器には、第1のPLLクロック
回路からの第1のPLLクロック信号が与えられる。
すなわち、A/D変換器26は、第2のPLLクロック
信号に応答して、ビデオ/クロマ/デフ−クシ5フ回路
22からの各信号を量子化する。それとともに、データ
処理回路28では、同じ第2のPLLクロック信号に応
答して、A/D変換器26で量子化したディジタルデー
タをメモリ(図示せず)に書き込む。
信号に応答して、ビデオ/クロマ/デフ−クシ5フ回路
22からの各信号を量子化する。それとともに、データ
処理回路28では、同じ第2のPLLクロック信号に応
答して、A/D変換器26で量子化したディジタルデー
タをメモリ(図示せず)に書き込む。
また、データ処理回路28においては、通常の水平同期
信号と同じクロック周期を有する第1のPLLクロック
信号に応答して上述のメモリからディジタルデータを読
み出し、D/A変換器30は、同じ第1のPLLクロッ
ク信号に応答してその読み出したディジタルデータをア
ナログ信号に変換する。したがって、D/A変換器30
からは、RGB変換および親子切換回路24に対して、
子画面を形成するアナログY信号およびアナログR−Y
信号ならびにB−Y信号が与えられる。
信号と同じクロック周期を有する第1のPLLクロック
信号に応答して上述のメモリからディジタルデータを読
み出し、D/A変換器30は、同じ第1のPLLクロッ
ク信号に応答してその読み出したディジタルデータをア
ナログ信号に変換する。したがって、D/A変換器30
からは、RGB変換および親子切換回路24に対して、
子画面を形成するアナログY信号およびアナログR−Y
信号ならびにB−Y信号が与えられる。
一方、ビデオ/クロマ/デフレクション回路20からは
、親画面を形成するアナログY信号およびアナログR−
Y信号ならびにB−Y信号がRGB変換および親子切換
回路24に与えられる。そして、このRGB変換および
親子切換回路24では、ビデオ/クロマ/デフレクショ
ン回路20またはD/A変換器30からの各信号を親画
面として表示するかあるいは子画面として表示するか切
り換えて、そのそれぞれのRGB信号をCRT32に与
える。
、親画面を形成するアナログY信号およびアナログR−
Y信号ならびにB−Y信号がRGB変換および親子切換
回路24に与えられる。そして、このRGB変換および
親子切換回路24では、ビデオ/クロマ/デフレクショ
ン回路20またはD/A変換器30からの各信号を親画
面として表示するかあるいは子画面として表示するか切
り換えて、そのそれぞれのRGB信号をCRT32に与
える。
また、ソース切換スイッチ14によって、コンポジット
ビデオ信号の入力ソースとしてVTRが選択されたとき
、選局マイコン16からの信号に基づいて、スイッチ1
8Aおよび18Bが入力端子10cに切り換えられると
ともに、スイッチ54Aおよび54Bが第1および第2
のフリーランクロック回路に切り換えられる。したがっ
て、前述と同様の動作が、第1のフリーランクロック回
路からの第1のフリーランクロック信号および第2のフ
リーランクロック回路からの第2のフリーランクロック
信号に基づいて制御される。
ビデオ信号の入力ソースとしてVTRが選択されたとき
、選局マイコン16からの信号に基づいて、スイッチ1
8Aおよび18Bが入力端子10cに切り換えられると
ともに、スイッチ54Aおよび54Bが第1および第2
のフリーランクロック回路に切り換えられる。したがっ
て、前述と同様の動作が、第1のフリーランクロック回
路からの第1のフリーランクロック信号および第2のフ
リーランクロック回路からの第2のフリーランクロック
信号に基づいて制御される。
このように、この実施例によれば、テレビジョン放送や
ビデオディスクのように、水平同期信号の安定したビデ
オソースである場合、PLLクロック信号が用いられ、
それが不安定なたとえばVTR等の場合、フリーランク
ロック信号が用いられるので、従来のようにいずれか一
方のみで制御されていた場合に比べて、水平方向の揺れ
が最小限に抑制され得る。
ビデオディスクのように、水平同期信号の安定したビデ
オソースである場合、PLLクロック信号が用いられ、
それが不安定なたとえばVTR等の場合、フリーランク
ロック信号が用いられるので、従来のようにいずれか一
方のみで制御されていた場合に比べて、水平方向の揺れ
が最小限に抑制され得る。
なお、第1図実施例では、スイッチ18A、18B、5
4Aおよび54Bを、ソース切換スイ・ンチ14による
ソースの選択に応答する選局マイコン16からの信号に
よって切り換えるようにした。しかしながら、たとえば
E D T V (Extended Difinit
ion Te1evision)におけるビデオ信号の
標準/非標準判定システムと同様にして、入力コンボジ
ットビデオ信号を判別して、自動的にPLLクロックま
たはフリーランクロックを選択するように切り換えても
よい。
4Aおよび54Bを、ソース切換スイ・ンチ14による
ソースの選択に応答する選局マイコン16からの信号に
よって切り換えるようにした。しかしながら、たとえば
E D T V (Extended Difinit
ion Te1evision)におけるビデオ信号の
標準/非標準判定システムと同様にして、入力コンボジ
ットビデオ信号を判別して、自動的にPLLクロックま
たはフリーランクロックを選択するように切り換えても
よい。
第1図はこの発明の一実施例を示すブロック図である。
第2図はフリーランクロック回路の動作を示す波形図で
ある。 図において、10a、10b、10cは入力端子、14
はソース切換スイッチ、16は選局マイコン、18A、
18B、54A、54Bはスイ・ノチ、34.44は水
晶発振回路、36.46は分周カウンタ、38.48は
VCO140,50は分周器、42.52は位相比較器
を示す。
ある。 図において、10a、10b、10cは入力端子、14
はソース切換スイッチ、16は選局マイコン、18A、
18B、54A、54Bはスイ・ノチ、34.44は水
晶発振回路、36.46は分周カウンタ、38.48は
VCO140,50は分周器、42.52は位相比較器
を示す。
Claims (1)
- 【特許請求の範囲】 水平同期信号毎に水平走査される所定サイズのラスタス
キャン画面に前記所定サイズより小さく圧縮された画面
を表示する圧縮画像表示装置であって、 その始端が前記水平同期信号に同期するようにされかつ
圧縮比率に応じた周期のフリーランクロックを発生する
第1のクロック手段、 前記水平同期信号と位相比較されかつ前記圧縮比率に応
じた周期のPLLクロックを発生する第2のクロック手
段、および 前記水平同期信号を伴うコンポジット信号のソースの種
類に応じて前記第1のクロック手段または前記第2のク
ロック手段を切り換えるクロック切換手段を備える、圧
縮画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28134189A JPH03143081A (ja) | 1989-10-27 | 1989-10-27 | 圧縮画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28134189A JPH03143081A (ja) | 1989-10-27 | 1989-10-27 | 圧縮画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03143081A true JPH03143081A (ja) | 1991-06-18 |
Family
ID=17637758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28134189A Pending JPH03143081A (ja) | 1989-10-27 | 1989-10-27 | 圧縮画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03143081A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0670248A (ja) * | 1991-12-11 | 1994-03-11 | Samsung Electron Co Ltd | 多機能内装型tv |
-
1989
- 1989-10-27 JP JP28134189A patent/JPH03143081A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0670248A (ja) * | 1991-12-11 | 1994-03-11 | Samsung Electron Co Ltd | 多機能内装型tv |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4665438A (en) | Picture-in-picture color television receiver | |
EP0806867B1 (en) | Video signal processing apparatus | |
KR910004274B1 (ko) | 픽처-인-픽처에 있어서 복수화면 회전 이동 간격 제어회로 및 제어방법 | |
JPH02228183A (ja) | 記録再生装置 | |
US5896177A (en) | Device for controlling an aspect ratio in tv-monitor integrated wide screen receiver | |
US4870490A (en) | Television receiver | |
EP0584824B1 (en) | Oscillator circuit suitable for picture-in-picture system | |
JPH03143081A (ja) | 圧縮画像表示装置 | |
KR100430700B1 (ko) | 색신호처리용회로장치및비디오레코더 | |
KR0147579B1 (ko) | 와이드 텔레비젼에서의 두 화면 동시 시청회로 | |
JP2539919B2 (ja) | ハイビジョン受信機の時間軸圧縮装置 | |
KR100285893B1 (ko) | 주사선 변환기능을 이용한 화면분할 표시장치 | |
KR0147580B1 (ko) | 와이드 텔레비젼에서의 두 화면 동시 시청회로 | |
JP2594153B2 (ja) | Muse/ntscコンバータ | |
JP3445297B2 (ja) | 多方式対応デジタルテレビジョン受信機 | |
JP2615749B2 (ja) | テレビジョン受像機 | |
JP2850964B2 (ja) | ピクチュア・イン・ピクチュア回路 | |
JP2502694B2 (ja) | 映像信号合成装置 | |
JP3136322B2 (ja) | カラー映像信号生成回路 | |
JP3240751B2 (ja) | Pll回路と映像表示装置 | |
JP2644045B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
JP2663502B2 (ja) | テレビジョン受像機 | |
JP2545631B2 (ja) | テレビジョン受信機 | |
JP2609936B2 (ja) | Muse/ntscコンバータ | |
JP2604265B2 (ja) | テレビジョン受像機 |