JPH03136235A - Pn接合形成法 - Google Patents

Pn接合形成法

Info

Publication number
JPH03136235A
JPH03136235A JP27428089A JP27428089A JPH03136235A JP H03136235 A JPH03136235 A JP H03136235A JP 27428089 A JP27428089 A JP 27428089A JP 27428089 A JP27428089 A JP 27428089A JP H03136235 A JPH03136235 A JP H03136235A
Authority
JP
Japan
Prior art keywords
type semiconductor
deposition
thin film
type
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27428089A
Other languages
English (en)
Other versions
JP2522560B2 (ja
Inventor
Mamoru Sato
守 佐藤
Yozo Tokumaru
徳丸 洋三
Yoshinobu Shimoiya
良信 下井谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUTAAROI SANGYO KK
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
SUTAAROI SANGYO KK
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUTAAROI SANGYO KK, Agency of Industrial Science and Technology filed Critical SUTAAROI SANGYO KK
Priority to JP1274280A priority Critical patent/JP2522560B2/ja
Publication of JPH03136235A publication Critical patent/JPH03136235A/ja
Application granted granted Critical
Publication of JP2522560B2 publication Critical patent/JP2522560B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はPN接合形成法に関する。
[従来の技術] 従来、特定の元素をSiウェーハなどの表面に打ち込む
ことによってドーピングを行なう方法として、イオン注
入法が知られている。即ち、基板であるSiウェーハに
B、P、Asなどの元素をイオン注入することにより、
所定の半導体接合素子を形成するのである。
[発明が解決しようとする課題] しかしながら、従来のイオン注入法では、注入されたイ
オンが基板表面の一定の深さのところに偏って集るとい
う問題があり、必ずしも電気的特性の点で満足すべきも
のとはならなかった。そこで、注入されたイオンを均一
拡散させる処理がさらに必要となる。しかし、注入層の
みを確実に均一拡散する処理は必ずしも容易ではなく、
十分なものとはなり難かった。
上記従来技術の課題に鑑み、本発明の目的は、P型半導
体、たとえばSiウェーハなどの表面に均一なミキシン
グ層を形成し、電気的に安定で優れた薄膜状のN型半導
体を作成することによりPN接合を形成する方法を提供
することにある。
[課題を解決するための手段] 上記目的を達成するため、本発明にかかるPN接合形成
法の特徴構成は、P型半導体表面上にイオンの注入と真
空蒸着を同時に行なうことにより薄膜状のN型半導体層
を形成する点にある。
このうち、P型半導体表面上に形成される薄膜状のN型
半導体層がAINからなるとともに、N/Alが2.0
〜15.0の比率であると、とくに好ましい [作用・効果] つぎに、本発明にがかるPN接合形成法の作用効果を説
明する。
本発明にがかるPN接合形成法は、P型半導体表面上に
イオンの注入と真空蒸着を同時に行なうことによる。こ
のような方法として、いわゆるダイナミックミキシング
法あるいはI V D (Jon andVapor 
Deposition)法と称されるもの(M、 5a
tou。
K、Fukui and F、Fujimoto、Pr
oc、、5th Symp、 l5IAT。
349頁)がある、この方法であると、注入イオンが特
定の深さのところで偏って集ることがない。
即ち、この方法では、真空蒸着とイオン注入とが同時に
行なわれるので、薄膜形成の過程で蒸着原子と注入イオ
ンとが均一に混合されながら所定の厚みの薄膜が形成、
成長するのである(第2図)。
同図で、1は基板を形成する原子、2は注入イオン、3
は蒸着原子である。したがって、蒸着原子と注入イオン
の混合比も一定の関係が維持されることとなる。
さらに、基板の表層は、蒸着原子と注入イオン及び基板
原子とが十分にミキシングされ混合層を形成するので、
基板と薄膜との密着性が極めて強固なものとなっている
蒸着原子と注入イオンの混合比は、イオン注入の条件あ
るいは蒸着条件を制御することにより、精度よく容易に
調整することができる。
本発明が、注入する元素の選択が容易であり、目的に応
じて各種の表層を形成することができるのみならず表層
形成元素の一部がイオン状態であることから極めて活性
であるという、イオン注入技術を利用しているので、ミ
キシングされた基板との一体性が良く、2種以上のイオ
ンをミキシングしても基板に確実に所望の金属間化合物
層を形成させることができるのである。
本発明による方法によれば、CVD法によるPN接合形
成法のような加熱の必要がないので、必要な熱処理を行
った後に薄膜形成処理を行うことができる。
P型半導体表面上に形成される薄膜状のN型半導体層が
AINからなるとともに、N/Alが2゜0〜15.0
の比率であると、好ましい整流特性が得られる。
[実施例] 以下に、本発明にかかるPN接合形成法の一実施例を、
図面を参照して詳細に説明する。
基板としては、面方位が(100)であるP型Stウェ
ーハ単結晶を用い、この表面に窒化アルミニウム薄膜層
を形成する方法を例にとった。
まず、本発明に用いたイオン注入装置について説明する
第1図に、本発明に用いたイオン注入装置の概略構成を
示す、この装置は、イオン源(5)として冷陰極型イオ
ン源を用い、このイオン源(5)から出たイオンは質量
分析系(6)によって注入したいイオンのみを取り出し
て試料台(17)に載置された試料(7)に注入するよ
うになっている。したがって、予定していない不純物元
素は質量分析系(6)によってふるい分けられ、試料(
7)には不純物元素が混入しないのである。さらに、選
択したイオンの電流密度を制御することによって、試料
表層で形成される化合物薄膜の組成比を制御できるよう
になっている。
図中(14)はバルブであり、(8)は試料(7)に照
射されるイオン電流を正確に知るための追い返し電極で
、これに試料(7)における電流密度および均質な照射
領域を得るためのレンズ作用を持たせたものである0図
中(9)は、試料(7)に照射されるイオン電流を測定
するための電流積算計である。
他方、イオン源(5)からのイオンとともに、試料(7
)の表層に別イオンをミキシングさせるため、チャンバ
ー(lO)内に電子ビーム蒸着装置(11)を設置しで
ある。電子ビーム蒸着装置(11)を用いれば、蒸着速
度を電子ビーム電流の調整により容易に制御できて都合
がよい、チャンバー(10)内には、電子ビーム蒸着装
置(11)による試料表層の蒸着量を測定するため、石
英板を備えた水晶振動型膜厚計(12)も設置されてい
る。これは水晶振動子の振動数変化によって蒸着膜厚を
正確に測定できるのである0図中(13)は、チャンバ
ー(10)内を排気するための細流分子ポンプ(図示せ
ず)に接続する排気口で・ある、もっとも、別イオンを
混合させるための蒸着装置は、上記したように電子ビー
ム蒸着装置に限られず、通常の蒸着装置であってもよい
次に、上記イオン注入装置を用いて、P型半導体表面上
に薄膜状のN型半導体層を形成する方法を説明する。
超音波洗浄が施されたP型Stウェーハ単結晶をイオン
注入方向に向けて試料台に設置する。装置内を密封した
後、ターボ分子ポンプによって5X 10 =Torr
程度になるまで排気した。ついで、蒸着物質であるA1
に吸蔵されている気体分子を除去するため、基板にシャ
ッターをしたま5蒸着装置に載置されたAIを予備加熱
した。しかる後、A1蒸着量は膜厚計で、またNイオン
量は電流積算計で夫々調整しながらシャッターを開放し
てミキシング処理を実施した。
P型Siウェーハ上に作成したA I Nl膜の各種作
成条件を第1表に示す。
上記条件でP型Siウェーハ上に形成したAIN薄膜に
ついて、−196,20,100℃の各温度にて電気的
特性(電圧−電流特性)を測定した。その結果を第3図
〜第7図に示す。
いずれの試料も−196,20℃の各温度においては、
顕著な整流特性を示すことがわかる。
尚、P型Siウェーハ上に形成されたAIN薄膜がN型
であることは、熱電効果によって確認された。
本発明を実施するSLウェー八への結晶方位が、(10
0)に限られるものでないことは言うまでもない。
更に、P型半導体としてはP型Siウェーハに限られず
、N型半導体層としてはAINからなるものに限られる
ものではない、N型半導体層として、例えばMg、I 
n、Pb、Sn、Cd、Sb。
Ag、Cu、Niなどの金属原子とN原子とのミキシン
グ層が形成されたものからなるものであってもよい。
【図面の簡単な説明】
第1図は本発明の実施に用いたイオン注入装置の概略構
成図、 第2図は第1図の装置により基板にミキシング層が形成
される状態を示す模式図、 第3図は試料Aの電圧−電流曲線を表す図、第4図は試
料Bの電圧−を流面線を表す図、第5図は試料Cの電圧
−電流曲線を表す図、第6図は試料りの電圧−電流曲線
を表す図、第7図は試料Eの電圧−を流面線を表す因で
ある。

Claims (2)

    【特許請求の範囲】
  1. 1.P型半導体表面上にイオンの注入と真空蒸着を同時
    に行なうことにより薄膜状のN型半導体層を形成するP
    N接合形成法。
  2. 2.P型半導体表面上に形成される薄膜状のN型半導体
    層がAINからなるとともに、N/Alが2.0〜15
    .0の比率である請求項1記載のPN接合形成法。
JP1274280A 1989-10-21 1989-10-21 Pn接合形成法 Expired - Lifetime JP2522560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1274280A JP2522560B2 (ja) 1989-10-21 1989-10-21 Pn接合形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1274280A JP2522560B2 (ja) 1989-10-21 1989-10-21 Pn接合形成法

Publications (2)

Publication Number Publication Date
JPH03136235A true JPH03136235A (ja) 1991-06-11
JP2522560B2 JP2522560B2 (ja) 1996-08-07

Family

ID=17539457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1274280A Expired - Lifetime JP2522560B2 (ja) 1989-10-21 1989-10-21 Pn接合形成法

Country Status (1)

Country Link
JP (1) JP2522560B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582022A (ja) * 1981-06-27 1983-01-07 Agency Of Ind Science & Technol 薄膜形成方法
JPS60223113A (ja) * 1985-03-30 1985-11-07 Agency Of Ind Science & Technol 薄膜形成方法
JPS6212655A (ja) * 1985-07-08 1987-01-21 川崎炉材株式会社 カ−ボン含有耐火れんが
JPH02105408A (ja) * 1988-10-13 1990-04-18 Nissin Electric Co Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582022A (ja) * 1981-06-27 1983-01-07 Agency Of Ind Science & Technol 薄膜形成方法
JPS60223113A (ja) * 1985-03-30 1985-11-07 Agency Of Ind Science & Technol 薄膜形成方法
JPS6212655A (ja) * 1985-07-08 1987-01-21 川崎炉材株式会社 カ−ボン含有耐火れんが
JPH02105408A (ja) * 1988-10-13 1990-04-18 Nissin Electric Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2522560B2 (ja) 1996-08-07

Similar Documents

Publication Publication Date Title
CA2021993C (en) Impurity doping method with diffusion source
US4814842A (en) Thin film transistor utilizing hydrogenated polycrystalline silicon
Rand et al. Silicon Oxynitride Films from the NO‐NH 3‐SiH4 Reaction
Harper et al. Synthesis of compound thin films by dual ion beam deposition. I. Experimental approach
US4905072A (en) Semiconductor element
Schmolla et al. Amorphous BN films produced in a double-plasma reactor for semiconductor applications
US5660694A (en) Film forming method
JPS582022A (ja) 薄膜形成方法
US4179528A (en) Method of making silicon device with uniformly thick polysilicon
EP0055032B1 (en) Field effect transistors
JPH03136235A (ja) Pn接合形成法
JPS59218728A (ja) 半導体基体への不純物導入方法
CA1184020A (en) Method of manufacturing semiconductor device
JPS62261128A (ja) Mos型半導体装置の製造方法
von Münch et al. Production of β-SiC buffer layers for CVD diamond thin films by ion implantation
JPH03218622A (ja) 不純物ドーピングの方法
JP2600336B2 (ja) 高熱伝導性ic用基材の作製方法
Sibran et al. Ion beam techniques combining insulator deposition and hydrogen plasma etching for III–V compound metal/insulator/semiconductor device applications
Biedenbender et al. Chemical Nature of Silicon Nitride‐Indium Phosphide Interface and Rapid Thermal Annealing for InP MISFETs
Allen et al. Molecular Beam Epitaxial Growth of Silicon Devices
JPS61256625A (ja) 薄膜半導体素子の製造方法
JP2876414B2 (ja) 拡散抵抗素子の製造方法
JPH01270277A (ja) 砒化ガリウム超階段バラクタダイオードの製造方法
JPH07120636B2 (ja) 半導体装置の製造方法
JPH088205A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term