JPH03135103A - 電子アッテネータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、制御電圧により入力信号のゲインを調整する
電子アッテネータ回路に関する。

〔従来の技術〕

この種の回路として、従来ではトランスコンダクタンス
増幅回路を使用して、その動作電流を外部から制御する
ことより入力信号を減衰させる回路があった。

また、第３図に示すように、入力端子１に印加する入力
信号電圧を分割するように２個のＪ（接合型）ＦＥＴＱ
Ｉ、Ｃ２を接続し、制御端子２から制御電圧Ｖｃを印加
して一方のトランジスタＱｌのゲートの電圧を調整し、
信号減衰量を変化させるものがあった。ＪＦＥＴを１個
とせず２個とするのは、製造上のバラツキを吸収するた
めである。なお、Ｒ１は入力抵抗、３は出力端子、Ｃ１
、Ｃ２は直流カット用のカップリングコンデンサである
。

この回路では、制御電圧Ｖｃを変化させることによりＪ
ＦＥＴＱＩのゲート・ソース間の電圧ｖ、。

を変化させると、第４図に示すように、■。５１０！特
性が変化し、例えばその電圧ＶＧＳを正側に大きく増大
させればチャンネル抵抗が無限大にまで変化するので、
出力信号をＯにまで減衰させることができる。

〔発明が解決しようとする課題〕

ところが、前者のトランスコンダクタンス増幅回路を使
用するものでは、１個の乾電池を電源とする１、５　ｖ
程度の低電圧電源の場合には、歪やＳ／Ｎの問題を解決
してその回路を構成することが容易でなかった。

また、後者の第３図に示す回路は、人力信号の大きさに
よってＪＦＥＴのチャンネル抵抗が変化して所謂自己変
調を起こすために（ソース電極、ドレイン電極が交互に
入れ換わるために）、大振幅入力時に大きな整流歪が発
生するという問題があった。

本発明は以上のような点に鑑みてなされたものであり、
その目的は、低電圧源でも良好に動作し、回路構成も単
純化された電子アッテネータ回路を提供することである
。

〔課題を解決するための手段〕

このために本発明は、ＮＰＮ！−ランジスタからなる増
幅回路と、該増幅回路の入力側に直列に接続した入力Ｊ
ＦＥＴと、上記増幅回路の入力と出力の間に接続した帰
還ＪＦＥＴと、上記増幅回路にバイアスを与えるバイア
ス回路とから成り、上記入力ＪＦＥＴのゲートに制御電
圧を印加し、上記帰還ＪＦＥＴのゲート・ソース間を短
絡し、上記バイアス回路を別のＪＦＥＴで決まる電流を
基準電流とするカレントミラー回路で構成した。

〔作用〕

この構成により、入力ＪＦＥＴのソース電圧がＮＰＮ　
）ランジスタの■□で固定され、この電圧とゲートに加
わる制御電圧との差により入力ＪＦＥＴのチャンネル抵
抗が制御されて、減衰量が決定される。

〔実施例〕

以下、本発明の実施例について説明する。第１図はその
一実施例の電子アッテネータ回路の回路図である。第３
図で説明したものと同一のものには同一の符号を付した
。また、Ｒチャンネル側についてはＬチャンネル側に示
したものと同一のものには同一の符号に「′」を付した
。

ここでは、Ｌチャンネル側を代表して説明する。

Ｑ３は第３図のＪＦＢＴＱ２に相当するＪＦＥＴであり
、Ｊ　Ｆ　ＥＴＱ　１に直列接続され、ソース・ゲート
間が短絡されている。Ｑ４は反転増幅回路として働（Ｎ
ＰＮトランジスタであり、ベースをＪＦＥＴＱＩとＱ３
の共通接続点に、コレクタをＪＦＥＴＱ３のソースに、
エミッタを接地に各々接続したものである。この結果、
ＪＦＥＴＱＩはこの反転増幅回路の入力抵抗として、ま
たＪＦＥＴＱ３は帰還抵抗として働く。

Ｑ５はトランジスタＱ４のバイアス回路として（ｔｌｌ
＜ＰＮＰ）ランジスタであり、ＰＮＰ）ランジスタＱ６
とカレントミラー接続されている。Ｑ７はトランジスタ
Ｑ６の基準電流を決める電流源として働＜ＪＦＥＴであ
る。また、上記トランジスタＱ６は、トランジスタＱ５
以外にもトランジスタＱ５’及び１トランジスタＱ８と
カレントミラー接続されて（〜る。

ＶＲは減衰量調整用の可変抵抗であり、この可変抵抗Ｖ
Ｒで電源電圧ＶＣＣを分割して得た電圧が制御端子２に
印加される。Ｑ９はその制御端子２に印加される電圧を
抵抗Ｒ２とＲ３で分割した電圧がベースに加えられるＰ
ＮＰ　トランジスタであり、そのエミッタに接続された
抵抗Ｒ４を介して上記トランジスタＱ８からの電流が流
入する。よって、このトランジスタＱ９は可変抵抗ＶＲ
で得られる電圧をシフトする電圧シフト回路として機能
する。そして、抵抗Ｒ４とトランジスタＱ８のコレクタ
との接続点の電圧が制御電圧ＶｃとしてＪ　Ｆ　ＥＴＱ
　１のゲートに印加される。

さて、このＬチャンネルの回路では、ＪＦＥＴＱｌのチ
ャンネル抵抗とＪＦＥＴＱ３のチャンネル抵抗の比によ
りゲインが決まってくる。そしてこのゲインは、可変抵
抗ＶＲを調整して制御電圧Ｖｃを変化させＪＦＢＴＱＩ
のチャンネル抵抗を変化させて、調整することができる
。第２図にその減衰特性を示した。

このとき、ＪＦＥＴＱ７で決まる定電流の値と抵抗Ｒ４
の値を適宜設定することにより、制御電圧Ｖｃは＃０か
らそれ以上に変化させることができる。

また、トランジスタＱ４のベース・エミッタ間電圧■、
がＪ　Ｆ　ＥＴＱ　１のソースに直流バイアスとして印
加されそのソースの直流電位が固定されるので、そのＪ
　Ｆ　ＥＴＱ　１のゲートに印加される制御電圧Ｖｃが
、ｒＶｃ”Ｖ、Ｊのとき、そのＪＦＥＴＱＩのＶａｓ−
０となり、このときチャンネル抵抗が最小となる。この
とき減衰量がＯｄＢとなるように、ＪＦＥＴＱ３に同じ
抵抗のものを使用している。

また、Ｊ　Ｆ　ＥＴＱ　１はそのドレインから信号が入
力することになるので、第３図における回路と異なり、
入力信号によってチャンネル抵抗が変調を受けることは
ない。

また、トランジスタＱ６の■。がほぼ０，６ｖであるの
で、定電流源として働（Ｊ　ＦＥＴＱ７のピンチオフ電
圧Ｖｐを０．３〜０．４ｖに選ぶことにより、電源電圧
Ｖ２．ｃが１ｖ程度にまで低下しても、アッテネータと
しての機能が喪失することはない。

また、トランジスタＱ４のベース・エミッタ間電圧ｖ０
を０．６　ｖとすると、入力電圧として６００ｍＶピー
クまで歪なく扱うことができ、カセットテーププレーヤ
等のように信号電圧が２００ｍＶｒＩＩＩｓの信号を充
分扱うことができる。

以上はＬチャンネル側についての説明であるが、Ｒチャ
ンネル側についても全く同様に動作する。

Ｃ発明の効果〕 以上説明したように、本発明によれば、簡単な構成の回
路で入力信号を所望量だけ減衰させることができ、この
とき入力信号によりＪＦＥＴが自己変調する等の問題は
なく、また使用電源も１ｖ程度の低電圧まで使用可能と
なるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例の電子アッテネータ回路の回
路図、第２図はその動作特性図、第３図は従来の電子ア
ッテネータ回路の回路図、第４図はＪＦＥＴの特性図で
ある。

Claims (1)

【特許請求の範囲】
1. （１）、ＮＰＮトランジスタからなる増幅回路と、該増
   幅回路の入力側に直列に接続した入力ＪＦＥＴと、上記
   増幅回路の入力と出力の間に接続した帰還ＪＦＥＴと、
   上記増幅回路にバイアスを与えるバイアス回路とから成
   り、 上記入力ＪＦＥＴのゲートに制御電圧を印加し、上記帰
   還ＪＦＥＴのゲート・ソース間を短絡し、上記バイアス
   回路を別のＪＦＥＴで決まる電流を基準電流とするカレ
   ントミラー回路で構成したことを特徴とする電子アッテ
   ネータ回路。