JPH03133218A - ディジタル信号受信方式及び受信装置 - Google Patents
ディジタル信号受信方式及び受信装置Info
- Publication number
- JPH03133218A JPH03133218A JP1272006A JP27200689A JPH03133218A JP H03133218 A JPH03133218 A JP H03133218A JP 1272006 A JP1272006 A JP 1272006A JP 27200689 A JP27200689 A JP 27200689A JP H03133218 A JPH03133218 A JP H03133218A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- signal
- frequency offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 67
- 238000001514 detection method Methods 0.000 claims description 26
- 238000004364 calculation method Methods 0.000 claims description 21
- 230000004044 response Effects 0.000 abstract description 12
- 238000004891 communication Methods 0.000 abstract description 11
- 230000008054 signal transmission Effects 0.000 abstract description 5
- 238000009825 accumulation Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 7
- 238000007476 Maximum Likelihood Methods 0.000 description 5
- 230000035559 beat frequency Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000005311 autocorrelation function Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000005919 time-dependent effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
- H04L25/03133—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分号）
本発明は、符号間干渉が生じる通信路を介してディジタ
ル信号を伝送する伝送系の受信器において、同期検波系
の不完全性に起因する周波数オフセットが存在しても高
信頼度で復調するディジタル信号受信方式及び装置に関
するものである。
ル信号を伝送する伝送系の受信器において、同期検波系
の不完全性に起因する周波数オフセットが存在しても高
信頼度で復調するディジタル信号受信方式及び装置に関
するものである。
（従来の技術）
符号間干渉が生じる伝送路を介してディジタル信号を伝
送する場合、符号間干渉による特性劣化を補償する方略
として、線形等化方式、判定帰還型等化方式、最尤系列
推定方式（ＭＬＳＥ）等の等化方式が知られている（例
えば、ブロアキス著、“ディジタルコミュニケーション
ズ、マグロウヒル、１９８３）。これらの等化方式の実
現方式として、受信信号から通信路インパルスレスポン
スを推定し推定結果を用いて、例えば、判定回路の入出
力の誤差信号の自乗平均値を最小にするように等化回路
を実現する方式がある。
送する場合、符号間干渉による特性劣化を補償する方略
として、線形等化方式、判定帰還型等化方式、最尤系列
推定方式（ＭＬＳＥ）等の等化方式が知られている（例
えば、ブロアキス著、“ディジタルコミュニケーション
ズ、マグロウヒル、１９８３）。これらの等化方式の実
現方式として、受信信号から通信路インパルスレスポン
スを推定し推定結果を用いて、例えば、判定回路の入出
力の誤差信号の自乗平均値を最小にするように等化回路
を実現する方式がある。
また、ディジタル信号の品質を劣化させる要因として、
受信器の同期検波系の不完全性に起因する受信器の局部
発振信号周波数とＲＦ／ＩＦ帯における受信信号の搬送
波周波数との間の周波数ずれ（周波数オフセット）があ
る。このような周波数オフセットを除去する方式として
、受信信号をてい倍することにより変調成分を除去した
後に、周波数オフセットを推定する方式が知られている
（例えば、大沢、［超低Ｅｂ／Ｎｏ蓄積−括復調方式」
、電子情報通信学会春季全国大会、Ｂ−２０８，１９８
９年）。
受信器の同期検波系の不完全性に起因する受信器の局部
発振信号周波数とＲＦ／ＩＦ帯における受信信号の搬送
波周波数との間の周波数ずれ（周波数オフセット）があ
る。このような周波数オフセットを除去する方式として
、受信信号をてい倍することにより変調成分を除去した
後に、周波数オフセットを推定する方式が知られている
（例えば、大沢、［超低Ｅｂ／Ｎｏ蓄積−括復調方式」
、電子情報通信学会春季全国大会、Ｂ−２０８，１９８
９年）。
（発明が解決しようとする課題）
従来の等化方式では、信号を受信する時間内において通
信路インパルスレスポンスが不変である場合に限って、
符号間干渉を除去して受信特性の劣化を補償することが
できる。しがしながら、受信系において周波数オフセッ
トが生じると、受信信号点は、受信信号と搬送波周波数
の差の周波数（ビート周波数）で受信信号点は回転して
しまう。この受信信号点の回転は、等化回転からみれば
、通信路インパルスレスポンスの変動と捉えられる。
信路インパルスレスポンスが不変である場合に限って、
符号間干渉を除去して受信特性の劣化を補償することが
できる。しがしながら、受信系において周波数オフセッ
トが生じると、受信信号点は、受信信号と搬送波周波数
の差の周波数（ビート周波数）で受信信号点は回転して
しまう。この受信信号点の回転は、等化回転からみれば
、通信路インパルスレスポンスの変動と捉えられる。
このため−従来の等化方式では十分な受信特性が得られ
ない。このため、周波数オフセットを推定し、除去する
方略が必要となる。し−がしながら、従来の周波数オフ
セット推定技術では、符号間干渉によって生じた歪分の
影響が生じてくるため、周波数オフセットを精度よく推
定することができない。このため、符号間干渉による歪
と周波数オフセットゝによる歪が同時に生じた場合には
、従来の周波数オフセット推定技術と等化技術を用いて
も、高品質のディジタル信号伝送を実現することができ
ない。
ない。このため、周波数オフセットを推定し、除去する
方略が必要となる。し−がしながら、従来の周波数オフ
セット推定技術では、符号間干渉によって生じた歪分の
影響が生じてくるため、周波数オフセットを精度よく推
定することができない。このため、符号間干渉による歪
と周波数オフセットゝによる歪が同時に生じた場合には
、従来の周波数オフセット推定技術と等化技術を用いて
も、高品質のディジタル信号伝送を実現することができ
ない。
（課題を解決するための手段）
本願の第１の発明であるディジタル信号受信方式は、受
信信号を入力とする整合フィルタと、前記整合フィルタ
の出力を入力として周波数オフセットを推定する手段と
、前記周波数オフセットを推定する手段の出力と前記受
信信号を入力として符号間干渉を等化する手段を有する
ことを特徴としている。
信信号を入力とする整合フィルタと、前記整合フィルタ
の出力を入力として周波数オフセットを推定する手段と
、前記周波数オフセットを推定する手段の出力と前記受
信信号を入力として符号間干渉を等化する手段を有する
ことを特徴としている。
本願の第２の発明であるディジタル信号受信方式は、受
信信号を入力とする整合フィルタと、前記整合フィルタ
の出力を入力として周波数オフセットを推定する手段と
、前記周波数オフセットを推定する手段の出力と前記整
合フィルタの出力を入力として符号間干渉を等化する手
段を有することを特徴としている。
信信号を入力とする整合フィルタと、前記整合フィルタ
の出力を入力として周波数オフセットを推定する手段と
、前記周波数オフセットを推定する手段の出力と前記整
合フィルタの出力を入力として符号間干渉を等化する手
段を有することを特徴としている。
本願の第３の発明であるディジタル信号受信装置は、受
信信号を入力とする整合フィルタと、前記整合フィルタ
の出力を入力とする自乗回路と、前記自乗回路の出力を
入力とする平均値演算回路と、前記平均値演算回路の演
算回路をカウントし前記演算回路を制御回路に出力する
カウンタと、前記平均値演算回路の演算結果の偏角を求
める偏角検出回路と、前記カウンタの出力を入力として
前記カウンタの出力が定数Ｎ１及び定数Ｎ２（Ｎｉ ＜
Ｎ２）に等しくなったときに、前記偏角検出回路の出
力をそれぞれメモリ１、メモリ２に入力するようにスイ
ッチを制御する前記制御回路と、前記メモリ１及び前記
メモリ２に記憶された値の差を検出する差分検出回路と
、前記差分検出回路がらの出力を前記定数Ｎ１、Ｎ２の
差で除する除算回路を有することを特徴としている。
信信号を入力とする整合フィルタと、前記整合フィルタ
の出力を入力とする自乗回路と、前記自乗回路の出力を
入力とする平均値演算回路と、前記平均値演算回路の演
算回路をカウントし前記演算回路を制御回路に出力する
カウンタと、前記平均値演算回路の演算結果の偏角を求
める偏角検出回路と、前記カウンタの出力を入力として
前記カウンタの出力が定数Ｎ１及び定数Ｎ２（Ｎｉ ＜
Ｎ２）に等しくなったときに、前記偏角検出回路の出
力をそれぞれメモリ１、メモリ２に入力するようにスイ
ッチを制御する前記制御回路と、前記メモリ１及び前記
メモリ２に記憶された値の差を検出する差分検出回路と
、前記差分検出回路がらの出力を前記定数Ｎ１、Ｎ２の
差で除する除算回路を有することを特徴としている。
（作用）
送信シンボル周期をＴとし、符号間干渉が生じる通信路
モデルとしてＴ間隔の離散モデルを考える。
モデルとしてＴ間隔の離散モデルを考える。
この離散モデルを用いると、長さｎ十ｍの符号間干渉を
与える通信路は、第８図に示すようなｎ＋ｍ＋１タップ
（タップ係数：ｈ（−ｎ）、ｈ（−ｎ＋１）、・・・ｈ
（ｏ）、・・・、ｈ（ｍ−１）、ｈ（ｍ））のトランス
バーサル型フィルタでモデル化することができる。この
とき、５（ｋ）は時刻ｋＴにおける送信シンボルを５（
ｋ）とすると、時刻ｋＴにおける符号間干渉が生じた受
信信号ｒ（ｋ）は、 １：： −ｎ となる。このとき、この通信路に整合した整合フィルタ
は、例えば、第９図に示すｎ＋ｍ＋１タップのトランス
バーサル型フィルタで構成できる。ここで、整合フィル
タ出力をｙ（ｋ）とすれば、ｙ（ｋ）はそれぞれ次式で
与えられる。
与える通信路は、第８図に示すようなｎ＋ｍ＋１タップ
（タップ係数：ｈ（−ｎ）、ｈ（−ｎ＋１）、・・・ｈ
（ｏ）、・・・、ｈ（ｍ−１）、ｈ（ｍ））のトランス
バーサル型フィルタでモデル化することができる。この
とき、５（ｋ）は時刻ｋＴにおける送信シンボルを５（
ｋ）とすると、時刻ｋＴにおける符号間干渉が生じた受
信信号ｒ（ｋ）は、 １：： −ｎ となる。このとき、この通信路に整合した整合フィルタ
は、例えば、第９図に示すｎ＋ｍ＋１タップのトランス
バーサル型フィルタで構成できる。ここで、整合フィル
タ出力をｙ（ｋ）とすれば、ｙ（ｋ）はそれぞれ次式で
与えられる。
ここで、本は共役複素を示す。
また、このモデルでは、上述の同期検波系の不完全性に
起因するビート周波数による信号点の回転は、式（１）
に示すｒ（ｋ）の位相平面上の回転と捉えることができ
る。すなわち、角周波数ωのビートが生じる場合、ｒ（
ｋ）は、 ｒ（ｋγ＝ｒ（ｋ）・ｅｘｐ（ｊ−ωｋＴ／２ｎ＋Φ）
（３）と変換されることとなる。ここで、Φは初期位相
、ｊは虚数単位である。式（３）において、Φは一定の
値であるから従来の等化技術を用いることによって、Φ
の影響は完全に補償することができる。これに対し、角
周波数ωの影響は、受信信号（二対して、時間に依存し
て影響を与えるため従来の等化技術では、補償すること
ができず、十分な受信特性を得ることができない。しか
しながら、受信信号からωを推定し、ωの影響を補償し
てやれば、従来の等化技術で十分な受信特性を得ること
ができる。そこで、以下に、整合フィルタ出力を用いた
ωの推定方式の一例について説明する。
起因するビート周波数による信号点の回転は、式（１）
に示すｒ（ｋ）の位相平面上の回転と捉えることができ
る。すなわち、角周波数ωのビートが生じる場合、ｒ（
ｋ）は、 ｒ（ｋγ＝ｒ（ｋ）・ｅｘｐ（ｊ−ωｋＴ／２ｎ＋Φ）
（３）と変換されることとなる。ここで、Φは初期位相
、ｊは虚数単位である。式（３）において、Φは一定の
値であるから従来の等化技術を用いることによって、Φ
の影響は完全に補償することができる。これに対し、角
周波数ωの影響は、受信信号（二対して、時間に依存し
て影響を与えるため従来の等化技術では、補償すること
ができず、十分な受信特性を得ることができない。しか
しながら、受信信号からωを推定し、ωの影響を補償し
てやれば、従来の等化技術で十分な受信特性を得ること
ができる。そこで、以下に、整合フィルタ出力を用いた
ωの推定方式の一例について説明する。
ここで、
ωｋＴ嬌ω（ｋ−ｉ）Ｔ ｉ＝ −ｍ、−ｍ＋１．・
、ｎ−１，ｎ （４）と近似する。この近似は、整合
フィルタの遅延時間内ではビート周波数による位相回転
は無視できることを意味している。整合フィルタの遅延
時間は、通信路において生じる遅延時間に等しいから、
例えば、ＲＦとしてＩＧＨｚ、伝送速度２５０ｋｂａｕ
ｄを仮定し、通信路において５シンボルの遅延時間が生
じる場合には、近似による最大位相誤差は、５申ω／（
２５０＊１０３）［ｒａｄｌとなる。ここで、゛局部発
振器と受信信号にｌｐｐｍの周波数ずれが生じる場合に
はωは１ｋＨｚとなり、近似による最大位相誤差は、０
．１２５６６［ｒａｄｌ（７，２°）程度のであり、実
用上問題ない。
、ｎ−１，ｎ （４）と近似する。この近似は、整合
フィルタの遅延時間内ではビート周波数による位相回転
は無視できることを意味している。整合フィルタの遅延
時間は、通信路において生じる遅延時間に等しいから、
例えば、ＲＦとしてＩＧＨｚ、伝送速度２５０ｋｂａｕ
ｄを仮定し、通信路において５シンボルの遅延時間が生
じる場合には、近似による最大位相誤差は、５申ω／（
２５０＊１０３）［ｒａｄｌとなる。ここで、゛局部発
振器と受信信号にｌｐｐｍの周波数ずれが生じる場合に
はωは１ｋＨｚとなり、近似による最大位相誤差は、０
．１２５６６［ｒａｄｌ（７，２°）程度のであり、実
用上問題ない。
さて、式（４）の近似を用いると、整合フィルタの出力
は、 ｙ（ｋ）”Ｊ（ｋ）ｅｘｐ（ｊ・（ωｋＴ／２ｎ＋φ）
） （５）と近似することができる。また
、式（１）及び式（２）より、ｙ（ｋ）は、 となる。但し、Ｃ（ｉ）はｈ（ｉ）の自己相関関数であ
り、次のように定義される。
は、 ｙ（ｋ）”Ｊ（ｋ）ｅｘｐ（ｊ・（ωｋＴ／２ｎ＋φ）
） （５）と近似することができる。また
、式（１）及び式（２）より、ｙ（ｋ）は、 となる。但し、Ｃ（ｉ）はｈ（ｉ）の自己相関関数であ
り、次のように定義される。
ｓ（ｋ＋ｊ）Ｃ（ｋ＋１）Ｃ（ｋ＋ｊ））・ｅｘｐ（２
ｊ′（ωｋＴ／２ｎ＋φ））］／Ｎ
（９）ここで、送信シンボル５（ｋ）は＋１の
２値であり、それぞれの生起は独立であると仮定すると
、Ｎが十分大きければ、式（９）の第２項は零に漸近す
る。このため、Ｅ（ｙ′２）は、次式のように変形でき
る。
ｊ′（ωｋＴ／２ｎ＋φ））］／Ｎ
（９）ここで、送信シンボル５（ｋ）は＋１の
２値であり、それぞれの生起は独立であると仮定すると
、Ｎが十分大きければ、式（９）の第２項は零に漸近す
る。このため、Ｅ（ｙ′２）は、次式のように変形でき
る。
さらに、式（７）に示すＣ（ｉ）の定義から導かれる次
の関係式、 Ｃ（ｉ）＝Ｃ（−１）ネ 及び、次に示す会式 ここで、時刻Ｏ〜時刻（Ｎ−１）ＴのＮＴ時間に渡って
、ｙ’（ｋ）の自乗平均値を求めると次式のようになる
。
の関係式、 Ｃ（ｉ）＝Ｃ（−１）ネ 及び、次に示す会式 ここで、時刻Ｏ〜時刻（Ｎ−１）ＴのＮＴ時間に渡って
、ｙ’（ｋ）の自乗平均値を求めると次式のようになる
。
５ｉｎ（θ／２）
を式（工０）に適用すると、Ｅ（ｙ”）は、ＥＯ””）
＝（Ｃ（０）２＋ ２Σ（α（ｋ）２−Ｄ（ｋ）２））
・［ｃｏｓ［Φ／２＋（Ｎ−１）θ１ｓｉｎ（Ｎｏ）／
５ｉｎ（θ）＋ｊ ５ｉｎ（Φ７２＋（Ｎ−１）θ）ｓ
ｉｎ（Ｎｏ）／５ｉｎ（０月 （１１）となる。但し、 ａ（ｉ）＝ Ｒｅａｌ（Ｃ（ｉ）） １３（ｉ）＝ Ｉｍａｇ（Ｃ（ｉ）） θ＝ωＴ／２ｎ である。θは、上記の定義により、１シンボル時間あた
りのビート周波数による位相回転に等しい。
＝（Ｃ（０）２＋ ２Σ（α（ｋ）２−Ｄ（ｋ）２））
・［ｃｏｓ［Φ／２＋（Ｎ−１）θ１ｓｉｎ（Ｎｏ）／
５ｉｎ（θ）＋ｊ ５ｉｎ（Φ７２＋（Ｎ−１）θ）ｓ
ｉｎ（Ｎｏ）／５ｉｎ（０月 （１１）となる。但し、 ａ（ｉ）＝ Ｒｅａｌ（Ｃ（ｉ）） １３（ｉ）＝ Ｉｍａｇ（Ｃ（ｉ）） θ＝ωＴ／２ｎ である。θは、上記の定義により、１シンボル時間あた
りのビート周波数による位相回転に等しい。
従って、θを推定することは、ビート周波数ωを推定す
ることと等価である。式（１１＞より、ＥＯｒ”）の実
部と虚部の比は、 Ｉｍａｇ（Ｅ（ｙ”））／Ｒｅａｌ（Ｅ（ｙ”））＝
ｔａｎ（（Ｎ−１）ｅ＋Φ／２）
（１２）となり、ｅ１Φ及びＮのみによって定められる
。式（１２）より、Ｅ（ｙ”）の偏角を検出することに
より、初期位相φと（Ｎ−１）θの和を推定することが
できる。
ることと等価である。式（１１＞より、ＥＯｒ”）の実
部と虚部の比は、 Ｉｍａｇ（Ｅ（ｙ”））／Ｒｅａｌ（Ｅ（ｙ”））＝
ｔａｎ（（Ｎ−１）ｅ＋Φ／２）
（１２）となり、ｅ１Φ及びＮのみによって定められる
。式（１２）より、Ｅ（ｙ”）の偏角を検出することに
より、初期位相φと（Ｎ−１）θの和を推定することが
できる。
さらに、時刻Ｏ〜時刻（Ｎｌ−１）Ｔに渡るプの自乗平
均値をＥｌ、時刻θ〜時刻（Ｎ２−１）Ｔに渡るｙ′の
自乗平均値をＥ２（Ｎｉ＜Ｎ２）とすれば、式（１２）
より、Ａｒｃｔａｎ（Ｉｍａｇ（Ｅ２）／Ｒｅａｌ（Ｅ
２）） −Ａｒｃｔａｎ（Ｉｍａｇ（Ｅｌ）／ＲｅａＬ
（Ｅｌ）） ＝ （Ｎ２− Ｎｌ）θ （１３）となる
。式（１３）より、Ｎ１及びＮ２をあらかじめ定めてお
くことによって、θを推定することができる。
均値をＥｌ、時刻θ〜時刻（Ｎ２−１）Ｔに渡るｙ′の
自乗平均値をＥ２（Ｎｉ＜Ｎ２）とすれば、式（１２）
より、Ａｒｃｔａｎ（Ｉｍａｇ（Ｅ２）／Ｒｅａｌ（Ｅ
２）） −Ａｒｃｔａｎ（Ｉｍａｇ（Ｅｌ）／ＲｅａＬ
（Ｅｌ）） ＝ （Ｎ２− Ｎｌ）θ （１３）となる
。式（１３）より、Ｎ１及びＮ２をあらかじめ定めてお
くことによって、θを推定することができる。
以上のように、整合フィルタ出力を用いることによって
符号間干渉による歪が生じた信号を用いることによって
、周波数オフセットを精度よく推定することができる。
符号間干渉による歪が生じた信号を用いることによって
、周波数オフセットを精度よく推定することができる。
さらに、等化回路では、このようにして推定された周波
数オフセット情報と符号間干渉による歪が生じた受信信
号を入力することにより、より高品質なディジタル信号
伝送が可能になる。また、等化回路の構成によっては、
符号間干渉による歪が生じた受信信号そのものよりも、
−度整合フィルタによってフィルタリングした信号を用
いた方が優れた等化能力を発揮する方式もある。このよ
うな等化方式を用いる場合には、推定された周波数オフ
セット情報と周波数オフセットを推定するために用いる
整合フィルタ出力を等化回路に入力することによって、
より高品質なディジタル信号伝送が可能になる。
数オフセット情報と符号間干渉による歪が生じた受信信
号を入力することにより、より高品質なディジタル信号
伝送が可能になる。また、等化回路の構成によっては、
符号間干渉による歪が生じた受信信号そのものよりも、
−度整合フィルタによってフィルタリングした信号を用
いた方が優れた等化能力を発揮する方式もある。このよ
うな等化方式を用いる場合には、推定された周波数オフ
セット情報と周波数オフセットを推定するために用いる
整合フィルタ出力を等化回路に入力することによって、
より高品質なディジタル信号伝送が可能になる。
これに対して、従来の周波数オフセット推定方式を適用
することを考える。ここでは、送信シンボルとして±１
の２値について述べているので、以下の説明においても
、送信シンボルとして２値のものを仮定する。この場合
、従来方式では、受信信号の自乗平均値を用いて周波数
オフセットを推定する。符号間干渉と周波数オフセット
が生じた受信信号の自乗平均値は、式（３）及び上述の
三角関係の公式を用いると、次のようになる。
することを考える。ここでは、送信シンボルとして±１
の２値について述べているので、以下の説明においても
、送信シンボルとして２値のものを仮定する。この場合
、従来方式では、受信信号の自乗平均値を用いて周波数
オフセットを推定する。符号間干渉と周波数オフセット
が生じた受信信号の自乗平均値は、式（３）及び上述の
三角関係の公式を用いると、次のようになる。
５ｉｎ（Ｎｏ）／５ｉｎ（０月
（１４）ここで、一般にｈ（ｉ）は複素定数であ
るから、Ａ＋ｊＢ＝Σ、Σｈ（ｉ）２７Ｎ
（１５）ｋ＝０１ニーｎ とおくことができる。式（１４）及び式（１５）より、
周波数オフセットは式（１２）のように容易に推定する
ことができなくなることがわかる。
（１４）ここで、一般にｈ（ｉ）は複素定数であ
るから、Ａ＋ｊＢ＝Σ、Σｈ（ｉ）２７Ｎ
（１５）ｋ＝０１ニーｎ とおくことができる。式（１４）及び式（１５）より、
周波数オフセットは式（１２）のように容易に推定する
ことができなくなることがわかる。
（実施例）
第１図は、本願の第１の発明の原理を示す系統図である
。第１図において、１は入力端子、２は整合フィルタ、
３は周波数オフセット推定回路、４は等化回路、５は出
力端子である。次に第１図を用いて、本実施例の動作に
ついて説明する。受信信号は、入力端子１から整合フィ
ルタ２及び等化回路４に出力される。整合フィルタ２及
び等化回路４にはプロセッサが組み込まれており、プロ
セッサにより、受信信号から通信路インパルスレスポン
スを推定し、整合フィルタ２及び等化回路４の内部パラ
メータが定められる。整合フィルタ２によってフィルタ
リングされた信号は周波数オフセット推定回路３に出力
される。周波数オフセット推定回路３では、入力信号に
対して作用の項に示した操作を行い式（１３）で与えら
れるθを等化回路４に出力する。等化回路４では、入力
端子１からの信号と周波数オフセット推定回路３からの
出力を用いて受信信号を等化し、出力端子５に等化結果
を出力する。
。第１図において、１は入力端子、２は整合フィルタ、
３は周波数オフセット推定回路、４は等化回路、５は出
力端子である。次に第１図を用いて、本実施例の動作に
ついて説明する。受信信号は、入力端子１から整合フィ
ルタ２及び等化回路４に出力される。整合フィルタ２及
び等化回路４にはプロセッサが組み込まれており、プロ
セッサにより、受信信号から通信路インパルスレスポン
スを推定し、整合フィルタ２及び等化回路４の内部パラ
メータが定められる。整合フィルタ２によってフィルタ
リングされた信号は周波数オフセット推定回路３に出力
される。周波数オフセット推定回路３では、入力信号に
対して作用の項に示した操作を行い式（１３）で与えら
れるθを等化回路４に出力する。等化回路４では、入力
端子１からの信号と周波数オフセット推定回路３からの
出力を用いて受信信号を等化し、出力端子５に等化結果
を出力する。
第２図は、本願の第２の発明の原理を示す統系図である
。第２図において、１０は入力端子、１１は整合フィル
タ、１２は周波数オフセット推定回路、１３は等化回路
、１４は出力端子である。次に第２図を用いて、本実施
例の動作について説明する。入力端子１０からの信号は
、整合フィルタ１１に入力される。
。第２図において、１０は入力端子、１１は整合フィル
タ、１２は周波数オフセット推定回路、１３は等化回路
、１４は出力端子である。次に第２図を用いて、本実施
例の動作について説明する。入力端子１０からの信号は
、整合フィルタ１１に入力される。
整合フィルタ１１にはプロセッサが組み込まれており、
受信信号から通信路インパルスレスポンスを推定し、整
合フィルタ１１の内部パラメータが定められる。整合フ
ィルタ１１によってフィルタリングされた信号は、周波
数オフセット推定回路１２及び等化回路１３に出力され
る。周波数オフセット推定回路１２では、入力信号に対
して作用の項に示した操作を行い式（１３）で与えられ
るθを等化回路１３に出力する。等化回路１３では、整
合フィルタ１１からの信号を用いて組み込まれたプロセ
ッサにより内部パラメータを定めるとともに、整合フィ
ルタ１１からの信号と周波数オフセット推定回路からの
出力を用いて整合フィルタ１１からの信号を等化し、等
化結果を出力端子１４に出力する。
受信信号から通信路インパルスレスポンスを推定し、整
合フィルタ１１の内部パラメータが定められる。整合フ
ィルタ１１によってフィルタリングされた信号は、周波
数オフセット推定回路１２及び等化回路１３に出力され
る。周波数オフセット推定回路１２では、入力信号に対
して作用の項に示した操作を行い式（１３）で与えられ
るθを等化回路１３に出力する。等化回路１３では、整
合フィルタ１１からの信号を用いて組み込まれたプロセ
ッサにより内部パラメータを定めるとともに、整合フィ
ルタ１１からの信号と周波数オフセット推定回路からの
出力を用いて整合フィルタ１１からの信号を等化し、等
化結果を出力端子１４に出力する。
第３図は、本願の第３の発明を最尤系列推定方式に適用
した場合の実施例である。最尤系列推定方式に関しては
、文献、ヘイズ、“ザビタビアルゴリズムアプライドト
ウディジタルデータトランスミッション”、アダイジェ
ストオブニュースアンドイベンツオブインテレストトク
ザア イ・イー・イー・イー・コミュニケーションソサイエテ
ィ、第１３巻２号により当業者に広く知られているため
、本説明では詳細な説明を省略する。第３図において、
３０１は入力端子、３０２は整合フィルタ、３０３はメ
モリ、３０４は自乗回路、３０５は平均値演算回路、３
０６は偏角検出回路、３０７はスイッチ、３０８はカウ
ンタ、３０９はスイッチ制御回路、３１０はメモリ、３
１１はメモリ、３１２は差分検出回路、３１３は除算回
路、３１４はメモリ、３１５は制御回路、３１６は位相
回転回路、３１７はメモリ、３１８は加算回路、３１９
は加算回路、３２０はブランチ、メトリック定数線記憶
メモリ、３２１はＡＣ８回路、３２２はバスメモリ、３
２３は出力端子である。第３図を用いて、本実施例の動
作について説明する。
した場合の実施例である。最尤系列推定方式に関しては
、文献、ヘイズ、“ザビタビアルゴリズムアプライドト
ウディジタルデータトランスミッション”、アダイジェ
ストオブニュースアンドイベンツオブインテレストトク
ザア イ・イー・イー・イー・コミュニケーションソサイエテ
ィ、第１３巻２号により当業者に広く知られているため
、本説明では詳細な説明を省略する。第３図において、
３０１は入力端子、３０２は整合フィルタ、３０３はメ
モリ、３０４は自乗回路、３０５は平均値演算回路、３
０６は偏角検出回路、３０７はスイッチ、３０８はカウ
ンタ、３０９はスイッチ制御回路、３１０はメモリ、３
１１はメモリ、３１２は差分検出回路、３１３は除算回
路、３１４はメモリ、３１５は制御回路、３１６は位相
回転回路、３１７はメモリ、３１８は加算回路、３１９
は加算回路、３２０はブランチ、メトリック定数線記憶
メモリ、３２１はＡＣ８回路、３２２はバスメモリ、３
２３は出力端子である。第３図を用いて、本実施例の動
作について説明する。
入力端子３０１から入力される受信信号は、整合フィル
タ３０２によってフィルタリングされ、フィルタリング
された信号がメモリ３０３に記憶されるとともに、自乗
回路３０４に出力する。自乗回路３０４に入力された信
号は、自乗された後、平均値演算回路３０５により式（
９）に示す演算か行われる。平均値演算回路３０５の出
力は、偏角検出回路３０６に入力され、式（１２）の右
辺に示される値の偏角を求め、スイッチ３０７に出力さ
れる。また、平均値演算回路３０５は、平均演算を行う
毎にカウンタ３０８にパルスを出力する。カウンタ３０
８では、入力されるパルスをカウントアツプし、平均値
演算回路３０５における演算数があらかじめ定められた
定数、Ｎ１、Ｎ２に達したときに、スイッチ制御回路３
０９に対して制御信号を出力する。スイッチ制御回路３
０９では、カウンタ３０８から制御信号入力し、平均値
演算回路３０５における演算回数がＮ１に達した場合に
は、偏角検出回路３０６の出力がメモリ３１０に入力さ
れるように、スイッチ３０７を制御する。また、平均値
演算回路３０５における演算回数がＮ２に達した場合に
は、偏角検出回路６の出力がメモリ３１１に入力される
ように、スイッチ３０８を制御する。このようにすると
、メモリ３１０．３１１には、式（１３）の左辺の第１
項、第２項が記憶されることになる。差分回路３１２で
は、メモリ３１０．３１１に記憶されている値を入力し
、式（１３）の右辺を求め、除算回路３１３に出力する
。さらに、除算回路３１３において、差分回路３１２の
出力をＮ２−Ｎ１で割ることにより作用の項で示したθ
を求めて、メモリ３１４に出力するとともに、制御回路
３１５に制御信号を出力する。制御回路１５は、除算回
路３１３からの制御信号が入力されると、メモリ３０２
に対して記憶内容を位相回転回路３１６に出力するよう
に制御する。
タ３０２によってフィルタリングされ、フィルタリング
された信号がメモリ３０３に記憶されるとともに、自乗
回路３０４に出力する。自乗回路３０４に入力された信
号は、自乗された後、平均値演算回路３０５により式（
９）に示す演算か行われる。平均値演算回路３０５の出
力は、偏角検出回路３０６に入力され、式（１２）の右
辺に示される値の偏角を求め、スイッチ３０７に出力さ
れる。また、平均値演算回路３０５は、平均演算を行う
毎にカウンタ３０８にパルスを出力する。カウンタ３０
８では、入力されるパルスをカウントアツプし、平均値
演算回路３０５における演算数があらかじめ定められた
定数、Ｎ１、Ｎ２に達したときに、スイッチ制御回路３
０９に対して制御信号を出力する。スイッチ制御回路３
０９では、カウンタ３０８から制御信号入力し、平均値
演算回路３０５における演算回数がＮ１に達した場合に
は、偏角検出回路３０６の出力がメモリ３１０に入力さ
れるように、スイッチ３０７を制御する。また、平均値
演算回路３０５における演算回数がＮ２に達した場合に
は、偏角検出回路６の出力がメモリ３１１に入力される
ように、スイッチ３０８を制御する。このようにすると
、メモリ３１０．３１１には、式（１３）の左辺の第１
項、第２項が記憶されることになる。差分回路３１２で
は、メモリ３１０．３１１に記憶されている値を入力し
、式（１３）の右辺を求め、除算回路３１３に出力する
。さらに、除算回路３１３において、差分回路３１２の
出力をＮ２−Ｎ１で割ることにより作用の項で示したθ
を求めて、メモリ３１４に出力するとともに、制御回路
３１５に制御信号を出力する。制御回路１５は、除算回
路３１３からの制御信号が入力されると、メモリ３０２
に対して記憶内容を位相回転回路３１６に出力するよう
に制御する。
メモリ３１７の初期値は零に設定されており、メモリ３
０３から位相回転回路３１６に信号が入力されるたびに
、メモリ３１４に記憶されている内容とメモリ３１７に
記憶されている内容を加算回路３１８で加算する。
０３から位相回転回路３１６に信号が入力されるたびに
、メモリ３１４に記憶されている内容とメモリ３１７に
記憶されている内容を加算回路３１８で加算する。
加算回路３１８の出力はメモリ３１７に記憶されるとと
もに、位相回転回路３１６にも出力される。位相回転回
路３１６では、メモリ３０３からの入力信号を加算回路
３１８からの入力によって定められる位相量だけ回転し
、加算回路３１９に出力する。以上の操作は、シグナル
プロセッサ等を用いることによって、ソフトウェアを用
いて行うことも可能である。
もに、位相回転回路３１６にも出力される。位相回転回
路３１６では、メモリ３０３からの入力信号を加算回路
３１８からの入力によって定められる位相量だけ回転し
、加算回路３１９に出力する。以上の操作は、シグナル
プロセッサ等を用いることによって、ソフトウェアを用
いて行うことも可能である。
さらに、加算回路３１９では、ブランチメトリック定数
部記憶メモリ３２０と位相回転回路３１６の出力を加算
しブランチメトリックを計算する。加算回路３１９の出
力は、ＡＳＣ回路３２１、パスメモリ３２２で構成され
る最尤系列推定回路に入力され、従来の最尤推定回路と
同様な動作を行い、出力端子３２３に復調結果が出力さ
れる。
部記憶メモリ３２０と位相回転回路３１６の出力を加算
しブランチメトリックを計算する。加算回路３１９の出
力は、ＡＳＣ回路３２１、パスメモリ３２２で構成され
る最尤系列推定回路に入力され、従来の最尤推定回路と
同様な動作を行い、出力端子３２３に復調結果が出力さ
れる。
第４図は、本願の第１の発明を線形等化方式を用いてバ
ースト状に伝送される信号を受信する場合に適用した実
施例である。第４図において、１００は入力端子、１０
１はタイミング検出回路、１０２はメモリＩＯ制御回路
、１０３はメモリ、１０４はスイッチ制御回路、１０５
はスイッチ、１０６はプロセッサ、１０７は整合フィル
タ、１０８は周波数オフセット推定回路、１０９は等化
回路、１１０は判定回路、１１１は出力端子である。ま
た、第４図は、等化回路１０９の詳細な系統図であり、
１１２は累算器、１１３は位相回転器、１１４は線形等
化器である。また、プロセッサ１０６と整合フィルタ１
０７、プロセッサ１０６と等化回路１０９は、それぞれ
まとめて整合フィルタ、等化回路とみなすことができる
が、本実施例では、動作の説明の容易性を図るために異
なるブロックで示している。
ースト状に伝送される信号を受信する場合に適用した実
施例である。第４図において、１００は入力端子、１０
１はタイミング検出回路、１０２はメモリＩＯ制御回路
、１０３はメモリ、１０４はスイッチ制御回路、１０５
はスイッチ、１０６はプロセッサ、１０７は整合フィル
タ、１０８は周波数オフセット推定回路、１０９は等化
回路、１１０は判定回路、１１１は出力端子である。ま
た、第４図は、等化回路１０９の詳細な系統図であり、
１１２は累算器、１１３は位相回転器、１１４は線形等
化器である。また、プロセッサ１０６と整合フィルタ１
０７、プロセッサ１０６と等化回路１０９は、それぞれ
まとめて整合フィルタ、等化回路とみなすことができる
が、本実施例では、動作の説明の容易性を図るために異
なるブロックで示している。
次に、第４図及び第６図を用いて、本実施例の動作につ
いて説明する。
いて説明する。
タイミング検出回路１０１は、入力端子１００から入力
された受信信号を入力として、受信すべきバースト信号
の始端及び終端を検出し、メモリＩＯ制御回路１０２に
対して、受信すべきバーストの始端、終端に対応する制
御信号を出力する。メモリエ０制御回路１０２は、タイ
ミング検出回路１０１がら入力されるバースト始端信号
とバースト終端信号により、メモリ１０３に対して、入
力端子１００からの信号の記憶の開始及び終了を制御し
、１バ一スト分の受信信号をメモリ１０３に記憶させる
。また、メモリＩＯ制御回路１０２は、メモリ１０３が
１バ一スト分の信号を記憶した後、記憶した信号をスイ
ッチ１０５に出力するようにメモリ１０３を制御する。
された受信信号を入力として、受信すべきバースト信号
の始端及び終端を検出し、メモリＩＯ制御回路１０２に
対して、受信すべきバーストの始端、終端に対応する制
御信号を出力する。メモリエ０制御回路１０２は、タイ
ミング検出回路１０１がら入力されるバースト始端信号
とバースト終端信号により、メモリ１０３に対して、入
力端子１００からの信号の記憶の開始及び終了を制御し
、１バ一スト分の受信信号をメモリ１０３に記憶させる
。また、メモリＩＯ制御回路１０２は、メモリ１０３が
１バ一スト分の信号を記憶した後、記憶した信号をスイ
ッチ１０５に出力するようにメモリ１０３を制御する。
スイッチ１０５の初期状態は、メモリ１０３の出力がプ
ロセッサ１０６に入力されるように設定されている。プ
ロセッサ１０６は、メモリ１０３からの入力信号から、
プリアンプル信号を用いて通信路インパルスレスポンス
を推定し、トランスバーサル型の整合フィルタ１０７の
タップ係数を設定する。また、プロセッサ１０６は、推
定した通信路インパルスレスポンスを用いて、例えば、
判定回路１１０の入出力の平均自乗誤差が最小になるよ
うな等化回路１０９の内部パラメータを求め、等化回路
１０９出力する。さらに、プロセッサ１０６は、スイッ
チ制御回路１０４とメモリＩＯ制御回路１０２に対して
制御信号を出力し、メモリ１０３に記憶されている内容
を、スイッチ１０５を介して整合フィルタ１０７に出力
させる。整合フィルタ１０７は、メモリ１０３がらの受
信信号をフィルタリングして周波数オフセット推定回路
１０８に出力する。周波数オフセット推定回路し１０８
は、整合フィルタ１０７からの信号を用いて、式（１３
）で与えられるθを求めて等化回路１０９に出力する。
ロセッサ１０６に入力されるように設定されている。プ
ロセッサ１０６は、メモリ１０３からの入力信号から、
プリアンプル信号を用いて通信路インパルスレスポンス
を推定し、トランスバーサル型の整合フィルタ１０７の
タップ係数を設定する。また、プロセッサ１０６は、推
定した通信路インパルスレスポンスを用いて、例えば、
判定回路１１０の入出力の平均自乗誤差が最小になるよ
うな等化回路１０９の内部パラメータを求め、等化回路
１０９出力する。さらに、プロセッサ１０６は、スイッ
チ制御回路１０４とメモリＩＯ制御回路１０２に対して
制御信号を出力し、メモリ１０３に記憶されている内容
を、スイッチ１０５を介して整合フィルタ１０７に出力
させる。整合フィルタ１０７は、メモリ１０３がらの受
信信号をフィルタリングして周波数オフセット推定回路
１０８に出力する。周波数オフセット推定回路し１０８
は、整合フィルタ１０７からの信号を用いて、式（１３
）で与えられるθを求めて等化回路１０９に出力する。
さらに、周波数オフセット推定回路１０８は、スイッチ
制御回路１０４とメモリＩＯ制御回路１０２に対して制
御信号を出力し、メモリ１０３に記憶されている内容を
、スイッチ１０５を介して等化回路１０９に出力させる
。等化回路１０９は、第４図に示すように、累算器１１
２、位相回転器１１３、線形等化器１１４で構成される
。スイッチ１０５を介して入力され信号は、位相回転器
１１３に入力される。累算器１１２は、位相回転器１１
３に信号が入力される度に、周波数オフセット推定回路
１０８の出力を累算し、累算結果を位相回転器１１３に
出力する。位相回転器１１３は、スイッチ１０５を介し
て入力され信号を、累算器１１２からの信号によって定
められる位相量だけ位相を回転させ周波数オフセットの
補正を行って、線形等化器１１４に出力する。線形等化
器１１４では、プロセッサ１０６によって定められた内
部パラメータに従って等化を行い、判定回路１１０に出
力する。判定回路は、等化回路１０９からの信号を判定
し、出力端子１１１に判定結果を出力する。
制御回路１０４とメモリＩＯ制御回路１０２に対して制
御信号を出力し、メモリ１０３に記憶されている内容を
、スイッチ１０５を介して等化回路１０９に出力させる
。等化回路１０９は、第４図に示すように、累算器１１
２、位相回転器１１３、線形等化器１１４で構成される
。スイッチ１０５を介して入力され信号は、位相回転器
１１３に入力される。累算器１１２は、位相回転器１１
３に信号が入力される度に、周波数オフセット推定回路
１０８の出力を累算し、累算結果を位相回転器１１３に
出力する。位相回転器１１３は、スイッチ１０５を介し
て入力され信号を、累算器１１２からの信号によって定
められる位相量だけ位相を回転させ周波数オフセットの
補正を行って、線形等化器１１４に出力する。線形等化
器１１４では、プロセッサ１０６によって定められた内
部パラメータに従って等化を行い、判定回路１１０に出
力する。判定回路は、等化回路１０９からの信号を判定
し、出力端子１１１に判定結果を出力する。
第５図は、本願の第２の発明を判定帰還型等化方式を用
いて、バースト状に伝送される信号を受信する場合に適
用した実施例である。第５図において、２００は入力端
子、２０１はタイミング検出回路、２０２．２１０はメ
モリＩＯ制御回路、２０３，２０９はメモリ、２０４は
スイッチ制御回路、２０５はスイッチ、２０６はプロセ
ッサ、２０７は整合フィルタ、２０８は周波数オフセッ
ト推定回路、２１１は等化回路、２１２は出力端子であ
る。また、第５図は、等化回路２１１の詳細な系統図で
あり、２１３は累算器、２１４は位相回転器、２１５は
判定帰還型等化器であり、この等化器には判定回路が含
まれている（例えば、プロアキス著“ディジタルコミュ
ニケーションズ、アゲロウヒル、１９８３）。また、プ
ロセッサ２０６と整合フィルタ２０７、プロセッサ２０
６と等化回路２１１は、それぞれまとめて整合フィルタ
、等化回路とみなすことができるが、本実施例では、動
作の説明の容易性を図るために異なるブロックで示して
いる。次に、第５図及び第７図を用いて、本実施例の動
作について説明する。
いて、バースト状に伝送される信号を受信する場合に適
用した実施例である。第５図において、２００は入力端
子、２０１はタイミング検出回路、２０２．２１０はメ
モリＩＯ制御回路、２０３，２０９はメモリ、２０４は
スイッチ制御回路、２０５はスイッチ、２０６はプロセ
ッサ、２０７は整合フィルタ、２０８は周波数オフセッ
ト推定回路、２１１は等化回路、２１２は出力端子であ
る。また、第５図は、等化回路２１１の詳細な系統図で
あり、２１３は累算器、２１４は位相回転器、２１５は
判定帰還型等化器であり、この等化器には判定回路が含
まれている（例えば、プロアキス著“ディジタルコミュ
ニケーションズ、アゲロウヒル、１９８３）。また、プ
ロセッサ２０６と整合フィルタ２０７、プロセッサ２０
６と等化回路２１１は、それぞれまとめて整合フィルタ
、等化回路とみなすことができるが、本実施例では、動
作の説明の容易性を図るために異なるブロックで示して
いる。次に、第５図及び第７図を用いて、本実施例の動
作について説明する。
タイミング検出回路２０１は、入力端子２００から入力
された受信信号を入力として、受信すべきバースト信号
の始端及び終端を検出し、メモリエ０制御回路２０２に
対して、受信すべきバーストの始端、終端に対応する制
御信号を出力する。メモリＩＯ制御回路２０２は、タイ
ミング検出回路２０１から入力されるバースト始端信号
、バースト終端信号により、メモリ２０３に対して、入
力端子２００からの信号の記憶の開始及び終了を制御し
、１バ一スト分の受信信号をメモリ２０３に記憶させる
。また、メモリＩＯ制御回路２０２は、メモリ２０３が
１バ一スト分の信号を記憶した後、記憶した信号をスイ
ッチ２０５に出力するようにメモリ２０３を制御する。
された受信信号を入力として、受信すべきバースト信号
の始端及び終端を検出し、メモリエ０制御回路２０２に
対して、受信すべきバーストの始端、終端に対応する制
御信号を出力する。メモリＩＯ制御回路２０２は、タイ
ミング検出回路２０１から入力されるバースト始端信号
、バースト終端信号により、メモリ２０３に対して、入
力端子２００からの信号の記憶の開始及び終了を制御し
、１バ一スト分の受信信号をメモリ２０３に記憶させる
。また、メモリＩＯ制御回路２０２は、メモリ２０３が
１バ一スト分の信号を記憶した後、記憶した信号をスイ
ッチ２０５に出力するようにメモリ２０３を制御する。
スイッチ２０５の初期状態は、メモリ２０３の出力がプ
ロセッサ２０６に入力されるように設定されている。プ
ロセッサ２０６は、メモリ２０３からの入力信号から、
プリアンプル信号を用いて通信路インパルスレスポンス
を推定し、トランスバーサル型の整合フィルタ２０７の
タップ係数を設定する。また、プロセッサ２０６は、推
定した通信路インパルスレスポンスと整合フィルタ２０
７のタップ係数とを畳み込んで得られたインパルスレス
ポンスから、例えば、判定回路２１１の入出力の平均自
乗誤差が最小になるような等化回路２１１の内部パラメ
ータを求め、等化回路２１１へ出力する。判定帰還型等
化器では、受信信号そのものよりも、受信信号を整合フ
ィルタを通して得られる信号を等化する方が、より大き
な等化能力が得られることが知られている（例えば、岡
）上、並木、“超多値ＱＡＭの新等化方弐″、電子情報
通信学会春季全国大会、１９８９年、Ｂ−９２９）。さ
らに、プロセッサ２０６は、スイッチ制御回路２０４と
メモリＩＯ制御回路２０２に対して制御信号を出力し、
メモリ２０３に記憶されている内容を、スイッチ２０５
を介して整合フィルタ２０７に出力させるとともに、メ
モリＩＯ制御回路２１０に制御信号を出力し、メモリ２
０９に整合フィルタ２０７からの出力が記憶されるよう
に制御する。また、整合フィルタ２０７からの出力は、
周波数オフセット推定回路２０８にも入力される。周波
数オフセット推定回路２０８は、整合フィルタ２０７か
らの信号を用いて、式（１３）で与えられるθを求めて
等化回路２１１に出力する。さらに、周波数オフセット
推定回路２０８は、メモリＩＯ制御回路２１０に対して
制御信号を出力し、メモリ２０９に記憶されている内容
を等化回路２１１に出力させる。等化回路２１０は、第
５図に示すように、累算器２１３、位相回転器２１４、
判定帰還型等化器２１５で構成される。メモリ２０９カ
ら入力される信号は、位相回転器２１４に入力される。
ロセッサ２０６に入力されるように設定されている。プ
ロセッサ２０６は、メモリ２０３からの入力信号から、
プリアンプル信号を用いて通信路インパルスレスポンス
を推定し、トランスバーサル型の整合フィルタ２０７の
タップ係数を設定する。また、プロセッサ２０６は、推
定した通信路インパルスレスポンスと整合フィルタ２０
７のタップ係数とを畳み込んで得られたインパルスレス
ポンスから、例えば、判定回路２１１の入出力の平均自
乗誤差が最小になるような等化回路２１１の内部パラメ
ータを求め、等化回路２１１へ出力する。判定帰還型等
化器では、受信信号そのものよりも、受信信号を整合フ
ィルタを通して得られる信号を等化する方が、より大き
な等化能力が得られることが知られている（例えば、岡
）上、並木、“超多値ＱＡＭの新等化方弐″、電子情報
通信学会春季全国大会、１９８９年、Ｂ−９２９）。さ
らに、プロセッサ２０６は、スイッチ制御回路２０４と
メモリＩＯ制御回路２０２に対して制御信号を出力し、
メモリ２０３に記憶されている内容を、スイッチ２０５
を介して整合フィルタ２０７に出力させるとともに、メ
モリＩＯ制御回路２１０に制御信号を出力し、メモリ２
０９に整合フィルタ２０７からの出力が記憶されるよう
に制御する。また、整合フィルタ２０７からの出力は、
周波数オフセット推定回路２０８にも入力される。周波
数オフセット推定回路２０８は、整合フィルタ２０７か
らの信号を用いて、式（１３）で与えられるθを求めて
等化回路２１１に出力する。さらに、周波数オフセット
推定回路２０８は、メモリＩＯ制御回路２１０に対して
制御信号を出力し、メモリ２０９に記憶されている内容
を等化回路２１１に出力させる。等化回路２１０は、第
５図に示すように、累算器２１３、位相回転器２１４、
判定帰還型等化器２１５で構成される。メモリ２０９カ
ら入力される信号は、位相回転器２１４に入力される。
累算器２１３は、位相回転器２１４に信号が入力される
度に、周波数オフセット推定回路２０８の出力を累算し
、累算結果を位相回転器２１３に出力する。位相回転器
２１４は、メモリ２０９から入力される信号を、累算器
２１３からの信号によって定められる位相分だけ位相を
回転させ周波数オフセットの補正を行って、判定帰還型
等化器２１５に出力する。判定帰還型等化器２１５では
、プロセッサ２０６によって定められた内部パラメータ
に従って変化、判定を行い、出力端子２１２に判定結果
を出力する。
度に、周波数オフセット推定回路２０８の出力を累算し
、累算結果を位相回転器２１３に出力する。位相回転器
２１４は、メモリ２０９から入力される信号を、累算器
２１３からの信号によって定められる位相分だけ位相を
回転させ周波数オフセットの補正を行って、判定帰還型
等化器２１５に出力する。判定帰還型等化器２１５では
、プロセッサ２０６によって定められた内部パラメータ
に従って変化、判定を行い、出力端子２１２に判定結果
を出力する。
（発明の効果）
本発明により、符号間干渉が生じた受信信号からを用い
て同期検波系において生じる周波数オフセットを除去し
、高品質なディジタル信号伝送が可能になる。
て同期検波系において生じる周波数オフセットを除去し
、高品質なディジタル信号伝送が可能になる。
第１図は、本願の第１の発明の原理を示す系統図、第２
図は、本願の第２の発明の原理を示す系統図、第３図は
、本願第３の発明の原理を用いた実施例の系統図、第４
図は、本願の第１の発明を線形等化方式を用いてバース
ト状に伝送される信号を受信する場合に適用した実施例
の系統図、第５図は、本願の第２の発明を判定帰還型化
方式を用いて、バースト状に伝送される信号を受信する
場合に適用した実施例の系統図、第６図は、第４図の等
化回路１０９の詳細な系統図、第７図は、第５図の等化
回路２１１の詳細な系統図、第８図は、符号間干渉が生
じる通信路モデルを示す図、第９図は第３図に示した通
信路モデルに対する整合フィルタの系統図である。 図において、 ２．１１．１０７．２０７．３０２・・・整合フィルタ
、３．１２．１０８．２０８・・・周波数オフセット推
定回路、４．１３．１０９．２１１・・・等化回路、１
０３．２０３．２０９．３０３．３１０．３１１．３１
４．３１７・・・メモリ、１０１．２０１・・・タイミ
ング検出回路、１０２．２０２．２１０・・・メモリＩ
Ｏ制御回路、１０４．２０４．３０９・・・スイッチ制
御回路、１０５．２０５．３０７・・・スイッチ、１０
６．２０６・・・プロセッサ、１１０・・・判定回路、
１１２．２１３・・・累算器、１１３．２１４．３１６
・・・位相回転器、１１４・・・線形等化器、２１５・
・・判定帰還型等化器、３０４・・・自乗回路、３０５
・・・平均値演算、３０６・・・偏角検出回路、３０８
・・・カウンタ、３１２・・・差分検出回路、３１３・
・・除算回路、３１５・・・制御回路、３１８．３１９
・・・加算回路、３２０・・・ブランチメトリック定数
部記憶メモリ、３２１・・−ＡＣ８回路、３２２・・・
バスメモリ。
図は、本願の第２の発明の原理を示す系統図、第３図は
、本願第３の発明の原理を用いた実施例の系統図、第４
図は、本願の第１の発明を線形等化方式を用いてバース
ト状に伝送される信号を受信する場合に適用した実施例
の系統図、第５図は、本願の第２の発明を判定帰還型化
方式を用いて、バースト状に伝送される信号を受信する
場合に適用した実施例の系統図、第６図は、第４図の等
化回路１０９の詳細な系統図、第７図は、第５図の等化
回路２１１の詳細な系統図、第８図は、符号間干渉が生
じる通信路モデルを示す図、第９図は第３図に示した通
信路モデルに対する整合フィルタの系統図である。 図において、 ２．１１．１０７．２０７．３０２・・・整合フィルタ
、３．１２．１０８．２０８・・・周波数オフセット推
定回路、４．１３．１０９．２１１・・・等化回路、１
０３．２０３．２０９．３０３．３１０．３１１．３１
４．３１７・・・メモリ、１０１．２０１・・・タイミ
ング検出回路、１０２．２０２．２１０・・・メモリＩ
Ｏ制御回路、１０４．２０４．３０９・・・スイッチ制
御回路、１０５．２０５．３０７・・・スイッチ、１０
６．２０６・・・プロセッサ、１１０・・・判定回路、
１１２．２１３・・・累算器、１１３．２１４．３１６
・・・位相回転器、１１４・・・線形等化器、２１５・
・・判定帰還型等化器、３０４・・・自乗回路、３０５
・・・平均値演算、３０６・・・偏角検出回路、３０８
・・・カウンタ、３１２・・・差分検出回路、３１３・
・・除算回路、３１５・・・制御回路、３１８．３１９
・・・加算回路、３２０・・・ブランチメトリック定数
部記憶メモリ、３２１・・−ＡＣ８回路、３２２・・・
バスメモリ。
Claims (3)
- （１）受信信号を入力とする整合フィルタと、前記整合
フィルタの出力を入力として周波数オフセットを推定す
る手段と、前記周波数オフセットを推定する手段の出力
と前記受信信号を入力として符号間干渉を等化する手段
を有することを特徴とするディジタル信号受信方式。 - （２）受信信号を入力とする整合フィルタと、前記整合
フィルタの出力を入力として周波数オフセットを推定す
る手段と、前記周波数オフセットを推定する手段の出力
と前記整合フィルタの出力を入力として符号間干渉を等
化する手段を有することを特徴とするディジタル信号受
信方式。 - （３）受信信号を入力とする整合フィルタと、前記整合
フィルタの出力を入力とする自乗回路と、前記自乗回路
の出力を入力とする平均値演算回路と、前記平均値演算
回路の演算回数をカウントし前記演算回数を制御回路に
出力するカウンタと、前記平均値演算回路の演算結果の
偏角を求める偏角検出回路と、前記カウンタの出力を入
力として前記カウンタの出力が定数Ｎ１及び定数Ｎ２（
Ｎｉ＜Ｎ２）に等しくなったときに、前記偏角検出回路
の出力をそれぞれメモリ１、メモリ２に入力するように
スイッチを制御する前記制御回路と、前記メモリ１及び
前記メモリ２に記憶された値の差を検出する差分検出回
路と、前記差分検出回路からの出力を前記定数Ｎ１、Ｎ
２の差で除する除算回路を有することを特徴とするディ
ジタル信号受信装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1272006A JP2508298B2 (ja) | 1989-10-18 | 1989-10-18 | ディジタル信号受信方式及び受信装置 |
| EP90119940A EP0423775B1 (en) | 1989-10-18 | 1990-10-17 | Receiver capable of removing both intersymbol interference and frequency offset |
| DE69029988T DE69029988T2 (de) | 1989-10-18 | 1990-10-17 | Empfänger, der zur Beseitigung sowohl einer Nachbarsymbolstörung als auch einer Frequenzverschiebung fähig ist |
| US07/597,693 US5150380A (en) | 1989-10-18 | 1990-10-17 | Receiver capable of removing both intersymbol interference and frequency offset |
| AU64718/90A AU645037B2 (en) | 1989-10-18 | 1990-10-18 | Receiver capable of removing both intersymbol interference and frequency offset |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1272006A JP2508298B2 (ja) | 1989-10-18 | 1989-10-18 | ディジタル信号受信方式及び受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03133218A true JPH03133218A (ja) | 1991-06-06 |
| JP2508298B2 JP2508298B2 (ja) | 1996-06-19 |
Family
ID=17507830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1272006A Expired - Lifetime JP2508298B2 (ja) | 1989-10-18 | 1989-10-18 | ディジタル信号受信方式及び受信装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5150380A (ja) |
| EP (1) | EP0423775B1 (ja) |
| JP (1) | JP2508298B2 (ja) |
| AU (1) | AU645037B2 (ja) |
| DE (1) | DE69029988T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590904A (ja) * | 1991-09-27 | 1993-04-09 | Nec Corp | 制御信号発生回路 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5263026A (en) * | 1991-06-27 | 1993-11-16 | Hughes Aircraft Company | Maximum likelihood sequence estimation based equalization within a mobile digital cellular receiver |
| JP3100447B2 (ja) * | 1992-01-10 | 2000-10-16 | 三菱電機株式会社 | 適応等化器および受信機 |
| DE4201439A1 (de) * | 1992-01-21 | 1993-07-22 | Daimler Benz Ag | Verfahren und anordnung zur uebertragung hoher datenraten fuer den digitalen rundfunk |
| US5276706A (en) * | 1992-05-20 | 1994-01-04 | Hughes Aircraft Company | System and method for minimizing frequency offsets between digital communication stations |
| JP2605566B2 (ja) * | 1992-12-25 | 1997-04-30 | 日本電気株式会社 | 適応型等化器 |
| US5422917A (en) * | 1993-01-04 | 1995-06-06 | Novatel Communications Ltd. | Frequency offset estimation using the phase rotation of channel estimates |
| US5579345A (en) * | 1994-10-13 | 1996-11-26 | Westinghouse Electric Corporation | Carrier tracking loop for QPSK demodulator |
| KR0157711B1 (ko) * | 1995-07-12 | 1998-11-16 | 김광호 | 데이타 통신단말장치에서 등화방법 |
| US6097770A (en) * | 1996-10-31 | 2000-08-01 | Lucent Technologies Inc. | Frequency offset estimation for wireless systems based on channel impulse response |
| US5818872A (en) * | 1996-12-31 | 1998-10-06 | Cirrus Logic, Inc. | Timing offset error extraction method and apparatus |
| US5978379A (en) | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
| US6389040B1 (en) | 1998-09-11 | 2002-05-14 | Lucent Technologies Inc. | Apparatus and method for generating a frequency offset estimate for communication systems having frequency selecting fading channels |
| US6393068B1 (en) | 1998-09-22 | 2002-05-21 | Agere Systems Guardian Corp. | Communication channel and frequency offset estimator |
| US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
| US7286597B2 (en) | 2000-04-28 | 2007-10-23 | Broadcom Corporation | Methods and systems for adaptive receiver equalization |
| US7577192B2 (en) * | 2001-03-29 | 2009-08-18 | Applied Wave Research, Inc. | Method and apparatus for characterizing the distortion produced by electronic equipment |
| US6690753B2 (en) * | 2001-06-08 | 2004-02-10 | Broadcom Corporation | Receiver having decisional feedback equalizer with remodulation and related methods |
| US20060024362A1 (en) * | 2004-07-29 | 2006-02-02 | Pawan Seth | Composition comprising a benzimidazole and process for its manufacture |
| US7539125B2 (en) * | 2005-10-14 | 2009-05-26 | Via Technologies, Inc. | Method and circuit for frequency offset estimation in frequency domain in the orthogonal frequency division multiplexing baseband receiver for IEEE 802.11A/G wireless LAN standard |
| US8463121B2 (en) * | 2009-10-09 | 2013-06-11 | Nec Laboratories America, Inc. | Ultra wide-range frequency offset estimation for digital coherent optical receivers |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4430743A (en) * | 1980-11-17 | 1984-02-07 | Nippon Electric Co., Ltd. | Fast start-up system for transversal equalizers |
| US4540948A (en) * | 1982-09-14 | 1985-09-10 | Nec Corporation | 8-Phase phase-shift keying demodulator |
| US4545060A (en) * | 1983-09-19 | 1985-10-01 | Northern Telecom Limited | Decision feedback adaptive equalizer acting on zero states following a non-zero state |
| US4621365A (en) * | 1984-11-16 | 1986-11-04 | Hughes Aircraft Company | Synchronization preamble correlation detector and frequency estimator |
| NL8700125A (nl) * | 1987-01-20 | 1988-08-16 | Philips Nv | Inrichting voor het bestrijden van intersymboolinterferentie en ruis. |
| US4885757A (en) * | 1987-06-01 | 1989-12-05 | Texas Instruments Incorporated | Digital adaptive receiver employing maximum-likelihood sequence estimation with neural networks |
| NL8701333A (nl) * | 1987-06-09 | 1989-01-02 | Philips Nv | Inrichting voor het bestrijden van intersymboolinterferentie en ruis. |
-
1989
- 1989-10-18 JP JP1272006A patent/JP2508298B2/ja not_active Expired - Lifetime
-
1990
- 1990-10-17 DE DE69029988T patent/DE69029988T2/de not_active Expired - Lifetime
- 1990-10-17 US US07/597,693 patent/US5150380A/en not_active Expired - Lifetime
- 1990-10-17 EP EP90119940A patent/EP0423775B1/en not_active Expired - Lifetime
- 1990-10-18 AU AU64718/90A patent/AU645037B2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590904A (ja) * | 1991-09-27 | 1993-04-09 | Nec Corp | 制御信号発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5150380A (en) | 1992-09-22 |
| AU645037B2 (en) | 1994-01-06 |
| EP0423775A2 (en) | 1991-04-24 |
| DE69029988T2 (de) | 1997-06-12 |
| AU6471890A (en) | 1991-04-26 |
| EP0423775A3 (en) | 1993-02-24 |
| DE69029988D1 (de) | 1997-04-03 |
| EP0423775B1 (en) | 1997-02-26 |
| JP2508298B2 (ja) | 1996-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03133218A (ja) | ディジタル信号受信方式及び受信装置 | |
| US6067319A (en) | Method for equalization of a quadrature amplitude modulated signal | |
| US4701936A (en) | Apparatus and method for adjusting the receivers of data transmission channels | |
| JP3224555B2 (ja) | モデム | |
| JP2770626B2 (ja) | 適応受信機 | |
| US4184129A (en) | Systems for transmitting data between distant locations | |
| EP0430481A2 (en) | Method and apparatus for diversity reception of time-dispersed signals | |
| EP0067378A2 (en) | Constrained adaptive equalizer | |
| US20080232454A1 (en) | Decision feedback equalization with fractionally-spaced feedback data | |
| US7006565B1 (en) | Hybrid soft and hard decision feedback equalizer | |
| JPH0614627B2 (ja) | モデムのトレーニング方法 | |
| JPH082060B2 (ja) | 搬送波再生方式およびディジタル位相復調装置 | |
| US6088389A (en) | System and method for training a plurality of equalizers and a modem employing the system or method | |
| US4035725A (en) | Automatic passband equalizer for data transmission systems | |
| EP0599722B1 (fr) | Dispositif de récupération du rythme baud dans un récepteur pour modem | |
| JP3206550B2 (ja) | 位相同期ループ付き信号推定器 | |
| US6678317B1 (en) | Adaptive equalizer device and method for controlling adaptive equalizer | |
| US6294960B1 (en) | Phase lock loop circuit using signal estimator | |
| KR100442877B1 (ko) | ＨｏｍｅＰＮＡ를 위한 수신기에서의 채널 등화 및 반송파복원 시스템과 그 방법 | |
| US20170331619A1 (en) | Timing recovery with adaptive channel response estimation | |
| US7106818B2 (en) | Method and apparatus for timing recovery based on dispersion characterization and components therefor | |
| US11595064B2 (en) | Clock recovery and cable diagnostics for ethernet phy | |
| US6101219A (en) | Adaptive equaliser | |
| EP0621712B1 (en) | Distortion canceller for line receivers | |
| JP2569901B2 (ja) | 干渉波除去装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 14 |