JPH03116225A - 状態遷移回路 - Google Patents
状態遷移回路Info
- Publication number
- JPH03116225A JPH03116225A JP1251808A JP25180889A JPH03116225A JP H03116225 A JPH03116225 A JP H03116225A JP 1251808 A JP1251808 A JP 1251808A JP 25180889 A JP25180889 A JP 25180889A JP H03116225 A JPH03116225 A JP H03116225A
- Authority
- JP
- Japan
- Prior art keywords
- state
- data
- transition
- rom
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 title claims abstract description 50
- 230000004044 response Effects 0.000 abstract description 2
- 238000012856 packing Methods 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、自己のシステムが次に移行すべき遷移先状態
を表示する状態遷移回路に係わり、特に通信ネットワー
クの制御装置における状態遷移回路に関する。
を表示する状態遷移回路に係わり、特に通信ネットワー
クの制御装置における状態遷移回路に関する。
近年、複数のメディアによる個別システムを相互に補完
し高度なコミュニケーションを行う通信システムとして
、マルチメディア情報ネットワークが提案され、一部実
施もされている。このような通信システムでは、通常マ
ルチメディアマックス（通称トリプルＭ）という装置が
用いられる。
し高度なコミュニケーションを行う通信システムとして
、マルチメディア情報ネットワークが提案され、一部実
施もされている。このような通信システムでは、通常マ
ルチメディアマックス（通称トリプルＭ）という装置が
用いられる。
この装置では、例えばファクシミリ装置、電話機、パー
ソナルコンビコータ、テレビなど様々な装置を端末とし
て収容することができ、画像、音声、符号などの情報を
相互に変換することにより、マルチメディア情報コミュ
ニケーションを実現することができる。このような装置
では、自己のシステムが次に移行すべき状態を表わすデ
ータを作成出力するための状態遷移回路がパッケージと
して用いられている。この状態遷移回路は、現在の入力
に対する回路の出力応答が現在の人力のみでは定まらず
、入力の過去の履歴に依存するという順序回路としての
特性を持つものであり、組み合わせ回路とは異なる性格
を持つ。
ソナルコンビコータ、テレビなど様々な装置を端末とし
て収容することができ、画像、音声、符号などの情報を
相互に変換することにより、マルチメディア情報コミュ
ニケーションを実現することができる。このような装置
では、自己のシステムが次に移行すべき状態を表わすデ
ータを作成出力するための状態遷移回路がパッケージと
して用いられている。この状態遷移回路は、現在の入力
に対する回路の出力応答が現在の人力のみでは定まらず
、入力の過去の履歴に依存するという順序回路としての
特性を持つものであり、組み合わせ回路とは異なる性格
を持つ。
従来、この種の状態遷移回路では、人力データをデコー
ドして得られる結果および状態により遷移先の状態を作
って保持し、これを入力データをデコーダした結果とと
もに用いて次の遷移先の状態を作りだすという方法が行
われていた。この場合、状態遷移回路は入力データのデ
コードのためのデコーダ、遷移先の状態を保持するため
のフリップフロップおよびカウンタなどを、入力データ
のコードの種類および状態の種類に応じて使用するよう
に構成されていた。
ドして得られる結果および状態により遷移先の状態を作
って保持し、これを入力データをデコーダした結果とと
もに用いて次の遷移先の状態を作りだすという方法が行
われていた。この場合、状態遷移回路は入力データのデ
コードのためのデコーダ、遷移先の状態を保持するため
のフリップフロップおよびカウンタなどを、入力データ
のコードの種類および状態の種類に応じて使用するよう
に構成されていた。
このように、従来の状態遷移回路は、入力データをデコ
ードするデコーダおよび状態を保持するためのフリップ
フロップやカウンタなどを必要に応じて使用するという
構成となっていた。従って、例えば入力データのコード
の種類や状態の種類が多い場合には、回路構成が大規模
かつ複雑になりコストアップするという欠点があった。
ードするデコーダおよび状態を保持するためのフリップ
フロップやカウンタなどを必要に応じて使用するという
構成となっていた。従って、例えば入力データのコード
の種類や状態の種類が多い場合には、回路構成が大規模
かつ複雑になりコストアップするという欠点があった。
また、状態遷移のフローの論理に誤りまたは変更があっ
た場合には、大規模な回路変更が必要になるという欠点
もあった。
た場合には、大規模な回路変更が必要になるという欠点
もあった。
そこで本発明の目的は、簡単な回路で構成することがで
き、しかも状態遷移のフローの誤りまたは変更に際して
ハードウェアの変更なく対応することのできる状態遷移
回路を提供することにある。
き、しかも状態遷移のフローの誤りまたは変更に際して
ハードウェアの変更なく対応することのできる状態遷移
回路を提供することにある。
本発明では、（ｉ）現在の自己のシステムの状態を表わ
す現在状態表示データと外部より新たに入力されたデー
タがアドレス人力部に入力されたとき、これらのデータ
で指定されるアドレスから次の動作サイクルにおいて遷
移すべき未来状態を表わす遷移先状態表示データを出力
するリード・オンリ・メモリと、（ｉｉ）このリード・
オンリ・メモリから出力された遷移先状態表示データを
、次の動作サイクルの期間中保持し、その動作サイクル
における新たな現在状態表示データとしてリード・オン
リ・メモリのアドレス入力部に供給を行うフリップフロ
ップとを状態遷移回路に具備させる。
す現在状態表示データと外部より新たに入力されたデー
タがアドレス人力部に入力されたとき、これらのデータ
で指定されるアドレスから次の動作サイクルにおいて遷
移すべき未来状態を表わす遷移先状態表示データを出力
するリード・オンリ・メモリと、（ｉｉ）このリード・
オンリ・メモリから出力された遷移先状態表示データを
、次の動作サイクルの期間中保持し、その動作サイクル
における新たな現在状態表示データとしてリード・オン
リ・メモリのアドレス入力部に供給を行うフリップフロ
ップとを状態遷移回路に具備させる。
そして本発明では、ある時点においてリード・オンリ・
メモ９ （ＲＯＭ）から出力された遷移先状態表示デー
タを次の動作サイクルの間保持しておき、これをその新
しい動作サイクルにおける現在状態表示データとしてＲ
ＯＭのアドレス人力部に与える。これを基に、このＲＯ
Ｍは、さらに次の遷移先の状態を示すデータの出力を行
うこととする。
メモ９ （ＲＯＭ）から出力された遷移先状態表示デー
タを次の動作サイクルの間保持しておき、これをその新
しい動作サイクルにおける現在状態表示データとしてＲ
ＯＭのアドレス人力部に与える。これを基に、このＲＯ
Ｍは、さらに次の遷移先の状態を示すデータの出力を行
うこととする。
以下、実施例につき本発明の詳細な説明する。
第１図は本発明の一実施例における状態遷移回路を表わ
したものである。この回路にはｍビット単位の読み出し
が可能なＲＯＭＩＩが備えられ、その出力端子ＯＵＴか
らは遷移先の状態を示す遷移先状態表示データ１２がｍ
ビットのパラレルデータとして出力されるようになって
いる。このＲＯＭＩＩには、自己のシステムが取り得る
状態をアドレスに対応させて作成した状態遷移表があら
かしめ書き込まれている。
したものである。この回路にはｍビット単位の読み出し
が可能なＲＯＭＩＩが備えられ、その出力端子ＯＵＴか
らは遷移先の状態を示す遷移先状態表示データ１２がｍ
ビットのパラレルデータとして出力されるようになって
いる。このＲＯＭＩＩには、自己のシステムが取り得る
状態をアドレスに対応させて作成した状態遷移表があら
かしめ書き込まれている。
遷移先状態表示データ１２はｍビットのラッチが可能な
フリップフロップ１３の入力端子りに人力され、出力端
子Ｑからは現在の状態を示す現在状態表示データ１４が
出力される。この現在状態表示データ１４はｍビットの
パラレルデータであり、各動作サイクルごとに入力され
るｎビットのパラレル入力データ１５とともに、それぞ
れＲＯＭ１ｌのアドレス入力端子Ａ＋ およびＡ２ に
入力されるようになっている。また、フリップフロップ
１３にはクロック入力端子ＣＬＫおよびクリア入力端子
ＣＬＲが設けられ、それぞれクロック信号１６およびク
リア信号１７が人力されるようになっている。
フリップフロップ１３の入力端子りに人力され、出力端
子Ｑからは現在の状態を示す現在状態表示データ１４が
出力される。この現在状態表示データ１４はｍビットの
パラレルデータであり、各動作サイクルごとに入力され
るｎビットのパラレル入力データ１５とともに、それぞ
れＲＯＭ１ｌのアドレス入力端子Ａ＋ およびＡ２ に
入力されるようになっている。また、フリップフロップ
１３にはクロック入力端子ＣＬＫおよびクリア入力端子
ＣＬＲが設けられ、それぞれクロック信号１６およびク
リア信号１７が人力されるようになっている。
次に、第２図とともに以上のような構成の状態遷移回路
の動作の概略を説明する。
の動作の概略を説明する。
当初、この回路は、フリップフロップ１３のクリア入力
端子ＣＬＲに入力されているクリア信号１７により初期
状態となっている。このクリア信号１７の入力が解除さ
れたのち、ＲＯＭＩＩに人カデータ１５ （第２図ａ）
が入力されると、あらかじめ状態遷移表として書き込ま
れているデータが図示しないリード信号のタイミングで
読み出され、遷移先状態表示データ１２ （同図Ｃ）と
して出力される。フリップフロップ１３では、クロック
入力端子ＣＬＫに入力されているクロック信号１６ （
同図ｄ）のタイミングでこの遷移先表示データ１２を保
持し、次の動作サイクルにおいて現在状態表示データ１
４ （同図ｂ）としてＲＯＭ１１のアドレス入力端子Ａ
１ に人力する。この動作を繰り返すことにより、順次
状態遷移が行われることとなる。
端子ＣＬＲに入力されているクリア信号１７により初期
状態となっている。このクリア信号１７の入力が解除さ
れたのち、ＲＯＭＩＩに人カデータ１５ （第２図ａ）
が入力されると、あらかじめ状態遷移表として書き込ま
れているデータが図示しないリード信号のタイミングで
読み出され、遷移先状態表示データ１２ （同図Ｃ）と
して出力される。フリップフロップ１３では、クロック
入力端子ＣＬＫに入力されているクロック信号１６ （
同図ｄ）のタイミングでこの遷移先表示データ１２を保
持し、次の動作サイクルにおいて現在状態表示データ１
４ （同図ｂ）としてＲＯＭ１１のアドレス入力端子Ａ
１ に人力する。この動作を繰り返すことにより、順次
状態遷移が行われることとなる。
第３図はこの状態遷移回路の動作を詳細に説明するため
のものである。
のものである。
まず、フリップフロップのクリア入力端子ＣＬＲにクリ
ア信号１７が与えられている間は、このフリップフロッ
プ１３から出力される現在状態表示データ１４は初期状
態となっている（ステップ■）。このクリア信号１７が
解除されたのち、ＲＯＭＩＩのアドレス入力端子Ａ２
にデータ１５としてデータＤｚ（第２図ａ）が与えられ
ると（ステップ■：Ｙ）、これら初期状態にある現在状
態表示データ１４と人力されたデータＤ１ により、
読み出すべきデータの格納されたアドレスが指定される
。そして、図示しないリード信号のタイミングで読み出
しが行われ、遷移先状態表示データ１２は状ＢＳ、
（同図Ｃ）となる。この状ｇＳを示す遷移先状態表示デ
ータ１２がフリップ７０ツブ１３の入力端子りに入力さ
れると、クロック信号１６のタイミング１．でラッチさ
れ、現在状態表示データ１４も状態Ｓ、 （同図ｂ）
となり（ステップ■）、ＲＯＭＩＩに入力される。
ア信号１７が与えられている間は、このフリップフロッ
プ１３から出力される現在状態表示データ１４は初期状
態となっている（ステップ■）。このクリア信号１７が
解除されたのち、ＲＯＭＩＩのアドレス入力端子Ａ２
にデータ１５としてデータＤｚ（第２図ａ）が与えられ
ると（ステップ■：Ｙ）、これら初期状態にある現在状
態表示データ１４と人力されたデータＤ１ により、
読み出すべきデータの格納されたアドレスが指定される
。そして、図示しないリード信号のタイミングで読み出
しが行われ、遷移先状態表示データ１２は状ＢＳ、
（同図Ｃ）となる。この状ｇＳを示す遷移先状態表示デ
ータ１２がフリップ７０ツブ１３の入力端子りに入力さ
れると、クロック信号１６のタイミング１．でラッチさ
れ、現在状態表示データ１４も状態Ｓ、 （同図ｂ）
となり（ステップ■）、ＲＯＭＩＩに入力される。
ここで、ＲＯＭＩＩに次のデータＤ２（同図ａ）が入力
されるとくステップ■：Ｙ）、再び図示しないリード信
号のタイミングで読み出しが行われ、遷移先状態表示デ
ータ１２は状態Ｓ２ （同図Ｃ〉となる。そして、こ
の状態Ｓ２を示す遷移先状態表示データ１２がフリップ
フロップ１３の入力端子りに入力されると、クロック信
号１６のタイミングｔ２でラッチされ、現在状態表示デ
ータ１４も状態Ｓ２ （同図ｂ）となる（ステップ■
）。以下同様にしてこの動作が繰り返され、順次状態遷
移が行われることとなる。また、当然のことながら、例
えばデータＤ、が入力されたときに初期状態に遷移する
ような場合（ステップ■：Ｙ）や、データＤＪが人力さ
れるまでの間その状態Ｓ、を保持するような場合（ステ
ップ■：Ｎ）もある。
されるとくステップ■：Ｙ）、再び図示しないリード信
号のタイミングで読み出しが行われ、遷移先状態表示デ
ータ１２は状態Ｓ２ （同図Ｃ〉となる。そして、こ
の状態Ｓ２を示す遷移先状態表示データ１２がフリップ
フロップ１３の入力端子りに入力されると、クロック信
号１６のタイミングｔ２でラッチされ、現在状態表示デ
ータ１４も状態Ｓ２ （同図ｂ）となる（ステップ■
）。以下同様にしてこの動作が繰り返され、順次状態遷
移が行われることとなる。また、当然のことながら、例
えばデータＤ、が入力されたときに初期状態に遷移する
ような場合（ステップ■：Ｙ）や、データＤＪが人力さ
れるまでの間その状態Ｓ、を保持するような場合（ステ
ップ■：Ｎ）もある。
以上説明したように、本発明によればＲＯＭを使用する
ことにより状態遷移を行うこととしたので、従来に比べ
て簡単な回路構成でＲＯＭの出力ビツト数に対応する状
態を作ることが可能である。
ことにより状態遷移を行うこととしたので、従来に比べ
て簡単な回路構成でＲＯＭの出力ビツト数に対応する状
態を作ることが可能である。
従って、実装面積を大幅に削減することができるという
効果がある。また、状態遷移のフロー等に誤りや変更が
あった場合でも、ハードウェアを変更することなく、Ｒ
ＯＭのデータを変更するだけで修正することができると
いう効果もある。
効果がある。また、状態遷移のフロー等に誤りや変更が
あった場合でも、ハードウェアを変更することなく、Ｒ
ＯＭのデータを変更するだけで修正することができると
いう効果もある。
図面は本発明の一実施例を説明するためのもので、この
うち第１図は状態遷移回路を示すブロック図、第２図は
第１図の状態遷移回路の動作を説明するためのタイミン
グ図、第３図は第１図の状態遷移回路の動作を説明する
ための流れ図である。 １１・・・・・・ＲＯＭ。 １２・・・・・・遷移先状態表示データ、１３・・・・
・・フリップフロップ、 １４・・・・・・現在状態表示データ、１５・・・・・
・人力データ。
うち第１図は状態遷移回路を示すブロック図、第２図は
第１図の状態遷移回路の動作を説明するためのタイミン
グ図、第３図は第１図の状態遷移回路の動作を説明する
ための流れ図である。 １１・・・・・・ＲＯＭ。 １２・・・・・・遷移先状態表示データ、１３・・・・
・・フリップフロップ、 １４・・・・・・現在状態表示データ、１５・・・・・
・人力データ。
Claims (1)
- 【特許請求の範囲】 現在の自己のシステムの状態を表わす現在状態表示デー
タと外部より新たに入力されたデータがアドレス入力部
に入力されたとき、これらのデータで指定されるアドレ
スから次の動作サイクルにおいて遷移すべき未来状態を
表わす遷移先状態表示データを出力するリード・オンリ
・メモリと、このリード・オンリ・メモリから出力され
た前記遷移先状態表示データを、次の動作サイクルの期
間中保持し、その動作サイクルにおける新たな現在状態
表示データとして前記リード・オンリ・メモリのアドレ
ス入力部に供給を行うフリップフロップ とを具備することを特徴とする状態遷移回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251808A JPH03116225A (ja) | 1989-09-29 | 1989-09-29 | 状態遷移回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251808A JPH03116225A (ja) | 1989-09-29 | 1989-09-29 | 状態遷移回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03116225A true JPH03116225A (ja) | 1991-05-17 |
Family
ID=17228233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1251808A Pending JPH03116225A (ja) | 1989-09-29 | 1989-09-29 | 状態遷移回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03116225A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031127A (ja) * | 2004-07-12 | 2006-02-02 | Fujitsu Ltd | 再構成可能な演算装置 |
-
1989
- 1989-09-29 JP JP1251808A patent/JPH03116225A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031127A (ja) * | 2004-07-12 | 2006-02-02 | Fujitsu Ltd | 再構成可能な演算装置 |
| US7774580B2 (en) | 2004-07-12 | 2010-08-10 | Fujitsu Limited | Array processor having reconfigurable data transfer capabilities |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU669746B2 (en) | Method and device for detection and correction of errors in ATM cell headers | |
| CN114817114B (zh) | 一种mipi接口、及其控制方法、装置及介质 | |
| JPS60140981A (ja) | 符号語システムのデジタル符号語を復号する方法および装置 | |
| US7159083B2 (en) | Programmable transition state machine | |
| JPH03116225A (ja) | 状態遷移回路 | |
| EP1160668B1 (en) | Semiconductor integrated circuit and method of testing semiconductor integrated circuit | |
| JPH05134007A (ja) | 半導体集積論理回路 | |
| US6134288A (en) | Apparatus and method for generating a decoding clock signal in response to a period of write and read clock signals | |
| JPH05347651A (ja) | データフレーム間の休止時間設定回路 | |
| JP2764024B2 (ja) | 記憶装置のテーブル索引方法及び索引装置 | |
| JPH02234517A (ja) | 伝送中にデイジタル減衰および／または符号変換の実施される、パリテイチエツク可能な２進符号語の処理法 | |
| KR950012492B1 (ko) | 에프디디아이(fddi) 브릿지 시스템의 프레임 필터링 회로 및 그 방법 | |
| JPH11289590A (ja) | オーディオデータ処理装置 | |
| JPH035788A (ja) | 表示装置駆動用ｌｓｉ | |
| US20030040891A1 (en) | Circuit for the decoding of biphase signals | |
| JPH03265277A (ja) | 信号の復号化方式 | |
| JPH09130617A (ja) | 画像処理装置及びその処理方法 | |
| KR19980029171U (ko) | 카운터 회로 | |
| JPH08161221A (ja) | データ出力回路 | |
| KR19980043765A (ko) | 대용량 icps에서 고속 직렬 통신 회로 | |
| JPH02306725A (ja) | コード変換方法及びその装置 | |
| JPH10320971A (ja) | メモリ制御方式 | |
| JPH11150459A (ja) | パルス出力回路 | |
| JPH02299051A (ja) | アドレス設定装置 | |
| JPH02209010A (ja) | タイミングパルス生成回路 |