CN114817114B - 一种mipi接口、及其控制方法、装置及介质 - Google Patents

Abstract

本申请涉及集成电路技术领域，针对目前通过MCU用软件方式解析、模拟MIPI信号占用MCU资源的问题，提供一种MIPI接口，包括：MIPI总线、多个缓冲器、状态机、发射数据处理模块、接收数据处理模块和SRAM；外部设备输入数据时，接收数据处理模块解析获得串行数据和状态编码；状态机根据状态编码进行状态跳转，接收数据处理模块又根据状态机当前状态将串行数据转换为字节数据；MCU输出数据时，发射数据处理模块从SRAM获取MCU写入的数据并通过MIPI总线输出。本申请通过硬件装置实现MIPI信号与字节数据的转换，无需MCU通过软件形式模拟、解析MIPI信号，以节省MCU的运行资源，提高效率。

Description

一种MIPI接口、及其控制方法、装置及介质

技术领域

本申请涉及集成电路技术领域，特别是涉及一种MIPI接口、及其控制方法、装置及介质。

背景技术

随着信息技术和移动便携设备的高速发展，人们对移动设备的要求越来越高，在满足高性能显示效果的前提下，也要尽可能降低移动设备的功耗。目前移动领域主流的视频接口使用的是移动产业处理器(Mobile Industry Processor Interface，MIPI)接口，MIPI定义了高速数据传输和低功耗传输的接口规范，MIPI D-PHY是MIPI接口的物理层标准。在MIPI的实际应用中，存在一种只需要支持MIPI低功耗模式数据的应用场合，该应用场合需要MIPI工作在低速模式，目前通常采取在数据发送时微控制单元(MicrocontrollerUnit，MCU)用通用输入/输出口(General-purpose input/output，GPIO)模拟MIPI的总线信号进行输出，在数据接收时获取GPIO的边沿信息，使用MCU定时器获得MIPI时序的方式，也即MCU用纯软件的方式解析MIPI总线的低速信号。

而这种通过MCU用纯软件的方式来解析MIPI总线的低速信号的方法，会占用MCU的大量资源，影响MCU的处理效率和速率。

所以，现在本领域的技术人员亟需要一种MIPI接口，解决在只需要支持MIPI低功耗模式的低成本应用场合中，通过MCU用纯软件的方式解析MIPI总线的低速信号会占用MCU的大量资源、影响MCU的处理效率和速率的问题。

发明内容

本申请的目的是提供一种MIPI接口、及其控制方法、装置及介质，解决目前通过MCU用纯软件的方式解析MIPI总线的低速信号会占用MCU的大量资源、影响MCU的处理效率和速率的问题。

为解决上述技术问题，本申请提供一种MIPI接口，包括：MIPI总线、多个缓冲器、状态机、发射数据处理模块、接收数据处理模块和SRAM；

MIPI总线与外部设备连接，并通过至少一个缓冲器与接收数据模块连接，通过其他缓冲器与发射数据处理模块连接，且接收数据模块连接于缓冲器的输出端，发射数据模块连接于缓冲器的输入端；各缓冲器的使能端与状态机连接，用于接收状态机发送的方向控制信号；接收数据处理模块与状态机和SRAM连接，用于解析MIPI总线发送来的数据，得到串行数据以及状态编码，并根据状态机的状态将串行数据转换成字节数据，发送至SRAM；发射数据处理模块与SRAM连接，用于将SRAM中的待发送数据发送至MIPI总线；SRAM与MCU连接。

优选地，还包括：多路与接收数据处理模块和SRAM连接的接收匹配寄存器，且每一路接收匹配寄存器用于匹配MIPI长包或用于匹配MIPI短包；当一路接收匹配寄存器匹配成功后，还用于产生中断信号和匹配标志，中断信号用于中断MCU当前进程，匹配标志用于指示MCU找到匹配成功的MIPI信号于SRAM的存储地址。

优选地，还包括：存储有SRAM空间配置信息的SRAM配置寄存器；SRAM配置寄存器与MCU连接，MCU可以根据SRAM空间配置信息将SRAM的空间划分为多组。

优选地，SRAM与MCU连接具体为：SRAM通过AHB总线与MCU的AHB接口连接。

优选地，还包括：与SRAM连接的ECC计算模块，ECC计算模块用于计算字节数据的包头ECC值，并与接收到的ECC值进行比较，根据比较结果生成对应的状态标识，便于MCU根据状态标识对字节数据进行相应的处理；ECC计算模块还用于计算待发送数据的包头ECC值并替换ECC位的数据。

优选地，还包括：存储有发射数据配置信息的发射配置寄存器；发射配置寄存器与MCU和发射数据处理模块连接。

优选地，SRAM的供电电源独立。

为解决上述技术问题，本申请还提供一种MIPI接口的控制方法，应用于上述的MIPI接口，包括：当接收外部设备输入的数据时，状态机发送方向控制信号，以控制设置于MIPI总线和接收数据处理模块之间的缓冲器为使能状态；接收数据处理模块解析外部设备输入的数据，以获得串行数据和状态编码；状态机根据状态编码进行状态跳转，接收数据处理模块根据状态机的当前状态，将串行数据转换成字节数据，发送至SRAM，以便于MCU通过读取SRAM，获取字节数据；当接收到MCU发送的数据时，发射数据处理模块从SRAM中获取MCU发送的数据；状态机发送方向控制信号，以控制设置于MIPI总线和发射数据处理模块之间的缓冲器为使能状态。

为解决上述技术问题，本申请还提供一种MIPI接口的控制装置，包括：存储器，用于存储计算机程序；处理器，用于执行计算机程序时实现如上述的MIPI接口的控制方法的步骤。

为解决上述技术问题，本申请还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述的MIPI接口的控制方法的步骤。

本申请提供的一种MIPI接口，通过状态机控制不同缓冲器的使能状态切换MIPI总线为输入状态或输出状态，以接收外部设备输入的数据或向外部设备输出数据；当外部设备输入数据时，MIPI总线将数据发送至接收数据处理模块，并由接收数据处理模块解析获得解析后的串行数据和状态编码；状态机根据状态编码进行状态跳转，接收数据处理模块又根据状态机当前状态将串行数据转换为字节数据发送至静态随机存取存储器(StaticRandom-Access Memory，SRAM)储存；由于MCU直接与SRAM连接，MCU可以自由地从SRAM读取数据或向SRAM写入数据；当MCU向SRAM写入数据时，状态机控制缓冲器使MIPI总线切换为输出状态，发射数据处理模块从SRAM获取MCU写入的数据并通过MIPI总线输出至外部设备，以达到外部设备与MCU之间通过MIPI接口进行数据传输的效果。同时，本申请所提供的一种MIPI接口，通过状态机、接收数据处理模块等硬件装置将外部输入的基于MIPI接口协议的数据转换为MCU直接可读取的字节数据存储于SRAM中，MCU可以直接向SRAM进行读写操作，发送数据时无需MCU通过软件的形式模拟MIPI的总线信号，接收数据时也无需通过GPIO的边沿信息以及MIPI的时序解析出MIPI总线的低速信号，大大节省了MCU的运行资源，提高了MCU的工作效率。且本申请所提供的一种MIPI接口可由RTL设计，并通过综合工具产生最终电路，所以可以在不同的工艺平台上重复使用，方便MCU集成。

本申请提供的MIPI接口的控制方法、装置、及计算机可读存储介质，与上述的一种MIPI接口对应，效果同上。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种MIPI接口的结构示意图；

图2为本发明提供的一种MIPI接口的数据接收方法的流程图；

图3为本发明提供的一种MIPI接口的数据发送方法的流程图；

图4为本发明提供的一种MIPI接口的数据发送装置的结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。

本申请的核心是提供一种MIPI接口、及其控制方法、装置及介质。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。

在目前的移动设备领域中，为实现高性能的显示效果，并尽可能降低移动设备的功耗，通常使用基于MIPI的接口。典型的应用即为手机的处理器，集成有MIPI接口模块，支持MIPI的完整接口协议。以及一种专门设计的MIPI接口转换芯片，同样能支持MIPI的完整接口协议，将MIPI信号解析转换成并行数据。但是在一种只需要支持MIPI低功耗模式数据的应用场合中，上述的MIPI接口模块和MIPI接口转换芯片不能满足低成本低功耗的要求，于是目前通常采用MCU通过纯软件的方式模拟、解析MIPI总线的低速信号的方式，这种方式需要占用MCU大量运行资源，极大地影响了MCU的处理效率和速率。

因此，本申请提供一种MIPI接口，如图1所示，包括：MIPI总线101、多个缓冲器(即MIPI总线方向切换模块102)、状态机103、发射数据处理模块104、接收数据处理模块105和SRAM106；

MIPI总线101与外部设备107连接，并通过至少一个缓冲器与接收数据模块连接，通过其他缓冲器与发射数据处理模块104连接，且接收数据模块连接于缓冲器的输出端，发射数据模块连接于缓冲器的输入端；各缓冲器的使能端与状态机103连接，用于接收状态机103发送的方向控制信号；接收数据处理模块105与状态机103和SRAM106连接，用于解析MIPI总线101发送来的数据，得到串行数据以及状态编码，并根据状态机103的当前状态将串行数据转换成字节数据，发送至SRAM106；发射数据处理模块104与SRAM106连接，用于将SRAM106中的待发送数据发送至MIPI总线101；SRAM106与MCU108连接。

MCU108通过上述的MIPI接口与外部设备107连接，当外部设备107向MCU108输入数据时，状态机103发送方向控制信号控制相应的缓冲器使能，使得MIPI总线101的数据流向为由外部设备107至接收数据处理模块105，也即MIPI总线101被切换为输入模式；而当MCU108向外部设备107输出数据时，状态机103发送方向控制信号控制另外的缓冲器使能，使得MIPI总线101的数据流向为由发射数据处理模块104至外部设备107，也即MIPI总线101被切换为输出模式。上述的缓冲器主要起到的作用即为根据状态机103发送的方向控制信号控制MIPI总线101的数据流向，所以在图1中，多个缓冲器以MIPI总线方向切换模块102来代指。

当MIPI总线101的方向可以根据需要进行切换后，当外部设备107输入数据时，接收数据处理模块105接收到输入的MIPI信号，并进行解析，以获得串行数据以及MIPI信号的状态编码、状态机103会根据接收到的状态编码进行状态跳转，同时接收数据处理模块105也会根据状态机103当前的状态，将解析得到的串行数据转换成字节数据输出，以存储在SRAM106中；

SRAM106与MCU108直接连接，MCU108可以自由地从SRAM106中读取数据或写入数据，以实现接收外部设备107输入的MIPI信号的目的。而当MCU108需要向外部设备107输出时，仅需将数据写入SRAM106中，由发射数据处理模块104从SRAM106中获取并通过MIPI总线101发送至外部设备107即可。

其中，需要注意的是，由于接收数据处理模块105将数据存储于SRAM106中，所以一种可能的实施方案如图1所示，接收数据处理模块105解析得到的状态编码也存储于SRAM106中，状态机103与SRAM106连接，用于获取状态编码。

本实施例还提供一种SRAM106与MCU108连接的优选的实施方案，SRAM106通过AHB总线109与MCU108的AHB接口连接。

由于在目前的移动便携设备领域中，像MCU108这种高性能模块通常都集成有高级高性能总线(Advanced High Performance Bus，AHB)接口，与其他高性能模块之间通过AHB总线109连接。所以SRAM106通过AHB总线109可以直接与MCU108连接，便于本申请所提供的一种MIPI接口与芯片集成。此外，基于同样的目的，SRAM106还可以通过***总线(AdvancedPeripheral Bus，APB)、Wishbone总线等与MCU108连接。

Wishbone：一种总线协议，它通过在IP核之间建立一个通用接口以完成互连。可以用于在软核、固核以及硬核之间进行互联。

本申请所公开的一种MIPI接口，先通过接收数据处理模块将外部设备基于MIPI协议输入的信号解析为串行数据，再根据状态机的当前状态将解析获得的串行数据转换为MCU可以直接处理的字节数据，存储于SRAM中，使得MCU可根据需要自由从SRAM中读取相应的数据；而当MCU需要输出数据时，则将相应的待发送数据写入SRAM中，再由发射数据处理模块从SRAM中获取并通过MIPI总线输出至外部设备即可。整个MIPI信号的收发以及数据转换由本申请所提供的一种MIPI接口实现，无需通过MCU采用纯软件模拟解析的方式，解放了MCU的运行资源，不会影响MCU的处理效率和速率。

同时，本申请所提供的一种MIPI接口电路结构简单，可由RTL进行设计，并通过综合工具产生最终电路，故可在不同的工艺平台上重复实现，方便MCU集成，更有利于实施。

RTL：register-transfer level，寄存器转换级电路。它是用于描述同步数字电路操作的抽象级。在RTL级，IC是由一组寄存器以及寄存器之间的逻辑操作构成。之所以如此，是因为绝大多数的电路可以被看成由寄存器来存储二进制数据、由寄存器之间的逻辑操作来完成数据的处理，数据处理的流程由时序状态机来控制，这些处理和控制可以用硬件描述语言来描述。

由上述可知，本申请所提供的一种MIPI接口是将外部设备输入的MIPI信号转换成MCU可以直接处理的字节数据存储在SRAM中，当MCU需要时可以从SRAM中读取，以实现外部数据基于MIPI将数据传输至MCU。但是，当数据存储于SRAM后，如何提醒MCU及时处理数据仍是亟待解决的问题。因此，本实施例在上述实施例的基础上，还提供一种优选的实施方案，如图1所示，MIPI接口还包括：

多路与接收数据处理模块105和SRAM106连接的接收匹配寄存器110，且每一路接收匹配寄存器110用于匹配MIPI长包或用于匹配MIPI短包；当一路接收匹配寄存器110匹配成功后，还用于产生中断信号和匹配标志，中断信号用于中断MCU108当前进程，匹配标志用于指示MCU108找到匹配成功的MIPI信号于SRAM106的存储地址。

需要进行说明的是，本实施例并未限制接收匹配寄存器110的数量，同时也未限制每一路接收匹配寄存器110是用于匹配MIPI长包还是MIPI短包，除去用于匹配MIPI长包和用于匹配MIPI短包的接收匹配寄存器110都存在的一种实施方式之外，还可以是多路接收匹配寄存器110全部用于匹配MIPI长包、或是多路接收匹配寄存器110全部用于匹配MIPI短包，可根据实际需要自由决定。

在实际应用中，于不同接收匹配寄存器110匹配的MIPI信号存储于SRAM106中的不同地址处，当MIPI信号于某一路接收匹配寄存器110匹配成功后，接收匹配寄存器110产生匹配标志，以指示MCU108匹配成功的MIPI信号对应的字节数据存储于SRAM106的地址，便于MCU108读取。同时，在匹配成功后，接收匹配寄存器110还生成中断信号，中断信号可以中断MCU108当前进程，使MCU108先处理匹配成功的MIPI信号，从而使得MCU108能及时处理MIPI接口接收的数据。

另外，由上述的实施例可知，SRAM106主要用于存储数据，以便于MCU108读取或写入，所以，如何防止数据丢失，是实际应用中的一个重要需求。对此，本实施例提供一种优选的实施方案，如图1所示，本申请所提供的MIPI接口还包括：存储有SRAM空间配置信息的SRAM配置寄存器111；SRAM配置寄存器111与MCU108连接，MCU108可以根据SRAM空间配置信息将SRAM106的空间划分为多组。且同样需要注意的是，MCU108对SRAM106的空间划分过程在SRAM空间配置信息未发生变化时进行一次即可，例如在MCU108每次检测到SRAM配置寄存器111***时读取其中的SRAM空间配置信息进行一次SRAM空间划分，或进一步的当检测到SRAM空间配置信息出现变化时进行一次SRAM空间划分皆可，视实际需要而定。

SRAM配置寄存器111存储有预先配置的SRAM空间配置信息，MCU108可根据SRAM空间配置信息将SRAM106内部的空间划分为多组，分别用于存储不同帧的数据，以降低数据丢失的概率。

具体的，SRAM空间配置信息可以包括：将SRAM106划分的组数，以及每组可接收数据包的长度。在另一种优选方案中，上述的两种信息可以保存在不同的寄存器中，也即SRAM配置寄存器111有多个，分别用于存储不同的SRAM空间配置信息。

同样的，在另一种可能的实施方式中，SRAM配置寄存器111还可以与接收数据处理模块105连接，当接收数据处理模块105将转换得到的字节数据存储于SRAM106中时，可以根据上述的SRAM空间配置信息按帧循环存储数据，SRAM106的每个接收组也可以有接收完成表示和接收数据长度可读；而当MCU108需要从SRAM106中读取数据时，同样可根据上述的SRAM空间配置信息计算相应数据在SRAM106中的地址。

本实施例所提供的一种优选方案通过存储有SRAM空间配置信息的SRAM配置寄存器111与MCU108连接，使得MCU108可以根据SRAM空间配置信息将SRAM106内部空间划分为多个接收组，用于接收不同帧的数据，从而使得SRAM106可以缓存多帧数据，以避免数据包丢失，进一步提高了本申请所提供的一种MIPI接口的可靠性。

考虑到目前都是通过MCU对接收数据的包头误差校正码(Error CorrectingCode，ECC)进行计算，并比较接收到的ECC值，以判断当前数据是否出现错漏，同样，在数据发送时也需要MCU计算ECC值并写入数据的包头，所以仍会占用一部分MCU的资源。因此，本实施例在上述实施例的基础上，还提供一种优选的实施方案，如图1所示，本申请所提供的一种MIPI接口，还包括：

与SRAM106连接的ECC计算模块112，ECC计算模块112用于计算字节数据的包头ECC值，并与接收到的ECC值进行比较，根据比较结果生成对应的状态标识，便于MCU108根据状态标识对字节数据进行相应的处理；ECC计算模块112还用于计算待发送数据的包头ECC值并替换ECC位的数据。

本实施例所提供的一种优选方案，通过ECC计算模块将原本由MCU进行的ECC计算、ECC比较、以及ECC替换由另外的硬件模块实现，进一步解放了MCU的运行资源，更有利于提高MCU的数据处理效率。

在上述实施例的基础上，本实施例还提供一种优选的实施方案，如图1所示，本申请提供的MIPI接口还包括：

存储有发射数据配置信息的发射配置寄存器113；发射配置寄存器113与MCU108和发射数据处理模块104连接。

其中，发射数据配置信息包括：待发送数据的地址信息和待发送数据的长度信息。且与SRAM空间配置信息同理，上述的两个不同的发射数据配置信息可以保存在不同的寄存器中。

当上述的发射数据配置信息配置完后，发射数据处理模块104可根据发射数据配置信息从SRAM106中获取待发送数据以输出至外部设备107中。也因此，MCU108可以通过控制何时配置完毕发射数据配置信息，以控制何时输出数据至外部设备107。

本实施例通过存储有发射数据配置信息的发射配置寄存器，使得发射数据处理模块可以根据发射数据配置信息从SRAM中准确地获取待发送数据并输出，同时由于发射数据处理模块在发射数据配置信息配置完后再输出数据的，所以MCU可以控制何时配置完发射数据配置信息以控制MIPI接口何时将数据输出至外部设备。

此外，在上述实施例中已经清楚地说明了MCU和SRAM之间是直接连接的关系，所以，SRAM在工作于MIPI接口之外，还可以作为MCU的扩展通用SRAM，以提高MCU的资源。相应的，本实施例提供一种优选方案：

SRAM的供电电源独立。

SRAM的电源独立于本申请所提供的MIPI接口中其他硬件模块的电源，所以，在MIPI接口未接通电源不工作时，SRAM仍可接通电源，此时相当于MCU直接连接一个SRAM，SRAM相当于MCU的一个外置扩展SRAM，达到提高MCU资源的效果。

本实施例还提供另一种优选的实施方案：SRAM的电源与MCU的电源为同一个电源。

由于无论SRAM是作为MIPI接口的一部分工作，还是作为MCU的外部扩展SRAM工作，都需要MCU处于工作状态，所以，当SRAM的电源与MCU共用同一个电源时，能保证MCU工作时，SRAM也工作，且无需额外添加新的电源，更有利于实际实施。

基于上述实施例所提供一种MIPI接口，为进一步说明本申请的方案，本实施例提供一种MIPI接口的控制方法，应用于上述的MIPI接口，如图2和图3所示，包括：

S21：判断是否接收到外部设备输入的数据，若是，则进入步骤S22。

S22：状态机发送方向控制信号，以控制设置于MIPI总线和接收数据处理模块之间的缓冲器为使能状态。

S23：接收数据处理模块解析外部设备输入的数据，以获得串行数据和状态编码。

S24：状态机根据状态编码进行状态跳转，接收数据处理模块根据状态机的当前状态，将串行数据转换成字节数据，发送至SRAM，以便于MCU通过读取SRAM，获取字节数据。

S31：判断是否接收到MCU发送的数据，若是，则进入步骤S32。

S32：发射数据处理模块从SRAM中获取MCU发送的数据。

S33：状态机发送方向控制信号，以控制设置于MIPI总线和发射数据处理模块之间的缓冲器为使能状态。

需要注意的是，步骤S21至步骤S24与步骤S31至步骤S33之间无先后顺序，当满足S21或S31的条件时，转至相应的步骤，进而完成整个方法。

本实施例所提供的一种MIPI接口的控制方法，应用于上述的MIPI接口，使得上述的MIPI接口能够完成MCU与外部设备之间基于MIPI协议进行数据交互，且能带来与上述的MIPI接口相同的效果，解放MCU的运行资源，避免影响MCU的效率和速率。

图4为本申请另一实施例提供的一种MIPI接口的控制装置的结构图，如图4所示，一种MIPI接口的控制装置包括：存储器40，用于存储计算机程序；

处理器41，用于执行计算机程序时实现如上述实施例一种MIPI接口的控制方法的步骤。

本实施例提供的一种MIPI接口的控制装置可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。

其中，处理器41可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器41可以采用数字信号处理器(Digital Signal Processor，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器41也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器(CentralProcessing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器41可以集成有图像处理器(Graphics Processing Unit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器41还可以包括人工智能(Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器40可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器40还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器40至少用于存储以下计算机程序401，其中，该计算机程序被处理器41加载并执行之后，能够实现前述任一实施例公开的一种MIPI接口的控制方法的相关步骤。另外，存储器40所存储的资源还可以包括操作***402和数据403等，存储方式可以是短暂存储或者永久存储。其中，操作***402可以包括Windows、Unix、Linux等。数据403可以包括但不限于一种MIPI接口的控制方法等。

在一些实施例中，一种MIPI接口的控制装置还可包括有显示屏42、输入输出接口43、通信接口44、电源45以及通信总线46。

本领域技术人员可以理解，图4中示出的结构并不构成对一种MIPI接口的控制装置的限定，可以包括比图示更多或更少的组件。

本申请实施例提供的一种MIPI接口的控制装置，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如下方法：一种MIPI接口的控制方法。

最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。

可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上对本申请所提供的一种MIPI接口、及其控制方法、装置及介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种MIPI接口，其特征在于，包括：MIPI总线、多个缓冲器、状态机、发射数据处理模块、接收数据处理模块和SRAM；

所述MIPI总线与外部设备连接，并通过至少一个所述缓冲器与所述接收数据模块连接，通过其他所述缓冲器与所述发射数据处理模块连接，且所述接收数据模块连接于所述缓冲器的输出端，所述发射数据模块连接于所述缓冲器的输入端；各所述缓冲器的使能端与所述状态机连接，用于接收所述状态机发送的方向控制信号；所述接收数据处理模块与所述状态机和所述SRAM连接，用于解析所述MIPI总线发送来的数据，得到串行数据以及状态编码，并根据所述状态机的状态将所述串行数据转换成字节数据，发送至所述SRAM；所述发射数据处理模块与所述SRAM连接，用于将所述SRAM中的待发送数据发送至所述MIPI总线；所述SRAM与MCU连接。

2.根据权利要求1所述的MIPI接口，其特征在于，还包括：多路与所述接收数据处理模块和所述SRAM连接的接收匹配寄存器，且每一路所述接收匹配寄存器用于匹配MIPI长包或用于匹配MIPI短包；当一路所述接收匹配寄存器匹配成功后，还用于产生中断信号和匹配标志，所述中断信号用于中断所述MCU当前进程，所述匹配标志用于指示所述MCU找到匹配成功的所述MIPI信号于所述SRAM的存储地址。

3.根据权利要求1所述的MIPI接口，其特征在于，还包括：存储有SRAM空间配置信息的SRAM配置寄存器；所述SRAM配置寄存器与所述MCU连接，所述MCU可以根据所述SRAM空间配置信息将所述SRAM的空间划分为多组。

4.根据权利要求1所述的MIPI接口，其特征在于，所述SRAM与MCU连接具体为：所述SRAM通过AHB总线与所述MCU的AHB接口连接。

5.根据权利要求1所述的MIPI接口，其特征在于，还包括：与所述SRAM连接的ECC计算模块，所述ECC计算模块用于计算所述字节数据的包头ECC值，并与接收到的ECC值进行比较，根据比较结果生成对应的状态标识，便于所述MCU根据所述状态标识对所述字节数据进行相应的处理；所述ECC计算模块还用于计算所述待发送数据的包头ECC值并替换ECC位的数据。

6.根据权利要求1至5任意一项所述的MIPI接口，其特征在于，还包括：存储有发射数据配置信息的发射配置寄存器；所述发射配置寄存器与所述MCU和所述发射数据处理模块连接。

7.根据权利要求6所述的MIPI接口，其特征在于，所述SRAM的供电电源独立。

8.一种MIPI接口的控制方法，应用于权利要求1至7所述的MIPI接口，其特征在于，包括：

当接收外部设备输入的数据时，状态机发送方向控制信号，以控制设置于MIPI总线和接收数据处理模块之间的缓冲器为使能状态；

所述接收数据处理模块解析所述外部设备输入的数据，以获得串行数据和状态编码；

所述状态机根据所述状态编码进行状态跳转，所述接收数据处理模块根据所述状态机的当前状态，将所述串行数据转换成字节数据，发送至SRAM，以便于MCU通过读取所述SRAM，获取所述字节数据；

当接收到所述MCU发送的数据时，发射数据处理模块从所述SRAM中获取所述MCU发送的数据；

所述状态机发送方向控制信号，以控制设置于MIPI总线和所述发射数据处理模块之间的缓冲器为使能状态。

9.一种MIPI接口的控制装置，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求8所述的MIPI接口的控制方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求8所述的MIPI接口的控制方法的步骤。