JPH03112191A - Ceramic wiring board and its manufacture - Google Patents
Ceramic wiring board and its manufactureInfo
- Publication number
- JPH03112191A JPH03112191A JP25135189A JP25135189A JPH03112191A JP H03112191 A JPH03112191 A JP H03112191A JP 25135189 A JP25135189 A JP 25135189A JP 25135189 A JP25135189 A JP 25135189A JP H03112191 A JPH03112191 A JP H03112191A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- ceramic
- wiring board
- green sheet
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000010304 firing Methods 0.000 claims description 6
- 238000010344 co-firing Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 16
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000007639 printing Methods 0.000 abstract description 3
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000007649 pad printing Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、セラミックス配線基板およびその製造方法に
関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a ceramic wiring board and a method for manufacturing the same.
（従来の技術）
電子装置の小型高機能化を図る目的から基板への高実装
化が進んでいる。(Prior Art) In order to make electronic devices smaller and more functional, electronic devices are increasingly being mounted on circuit boards.
また、１チツプが有する機能数の増加に伴って配線パタ
ーンが複雑化し、半導体素子を塔載するセラミックス基
板の多層化が進んでいる。Furthermore, as the number of functions included in one chip increases, wiring patterns become more complex, and ceramic substrates on which semiconductor elements are mounted are becoming more multilayered.
多層配線基板の場合、それぞれの基板に形成された配線
パターンはセラミックス基板の内部に形成されたスルー
ホールを介して電気的に接続されている。In the case of a multilayer wiring board, wiring patterns formed on each board are electrically connected via through holes formed inside the ceramic substrate.
このような多層配線基板は、セラミックスグリーンシー
トに内部配線用のスルーホールを形成し、タングステン
やモリブデンなどの導体ペーストをグリーンシード表面
およびスルーホール内に印刷法を用いて塗布・充填し、
所定枚数のセラミックス基板を積層した後、同時焼成す
ることにより作製されている。Such multilayer wiring boards are made by forming through holes for internal wiring in a ceramic green sheet, applying and filling a conductive paste such as tungsten or molybdenum on the surface of the green seed and inside the through holes using a printing method.
It is manufactured by laminating a predetermined number of ceramic substrates and then firing them simultaneously.
また、半導体パッケージの１種であるフリップチップパ
ッケージは、半導体素子を裏返しにしてその表面または
基板に形成された接続端子を用いてボンディングしたも
のであり、一般的にはバンブ方式が用いられている。In addition, a flip chip package, which is a type of semiconductor package, is a package in which a semiconductor element is turned over and bonded using connection terminals formed on the surface or substrate, and the bump method is generally used. .
この方法は、セラミックス基板に形成された内部配線の
スルーホールと接続するようにフリップチップ素子接続
用のチップパッドを、導体ペーストの充填されたセラミ
ックスグリーンシート上にスクリーン印刷などで印刷し
、このチップパッドパターンにはんだを供給しておく。In this method, chip pads for connecting flip-chip devices are printed by screen printing on a ceramic green sheet filled with conductive paste so as to connect with through holes of internal wiring formed on a ceramic substrate. Supply solder to the pad pattern.
そして、あらかじめフリップチップ素子の電極部に形成
したはんだバンブを、ハンダリフロ一方式によってはん
だを溶かし、フリップチップ素子を基板に固定するとと
もに、素子接続用のチップパッドを介してフリップチッ
プ素子とセラミックス基板内部の配線を電気的に接続す
るというものである。Then, the solder bumps formed in advance on the electrodes of the flip-chip element are melted using a solder reflow method, and the flip-chip element is fixed to the substrate. This is to electrically connect the wiring.
このような従来の接続用パッド形成方法を、第３図（ａ
）〜（ｃ）に示す。Such a conventional connection pad forming method is illustrated in FIG. 3(a).
) to (c).
セラミックスグリーンシート１に所定のパターンに従っ
てスルーホール２を形成し、この内部に導体ペースト３
を充填する。このようなセラミックスグリーンシート１
を所定枚数作製する（第３図−ａ）。A through hole 2 is formed in a ceramic green sheet 1 according to a predetermined pattern, and a conductive paste 3 is placed inside the through hole 2.
Fill it. Ceramic green sheet like this 1
A predetermined number of sheets are prepared (Fig. 3-a).
最上層となるグリーンシート１上には、スルーホール２
の形成位置に対応して接続用パッド４を形成する（第３
図−ｂ）。There are through holes 2 on the green sheet 1, which is the top layer.
The connection pad 4 is formed corresponding to the formation position (third
Figure-b).
セラミックスグリーンシート１を積層して一体化し、脱
脂、焼成して第３図−Ｃのような多層構造のセラミック
ス配線基板が得られる。Ceramic green sheets 1 are laminated and integrated, degreased and fired to obtain a ceramic wiring board having a multilayer structure as shown in FIG. 3-C.
（発明が解決しようとする課題）
しかしながら、ＩＣの高集積化に伴い、セラミックス多
層基板の配線パターンが複雑化し、スルーホールの径が
小さくなるとともに、形成されるスルーホールの数も多
くなってきている。(Problems to be Solved by the Invention) However, as ICs become more highly integrated, the wiring patterns of ceramic multilayer substrates become more complex, the diameters of through holes become smaller, and the number of through holes formed increases. There is.
このため、スルーホールに対応した接合用パッドの形成
が困難になってきている。For this reason, it has become difficult to form bonding pads compatible with through holes.
特に、スクリーン印刷法では、接合用パッドパターンが
微細化するにつれ、このパターンがスクリーンメツシュ
の孔部分から外れる割合が高くなり、接合用パッドの形
状不良、さらには形成し落しという問題が生じている。In particular, in the screen printing method, as the bonding pad pattern becomes finer, the rate at which this pattern deviates from the hole area of the screen mesh increases, leading to problems such as defective bonding pad shapes and even omissions. There is.
また、形成された接合用パッドも、微細であると基板と
の接合強度が低下しゃすく、充分な信頼性を得にくいと
いう問題がある。Further, if the bonding pads formed are too fine, the bonding strength with the substrate is likely to decrease, and there is a problem in that it is difficult to obtain sufficient reliability.
したがって、微細な接合用パッドを形成するに際し、い
かに安定性、信頼性を向上させるかということが課題と
なっている。Therefore, when forming fine bonding pads, the issue is how to improve stability and reliability.
本発明はこのような課題を解決するためになされたもの
で、強度良好な接合用パッドを有するセラミックス配線
基板、およびこのような接合用パッドを安定かつ高信頼
性の下で形成することのできるセラミックス配線基板の
製造方法を提供することを目的とする。The present invention has been made to solve these problems, and provides a ceramic wiring board having a bonding pad with good strength, and a ceramic wiring board that can form such a bonding pad stably and with high reliability. The present invention aims to provide a method for manufacturing a ceramic wiring board.
［発明の構成］
（課題を解決するための手段）
本発明のセラミックス配線基板は、スルーホールの形成
されたセラミックス基板と、前記スルーホールに充填さ
れた導体ペーストにより形成された導体層と、前記スル
ーホールの開口部がら前記導体層の一端が突出した凸部
からなる接合用パッドとを有することを特徴としている
。[Structure of the Invention] (Means for Solving the Problems) A ceramic wiring board of the present invention includes: a ceramic substrate in which through holes are formed; a conductor layer formed from a conductor paste filled in the through holes; One end of the conductor layer is characterized by having a bonding pad consisting of a convex portion protruding from the opening of the through hole.
また、本発明のセラミックス配線基板の製造方法は、セ
ラミックスグリーンシートにスルーホールを形成する工
程と、このスルーポールに焼成収縮率が前記セラミック
スグリーンシートよりも小さい導体ペーストを充填する
工程と、前記セラミックス基板と前記導体ペーストとを
同時焼成し、前記スルーホールから前記導体層を突出さ
せて接合用パッドを形成する工程とを有することを特徴
としている。Further, the method for manufacturing a ceramic wiring board of the present invention includes a step of forming a through hole in a ceramic green sheet, a step of filling the through hole with a conductive paste having a firing shrinkage rate smaller than that of the ceramic green sheet, and a step of filling the through hole in the ceramic green sheet. The method is characterized by comprising a step of co-firing the substrate and the conductor paste, and protruding the conductor layer from the through hole to form a bonding pad.
セラミックス基板表面から突出させる導体層は、焼成後
の基板表面からの高さが１０μ１１〜２００μ鰯程度で
あることが好ましい。It is preferable that the height of the conductor layer protruding from the surface of the ceramic substrate from the surface of the substrate after firing is about 10μ11 to 200μ.
ｌＯμ−以下または２００μｌを超えると、接合用パッ
ドとして実用的でない。If it is less than lOμ or more than 200 μl, it is not practical as a bonding pad.
この接合用パッドの高さは、スルーホールがらの導体層
が突出した高さによって決まるため、所望の高さとなる
よう、導体ペーストおよびセラミックスグリーンシート
の各原料の配合量を決定する。The height of this bonding pad is determined by the height at which the conductor layer of the through-hole protrudes, so the blending amounts of each raw material for the conductor paste and the ceramic green sheet are determined so as to achieve the desired height.
すなわち、本発明に用いる導体ペーストおよびセラミッ
クスに特に限定はなく、両者を組合せた時、相対的に導
体ペーストの収縮率がセラミックスの収縮率よりも小さ
くなるように選択すれば良い。たとえば、導体粉末とバ
インダなどを混合した導体ペーストにおいては、導体粉
末の配合量を多くしてペーストを高密度化する方法など
が挙げられる。That is, there are no particular limitations on the conductor paste and ceramics used in the present invention, and they may be selected so that when the two are combined, the shrinkage rate of the conductor paste is relatively smaller than that of the ceramics. For example, in the case of a conductor paste in which conductor powder is mixed with a binder, etc., there is a method of increasing the blending amount of conductor powder to increase the density of the paste.
（作 用）
本発明は、従来の接合用パッド形成におけるパッド印刷
工程を廃し、基板表面のスルーホールから導体層を突出
させることにより、上記接合用パッドと、スルーホール
内に充填される導体層とを一体化したものである。(Function) The present invention eliminates the pad printing process in the conventional bonding pad formation and makes the conductor layer protrude from the through hole on the surface of the substrate. It is a combination of
上記方法は、導体ペーストと、セラミックスグリーンシ
ートとの焼成時の収縮率の差を利用し、同時焼成後のセ
ラミックス基板と導体層との表面高さに差異を生じさせ
るもので、容品に行うことができ、製造工程数を削減す
ることができる。The above method uses the difference in shrinkage rate during firing between the conductor paste and the ceramic green sheet to create a difference in the surface height of the ceramic substrate and conductor layer after simultaneous firing. It is possible to reduce the number of manufacturing steps.
また、パッド印刷を行わずにスルーホール開口部から突
出した導体層によってパッドが形成されるため、微小径
のスルーホールでも、各ホールごとに確実にパッドが形
成され、スルーホール間隔を狭くすることも可能である
。In addition, since the pads are formed by the conductor layer protruding from the through-hole openings without pad printing, pads are reliably formed for each hole even with minute diameter through-holes, making it possible to narrow the through-hole spacing. is also possible.
突出させた導体層は、スルーホール開口部の形状とほぼ
同形状を保ち、スルーホールと接合用パッドとを、セラ
ミックス基板に対して平行な面の断面積において比較し
た場合、スルーホール：接合用パッド−ｌ： ０．９
〜１： １．３程度のものが得られる。The protruding conductor layer maintains almost the same shape as the through-hole opening, and when comparing the cross-sectional area of the through-hole and the bonding pad in a plane parallel to the ceramic substrate, the through-hole: bonding pad Pad-l: 0.9
~1: About 1.3 is obtained.
つまり、印刷による接合用パッドよりも横幅が狭く、高
密度化が可能であると同時に、接合用パッド端部の滲み
もなく、パッド間の絶縁性が向上する。In other words, the width is narrower than that of printed bonding pads, allowing higher density, and at the same time, there is no bleeding at the ends of the bonding pads, improving the insulation between the pads.
さらに、本発明による接合用パッドはスルーホール内の
導体層と一体化してセラミックス基板中に貫入している
ので、非常に強固なパッド強度を安定して得ることが出
来る。Further, since the bonding pad according to the present invention is integrated with the conductor layer in the through hole and penetrates into the ceramic substrate, extremely strong pad strength can be stably obtained.
（実施例） 次に、本発明の実施例について図面を用いて説明する。(Example) Next, embodiments of the present invention will be described using the drawings.
第１図は、本発明の一実施例のセラミックス配線基板を
示す図である。FIG. 1 is a diagram showing a ceramic wiring board according to an embodiment of the present invention.
同図において、セラミックス配線基板１０は、セラミッ
クス基板１１ ａ ｓ １１ ｂ ｓ １１ ｃ ｓお
よびｌｉｄが積層された多層型のものであり、各セラミ
ックス基板１１にはスルーホール１２が形成され、この
スルーホール１２内に充填された導体ペーストにより導
体層１３が構成されている。In the figure, a ceramic wiring board 10 is a multilayer type in which ceramic substrates 11 a s 11 b s 11 c s and a lid are laminated, and a through hole 12 is formed in each ceramic substrate 11. A conductor layer 13 is constituted by the conductor paste filled in the inside of the conductor layer 12 .
導体層１３は、セラミックス基板１１それぞれの回路を
電気的に接続しており、最上層のセラミックス基板ｌｉ
ｄにおいて、導体層１３はスルーホール１２から突出し
た凸部形状となっている。The conductor layer 13 electrically connects the circuits of the ceramic substrates 11 and connects the uppermost ceramic substrate li.
In d, the conductor layer 13 has a convex shape protruding from the through hole 12.
この突出部分が、セラミックス配線基板１０における接
合用パッド１４となっている。This protruding portion serves as a bonding pad 14 on the ceramic wiring board 10.
このようなセラミックス配線基板１０の製造方法を、第
２図（ａ）〜（ｅ）を用いて説明する。A method of manufacturing such a ceramic wiring board 10 will be explained using FIGS. 2(a) to 2(e).
はじめに、窒化アルミニウム粉末に、焼結助剤、可塑剤
、バインダー、溶剤を加えて混合し、窒化アルミニウム
スラリーを調製した。First, a sintering aid, a plasticizer, a binder, and a solvent were added to aluminum nitride powder and mixed to prepare an aluminum nitride slurry.
このスラリーをドクターブレード法によって厚さ０．４
關のシートに成形し、所定枚数のグリーンシート２１を
得た（第２図−ａ）。This slurry was processed using the doctor blade method to a thickness of 0.4
A predetermined number of green sheets 21 were obtained (FIG. 2-a).
このグリーンシートシート２１に、直径０．２關のスル
ーホール２２を所定のパターンにしたがって打ち抜き形
成した。Through holes 22 each having a diameter of 0.2 mm were punched into the green sheet 21 according to a predetermined pattern.
そして、最上層以外のグリーンシート２１に形成された
スルーホール２２には、タングステンを８０重量％配合
した導体ペースト２３を充填し、グリーンシート２１表
面にはスクリーン印刷を用いて導体ペースト２３を配線
パターンに従って印刷した（第２図−ｂ）。The through holes 22 formed in the green sheet 21 other than the top layer are filled with a conductive paste 23 containing 80% by weight of tungsten, and the conductive paste 23 is applied to the surface of the green sheet 21 in a wiring pattern using screen printing. (Fig. 2-b).
この際、接合用パッドが形成される最上層のグリーンシ
ート２１には、タングステンの配合比率を８５重量％に
増した粘度８００〜１２００Ｋｃｐｓの高粘度、高密度
の導体ペースト２３ｓを充填した。At this time, the uppermost green sheet 21 on which the bonding pad is formed was filled with a high-viscosity, high-density conductor paste 23s having a viscosity of 800 to 1200 Kcps and having a tungsten content increased to 85% by weight.
この導体ペースト２３ｓは、導体ペースト２３よりもグ
リーンシート２１との収縮率の差が大きいものである。This conductive paste 23s has a larger difference in shrinkage rate from the green sheet 21 than from the conductive paste 23.
なお、この導体ペースト２３ｓの粘度では通常のスクリ
ーン印刷が困難となるため、加圧充填などによって、ス
ルーホール２２内部に充填する（第２図−Ｃ）。Note that the viscosity of the conductive paste 23s makes normal screen printing difficult, so the inside of the through hole 22 is filled by pressure filling or the like (FIG. 2-C).
こうしてそれぞれのグリーンシート２１に対する印刷が
終了した後、所定の順序にグリーンシート２１を積層し
、温度１００℃、圧力１２０ｋｇ／ｃ−で熱圧着して、
積層体２４を得た（第２図−ｄ）。After printing on each green sheet 21 is completed in this way, the green sheets 21 are stacked in a predetermined order and bonded by thermocompression at a temperature of 100° C. and a pressure of 120 kg/c-.
A laminate 24 was obtained (FIG. 2-d).
積層体２４をＮ２気流中、７００℃で脱脂した後、Ｎ２
中、１８００℃で焼成する。After degreasing the laminate 24 at 700°C in a N2 stream,
Bake at 1800°C.
この時、グリーンシート２１と導体ペースト２３ｓとの
収縮率の差によって、積層体２４の最上層は、スルーホ
ール２２から導体ペースト２３ｓが突出し、この白部分
からなる接合用パッド２５が形成される（第２図−ｅ）
。At this time, due to the difference in shrinkage rate between the green sheet 21 and the conductive paste 23s, the conductive paste 23s protrudes from the through hole 22 in the uppermost layer of the laminate 24, and a bonding pad 25 consisting of this white part is formed ( Figure 2-e)
.
このような方法で作製されたセラミックス配線基板は、
スルーホール径が微小であっても接合用パッドが良好に
形成され、しかも形成された接合用パッドはスルーホー
ル内部の導体層と一体であるため、充分な強度ををする
信頼性の高いものであった。Ceramic wiring boards produced by this method are
Even if the diameter of the through hole is minute, the bonding pad is well formed, and since the formed bonding pad is integrated with the conductor layer inside the through hole, it has sufficient strength and is highly reliable. there were.
また、第２図（ｅ）の工程において、導体ペーストの突
出と共に、この突出部周囲の基板になだらかなせり上が
りが生じたが、これによって接合用パッド部がより安定
となり、接合用パッドに接合されるチップ部材を良好に
支持することができた。すなわち、接合強度の向上およ
び熱抵抗の低減にも寄与するものであった。In addition, in the process shown in Figure 2(e), as the conductor paste protruded, a gentle rise occurred on the board around this protrusion, but this made the bonding pad part more stable and bonded to the bonding pad. It was possible to support the chip member to be used well. That is, it also contributed to improving bonding strength and reducing thermal resistance.
なお、上述した実施例では窒化アルミニウムセラミック
スに導体層としてタングステンを用いた例について説明
したが、本発明はこれに限らず、セラミックスの収縮率
が導体ペーストの収縮率よりも大きくなるような材料の
組み合わせであれば、他の材料、たとえば、アルミナ−
タングステン、ムライト−タングステンなどの組み合わ
せにも適用することができ、上記実施例と同様の効果が
得られることはもちろんである。In addition, in the above-mentioned embodiment, an example was explained in which tungsten was used as a conductor layer in aluminum nitride ceramics, but the present invention is not limited to this. In combination, other materials such as alumina
It goes without saying that the present invention can also be applied to a combination of tungsten, mullite-tungsten, etc., and the same effects as in the above embodiments can be obtained.
また、上記実施例のように導体ペーストの密度を上げる
ことによって導体ペーストとの収縮率に差を持たせるだ
けでなく、セラミックスグリーンシートの密度を下げる
ことによって導体ペーストとの収縮率に差を持たせるこ
とも可能である。Furthermore, in addition to creating a difference in the shrinkage rate with the conductor paste by increasing the density of the conductor paste as in the above example, it is also possible to create a difference in the shrinkage rate with the conductor paste by lowering the density of the ceramic green sheet. It is also possible to
［発明の効果］
以上説明したように、本発明によれば、スルーホール内
部の導体ペーストを突出させて接合用パッドとすること
により、製造工程が削減されるとともに接合用パッドの
形成不良を低減し、歩留り向上ならびにコストダウンを
図ることができる。[Effects of the Invention] As explained above, according to the present invention, by protruding the conductive paste inside the through hole and using it as a bonding pad, manufacturing steps can be reduced and defects in the formation of bonding pads can be reduced. Therefore, it is possible to improve yield and reduce costs.
また、断面積の小さい接合用パッドが高い信頼性の下で
形成できるため、スルーホール間隔を狭めることができ
、半導体装置の高密度実装に大きく貢献する。Furthermore, since bonding pads with small cross-sectional areas can be formed with high reliability, the through-hole spacing can be narrowed, which greatly contributes to high-density packaging of semiconductor devices.
第１図は本発明の一実施例のセラミックス配線基板の断
面図、第２図は第１図に示したセラミックス配線基板の
製造方法を説明するための図、第３図は従来のセラミッ
クス配線基板の製造方法を説明するための図である。
１．１１．２１・・・・・・セラミックスグリーンシー
ト
２．１２．２２・・・・・・スルーホール３．１３．２
３・・・・・・導体ペースト２３ｓ・・・・・・高密度
導体ペースト４．１４．２５・・・・・・接合用パッド
２４・・・・・・積層体Fig. 1 is a cross-sectional view of a ceramic wiring board according to an embodiment of the present invention, Fig. 2 is a diagram for explaining the method of manufacturing the ceramic wiring board shown in Fig. 1, and Fig. 3 is a conventional ceramic wiring board. It is a figure for explaining the manufacturing method. 1.11.21...Ceramics green sheet 2.12.22...Through hole 3.13.2
3... Conductor paste 23s... High-density conductor paste 4.14.25... Bonding pad 24... Laminated body
Claims (2)
された導体層と、 前記スルーホールの開口部から前記導体層の一端が突出
した凸部からなる接合用パッドと を有することを特徴とするセラミックス配線基板。(1) A bond consisting of a ceramic substrate with a through hole formed therein, a conductor layer formed from a conductor paste filled in the through hole, and a convex portion with one end of the conductor layer protruding from the opening of the through hole. 1. A ceramic wiring board comprising:
成する工程と、 このスルーホールに焼成収縮率が前記セラミックスグリ
ーンシートよりも小さい導体ペーストを充填する工程と
、 前記セラミックス基板と前記導体ペーストとを同時焼成
し、前記スルーホールから前記導体層を突出させて接合
用パッドを形成する工程と を有することを特徴とするセラミックス配線基板の製造
方法。(2) forming a through hole in a ceramic green sheet; filling the through hole with a conductive paste having a firing shrinkage rate smaller than that of the ceramic green sheet; and co-firing the ceramic substrate and the conductive paste. A method of manufacturing a ceramic wiring board, comprising the steps of: forming a bonding pad by protruding the conductor layer from the through hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25135189A JP2680443B2 (en) | 1989-09-27 | 1989-09-27 | Ceramic wiring board and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25135189A JP2680443B2 (en) | 1989-09-27 | 1989-09-27 | Ceramic wiring board and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03112191A true JPH03112191A (en) | 1991-05-13 |
| JP2680443B2 JP2680443B2 (en) | 1997-11-19 |
Family
ID=17221538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25135189A Expired - Lifetime JP2680443B2 (en) | 1989-09-27 | 1989-09-27 | Ceramic wiring board and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680443B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04234196A (en) * | 1990-12-28 | 1992-08-21 | Nec Corp | Bump forming method |
| JPH0794840A (en) * | 1993-06-14 | 1995-04-07 | Nikko Co | Through-hole filled ceramic substrate and conductor paste for through hole |
| US5525402A (en) * | 1993-02-02 | 1996-06-11 | Matsushita Electric Industrial Co., Ltd. | Ceramic substrate and manufacturing method thereof |
| US6224703B1 (en) | 1998-01-08 | 2001-05-01 | Ngk Spark Plug Co., Ltd. | Method of making laminate ceramic substrate with domed pads |
| US6507139B1 (en) | 1997-06-30 | 2003-01-14 | Murata Manufacturing Co., Ltd. | Apparatus having an electronic component located on a surface of a package member with a space therebetween |
| JP2014207347A (en) * | 2013-04-15 | 2014-10-30 | 株式会社村田製作所 | Ceramic multilayer wiring board and module with the same |
| WO2022030178A1 (en) * | 2020-08-03 | 2022-02-10 | 株式会社村田製作所 | Structure and method for producing same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100659521B1 (en) | 2004-04-06 | 2006-12-20 | 가부시키가이샤 무라타 세이사쿠쇼 | Connection structure of inner conductor and multilayer substrate |
| CN101213890B (en) | 2005-07-12 | 2012-02-01 | 株式会社村田制作所 | Multilayer circuit board and manufacturing method thereof |
| JP7279324B2 (en) | 2018-09-14 | 2023-05-23 | 富士電機株式会社 | semiconductor module |
-
1989
- 1989-09-27 JP JP25135189A patent/JP2680443B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04234196A (en) * | 1990-12-28 | 1992-08-21 | Nec Corp | Bump forming method |
| US5525402A (en) * | 1993-02-02 | 1996-06-11 | Matsushita Electric Industrial Co., Ltd. | Ceramic substrate and manufacturing method thereof |
| US5547530A (en) * | 1993-02-02 | 1996-08-20 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a ceramic substrate |
| JPH0794840A (en) * | 1993-06-14 | 1995-04-07 | Nikko Co | Through-hole filled ceramic substrate and conductor paste for through hole |
| US6507139B1 (en) | 1997-06-30 | 2003-01-14 | Murata Manufacturing Co., Ltd. | Apparatus having an electronic component located on a surface of a package member with a space therebetween |
| US6871388B2 (en) | 1997-06-30 | 2005-03-29 | Murata Manufacturing Co., Ltd. | Method of forming an electronic component located on a surface of a package member with a space therebetween |
| US6224703B1 (en) | 1998-01-08 | 2001-05-01 | Ngk Spark Plug Co., Ltd. | Method of making laminate ceramic substrate with domed pads |
| JP2014207347A (en) * | 2013-04-15 | 2014-10-30 | 株式会社村田製作所 | Ceramic multilayer wiring board and module with the same |
| US10002710B2 (en) | 2013-04-15 | 2018-06-19 | Murata Manufacturing Co., Ltd. | Ceramic multilayer wiring substrate and module including the same |
| WO2022030178A1 (en) * | 2020-08-03 | 2022-02-10 | 株式会社村田製作所 | Structure and method for producing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2680443B2 (en) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5104932B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JPH03112191A (en) | Ceramic wiring board and its manufacture | |
| JP3882500B2 (en) | Thick film insulating composition, ceramic electronic component using the same, and electronic device | |
| JP2006140537A (en) | Wiring substrate and method of producing the same | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
| US6117367A (en) | Pastes for improved substrate dimensional control | |
| JP2003008216A (en) | Method of manufacturing ceramic multilayer board | |
| JP2002368419A (en) | Method for manufacturing low temperature burning ceramic multilayer substrate | |
| US20050151303A1 (en) | Method for producing ceramic substrate and electronic component module using ceramic substrate | |
| KR100956212B1 (en) | Manufacturing method of multi-layer substrate | |
| JPH1041626A (en) | Ceramic multilayered board for flip chip and its manufacture | |
| JP3823881B2 (en) | Connection structure between circuit boards, formation method thereof, circuit board, and electronic component surface-mounted on mounting board | |
| US10290591B2 (en) | Wiring board, electronic device, and electronic module | |
| JP2000323806A (en) | Ceramic circuit board with bump and manufacture thereof | |
| JP4613410B2 (en) | Manufacturing method of ceramic circuit board | |
| JPH10200015A (en) | Ceramic board and manufacture thereof | |
| JPH1126638A (en) | Ceramic package for flip chip mounting | |
| JPH03133136A (en) | Manufacture of package for integrated circuit | |
| JPH09260540A (en) | Manufacture of package substrate for semiconductor | |
| JP4044552B2 (en) | Manufacturing method of ceramic substrate and electronic component module using ceramic substrate | |
| JP2002141646A (en) | Circuit board | |
| JP2604416B2 (en) | Composite multilayer ceramic parts | |
| JP3752359B2 (en) | Wiring board | |
| KR100887112B1 (en) | Method of manufacturing the non-shrinkage ceramic substrate and multilayer ceramin substrate manufactured by the same |