JPH03107208A - 自動等化器のタップ係数保護方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ＰＳＥのタップ係数の異常成長を防ぐ自動等化器のタッ
プ係数保護方式に関し、 タップ係数の異常成長による自動等化器のオーバーフロ
ーを防止することを目的とし、タップ係数の各パワーの
総和を算出して通常ゲインを越えるか否か判定し、通常
ゲインを越えた場合にはタップ係数の異常成長と判定し
て各タップ係数に１より僅かに小さい係数を乗じてゲイ
ンを下げるように構成する。

［産業上の利用分野］ 本発明は、トランスバーサル型自動等化器のタップ係数
の異常成長を防ぐ自動等化器のタップ係数保護方式に関
し、特にシンボルレイトを分割したサンプルレイトをも
ッＦｓＥ　（Ｆｒａｃ目ｏｎａｌ１７Ｔａｐ−ｓｐｇｃ
ｅｄ　Ｅｑｕａｌｉｘｅｔ）のタップ係数保護方式に関
する。

適応型自動等化器であるトランスバーサル型自動等化器
において、タップ間隔を与えるサンプリングレイトＴ′
を最高信号周波数の２倍の逆数で与えられるシンボルレ
イトＴ以下に設定した自動等化器としてＦ　Ｓ　Ｅ　（
Ｆｒｉｃｔｉｏｎｓｌｌｙ　Ｔａｐ−５ｐａｃｅｄＥｑ
ｕ！ｌ１ｘｅｒ）が知られており、このＰＳＥうちタッ
プ間隔をＴ”＝Ｔ／２としたものはダブルサンプリング
等化器として知られている。

このＰＳＥはタップ間隔Ｔのトランスバーサル型自動等
化器においてタイミング位相に依存せず等化器のセット
アツプ（引込み）が速いという特徴をもつ。

しかし、ＦＳＥはサンプリングレイトによる帯域がシン
ボルレイトの帯域より広くタップ係数が異常成長して等
化出力がオーバフローすることから、このタップ係数の
異常成長を監視し、且つ異常発生時にはタップ係数の成
長を抑える制御が望まれる。

［従来の技術］ 第５図は従来のＰＳＥの構成図であり、ＰＳＥは図示の
ように、シンボルレイトＴをそれ以下の値に分割したサ
ンプルレイトＴ′をもつ適応型自動等化器である。尚、
サンプリングレイトＴは最高信号周波数の２倍の逆数と
して与えられる。

このＰＳＥを音声帯域モデム（０，３〜３．４ＫＨりの
受信部に使用した場合、受信部処理におけるサンプリン
グ位相に依存しないため受信部の自動等化器の引き込み
が早い。

しかしＰＳＥはその反面、ＰＳＥのもつ不定帯域により
タップ係数Ｃ−ｓ〜ＣＮが異常成長し、等化器ゲインが
上限に達してオーバーフローに至ることが報告されてい
る（例えばＣＨ２１１４−７／８５１００００−１６６
７＄１．　Ｇｏ■１９１１５１ＥＥＥ等）。

第６図はＰＳＥの理想伝送パルスに対するスペクトラム
分布を示したもので、実線で示すシンボル帯域のスペク
トラム特性に対しＰＳＥは破線で示すπ／Ｔ′まで伸び
た帯域をもっており、シンボル帯域との間にシンボルパ
ワーが零となる不定帯域をもつようになる。

このようなＰＳＥのシンボルパワーが零となる不定帯域
の存在に起因したタップ係数の異常成長を防止するため
、従来方式にあっては、不定帯域にＳ／Ｎレートに影響
を与えないような微弱なノイズ成分を強制的に加え、不
定帯域のパワーレベルが零とならないようにしている。

［発明が解決しようとする課題］ しかしながら、不定帯域にノイズを混入させる従来方式
にあっては、ノイズレベルが低く過ぎるとタップ係数の
異常成長を防止できず、タップ係数の異常成長を効果的
に防ぐためにノイズレベルを上げると、本来のシンボル
帯域のＳ／Ｎレートを悪化させるという相反する問題が
あり、しかもタップ係数の異常成長をモニタする手段が
ないために、タップ係数の異常成長の始まりを検知して
対応することもできない問題があった。

本発明は、このような従来の問題点に鑑みてなされたも
ので、自動等化器のタップ係数の異常成長を迅速に検知
できる自動等化器のタップ係数保護方式を提供すること
を目的とする。

本発明の他の目的は、タップ係数の異常成長を検知した
際には成長を抑えるようにタップ係数を制御する自動等
化器のタップ係数保護方式を提供する。

［課題を解決するための手段］ 第１図は本発明の原理説明図である。

第１図において、まず本発明は、回線で受けた符号間干
渉を除去するトランスバーサル型の自動等化器を対象と
する。

このような自動等化器につき本発明のタップ係数保護方
式にあっては、タップ係数ＣＸ１〜ＣＸｎの各パワーＰ
１〜Ｐｎを検出するタップパワー検出部１０−１〜１０
−ｎと；タップパワー検出部１０−１〜１０−ｎにより
検出されたタップパワーの総和を算出する加算部１２と
；加算部１２の算出パワーを所定の閾値と比較し、該閾
値以下の時はタップ異常成長はないものとしての正常判
定出力を生じ、閾値を越えた時にはタップ係数異常成長
の判定出力を生ずる判定部１４と；を設ける。

ここでトランスバーサル型の自動等化器は、シンボルレ
イトＴを分割した小さいサンプリングレイトＴ′を有す
るＰＳＥである。

また判定部１６の閾値としは、自動等化器の通常ゲイン
を設定し、具体的には３ｄＢの通常ゲインをタップ係数
異常成長を判定する閾値として設定する。

更に、判定部１４から正常判定出力が得られた時にはタ
ップ係数ＣＸ１〜ＣＸｎをそのまま維持し、タップ係数
の異常判定出力が得られた時にはタップ係数ＣＸ１〜Ｃ
Ｘｎの各々に１より僅かに小さい所定の係数βを乗じて
自動等化器のゲインを抑えるタップ制御部１６を設ける
。

このタップ制御部１６によりタップ係数ＣＸＩ〜ＣＸｎ
の各々に乗じて成長を抑える係数βとしては、Ｓ／Ｎエ
ラーレートの劣化量を少なくとも０．１ｄＢ以下に抑え
ることのできる１より僅かに小さい値を使用する。

［作用コ このような構成を備えた本発明による自動等化器のタッ
プ係数保護方式によれば、受信処理中に常時、受信処理
部に設けたＰＳＥにおけるタップ係数の異常成長の有無
が監視されており、更にタップ係数の異常成長を判定す
ると成長を抑え込むようにタップ係数の値が係数の乗算
により減少するように制御され、その結果、ＦＳＥのゲ
インを所定の通常ゲインを越えない範囲に抑えることが
できる。

この結果、不定帯域に起因したＰＳＥのタップ異常成長
の問題が解消されることで、ＰＳＥの適用範囲が拡大で
き、また音声帯域モデムにあっては受信部の自動等化能
力を向上できる。

［実施例コ 第２図は本発明の実施例構成図であり、本発明によるタ
ップ係数保護方式が適用される音声帯域モデムの受信部
を示している。

第２図において、２０は伝送帯域０．３〜３゜４ＫＨｚ
のアナログ電話回線を用いた伝送回線であり、伝送回線
２０に対しハイブリッド回路２２を介して音声帯域モデ
ム２００が接続される。

即ち、音声帯域モデム２００の入力段にはフィルタ２４
が設けられ、フィルタ２４から得られた受信信号をＡ／
Ｄ変換器２６によりサンプリングしてデジタルデータに
変換し、デジタル・シグナル・プロセッサ（以下ｒＤＳ
ＰＪという）１００に入力する。

ＤＳＰｌｏｏには、そのプログラム制御により復調器（
ＤＥＭ）２８、ロールオフフィルタ（ＲＯＦ）３０、自
動等化器（ＡＥＱ）３’２、キャリア自動位相制御回路
（ＣＡＰＣ）３４、判定部３６の各機能が実現される。

即ち、復調器２８は直交振幅変調（ＱＡＭ）された受信
信号の同期検波により送信側で変調された複素平面上に
おける信号点座標を示す実数データＲｅと虚数データ１
ｍを復調する。ロールオフフィルタ３０は受信シンボル
帯域の広域カット特性を与えるもので、ω＝π／Ｔを中
心にコサイン波状に減衰するフィルタ特性を与える。

自動等化器３２としては本発明のタップ係数保護方式の
対象となるＰＳＥが使用され、ＦＳＥは通常のトランス
バーサル型自動等化器（シンボルレイトとサンプリング
レイトが同一）に対し、第５図に示したようにシンボル
レイトＴを分割したサンプリングレイトＴ′をもつ適応
型の自動等化器である。

このＰＳＥを使用した自動等化器３２は伝送回線２０の
伝送で生じた符号間干渉を除去する。

キャリア自動位相制御回路３４は自動等化器３２の出力
に含まれる周波数オフセット及び位相エラーを除去する
。

このようなキャリア自動位相制御回路３４としては、例
えば特公昭５５−３３２０３号のものが使用できる。

キャリア自動位相制御回路３４に続いては判定部３６が
設けられ、判定部３６はＣＡＰＣ３４から得られた信号
点の誤りを訂正して正しい信号点を判定する。この判定
部３６による判定としては、ハードウェア的なデータテ
ーブルを使用した硬判定、及びまたは送信側の誤り制御
のために冗長１ビツトを付加したトレリス符号化に基づ
く遷移規則に従って正しい信号点を復調するビタビ復号
による軟判定が行なわれる。

ＤＳＰｌｏｏに続いてはメインプロセッサ（ＭＰＵ）３
８が設けられ、メインプロセッサ３８はＤＳＰｌｏｏの
最終段に設けられた判定部３６から得られた信号点座標
を予め定めたマツピングパターンと照合し、信号点に対
応するビットデータを復調する。マツピングパターンに
基づいて復調された１変調毎のビットデータは順次直列
データに繋げられ、ＤＴＥ回路４０を介して端末に出力
される。

以上の構成は通常の音声帯域モデムの復調部と同じであ
るが、これに加えて本発明にあっては、ＤＳＰ１００内
に実現されたＰＳＥとしての自動等化器３２に対し、新
たにタップ係数監視制御部５０を設けている。

タップ係数監視制御部５０は自動等化器３２としてのＰ
ＳＥにおけるタップ係数の異常成長の有無を常時監視し
、異常成長を判定した場合にはタップ係数を減少させる
ように制御する機能を有する。

第３図は第２図に示したタップ係数監視制御部５０の一
実施例を示した実施例構成図であり、後の説明で明らか
にするように、第４図に示すタップ数３１のＰＳＥを対
象としている。

第３図において１０はタップパワー検出部であり、実数
データＲｅを入力してその２乗値Ｒｅ２を算出する乗算
器４２と、虚数データ１ｍを入力してその２乗値Ｉｍ２
を算出する乗算器４４と、乗算器４２と４４の出力を入
力して任意のタップｉにおけるタップパワーＰｉを Ｐｉ＝Ｒｅ２＋Ｉｍ２　　　　　＊　・−（１）として
算出する加算器４６が設けられる。

ここで、タップパワー検出器１０によるタップパワーＰ
ｉの検出は、受信１シンボル毎にタップ１つのパワーを
計算しており、従って、タップ数３１のＰＳＥを対象と
した場合、ｉ＝１〜３１となる３１シンボル分の受信期
間で全ラップ数３１分の各タップパワーＰ１〜Ｉ”３１
を検出することができる。

４８はシンボルカウンタであり、１シンボルを受信する
毎にシンボルクロックを入力して計数し、３１シンボル
分のクロックを計数するとカウンタ出力を生じ、その後
にクリアされて初期状態からのカウンタ動作を繰り返す
。

タップパワー検出部１０の出力は加算メモリ１２に与え
られる。加算メモリ１２はタップパワー検出部１０で前
記第（１）式により算出されたタップ毎のパワーＰ１〜
Ｐ３Ｉを順次加算し、３１シンボル分加算したときのシ
ンボルカウンタ４８の出力を受けて、そのときのメモリ
加算値を次段の判定部１４に出力する。

即ち、加算メモリー２は、 １ ｐｔ＝ΣＰｉ　　・・・　（２） １＝１ の演算を行なうこととなる。

判定部１４は加算メモリ１２より出力された全タップ数
のパワー総和ｐｔを予め閾値として定められたＰＳＥの
通常ゲイン、例えば通常ゲイン＋３ｄＢと比較し、閾値
としての通常ゲイン＋３ｄＢ以下のときはタップ係数の
異常成長はないものとして正常判定出力Ｄ１を出力する
。一方、全タップ数のパワー総和ｐｔが閾値としての通
常ゲイン＋３ｄＢを越えたときにはタップ係数の異常成
長と判定して異常判定出力Ｄ２を生ずる。

判定部１４の判定出力はタップ制御部１６に与えられる
。タップ制御部１６は正常判定出力Ｄ１が得られている
ときには係数β＝１を出力し、係数βをＰＳＥのタップ
係数ＣＸ、〜ＣＸ　３１の各々に乗じ、このときのタッ
プ係数をそのまま維持させる。一方、異常判定出力Ｄ２
を受けたときには係数βとして１より僅かに小さい値、
例えばβ＝０、９８８０１５７を出力してＰＳＥのタッ
プ係数ＣＸ１〜ＣＸ、、の各々に掛は合せ、この１より
僅かに小さい係数βの掛合せによりタップ係数ＣＸ、〜
ＣＸ）Ｉを減少させる。

このような第３図に示すタップ係数制御部１６の処理動
作を整理すると、次のようになる。

■シンボルカウンタ４８を１シンボル毎にインクリメン
トする。

■各シンボル毎にタップパワー検出部１０で各タップの
パワーＰ、〜Ｐ３１を計算し、加算メモリ１２に順次加
算していく。

■前記■、■の処理をＦＳＥのタップ数１＝３１だけ繰
り返し、全タップ数のパワーを算出した時点、即ちシン
ボルカウンタ４８の出力が得られた時点で判定部１４に
より閾値としての通常ゲイン＋３ｄＢと比較し、通常ゲ
インを越えた場合に各タップＣＸ１〜ＣＸ３１に１より
僅かに小さい係数βを掛は合せ、一方、閾値としての通
常ゲイン＋３ｄＢを越えない場合は係数β＝１としてタ
ップ係数ＣＸ１〜ＣＸ　３１の値をそのまま更新する。

■シンボルカウンタ４８及び加算メモリ１２の各々をク
リアする。

第４図は第３図に示したタップ係数監視制御部の対象と
なるＰＳＥの一実施例を示した構成図であり、タップ間
隔をＴ＝＝Ｔ／２としたダブルサンプリング等化部を例
にとって示している。

第４図にあっては、同一構成を備えた第１の等化部３２
−１と第２の等化部３２−２を有し、第１の等化部３２
−１に対してはＡＧＣ出力をそのまま入力することでシ
ンボルレイトＴに対しタップ間隔を与えるサンプリング
レイトを同じＴとしており、この点は通常のトランスバ
ーサル型等化部と同じである。一方、第２等化部３２−
２に対してはＡＧＣ出力をＴ／２と半分に分割して入力
しており、従って、第２の等化部３２−２はＰＳＥとし
て機能する。

第３図に示したタップ係数監視制御部５０はＦＳＥとし
て機能する第２等化部３２−２のタップ係数ＣＸＩ〜Ｃ
Ｘ３．に基づいて前記第（１）式及び第（２）式に従っ
て全タップのパワー総和を検出し、通常ゲインとの比較
により正常であれば係数β＝１を第１及び第２の等化部
３２−１．３２−２のタップ係数ＣＸ、〜ＣＸ　３１の
各々に掛は合せ、一方、通常ゲインを越えていれば１よ
り僅かに小さい係数βを同様にタップ係数ＣＸ、〜ＣＸ
３１に掛は合せる。

具体的には、第１等化部３２−１の乗算器５２の各々に
よりタップ係数ＣＸ、〜ＣＸ、、に第３図のタップ制御
部１６より出力された係数βを掛は合せるようになる。

この点は第２等化部３２−２も同じである。

以上が本発明のタップ係数保護方式によるタップ係数の
異常監視とタップ係数の制御処理であり、ＤＳＰｌｏｏ
の処理能力を考慮し１シンボルの受信処理中に１つのタ
ップ分のパワーを計算し、３１シンボルの受信で全タッ
プパワーを求め、更にタップ係数自体の修正も次のシン
ボル１〜３１の受信毎に各シンボル毎のパワー検出と並
行してりツブ係数の修正を行なう。従って、タップパワ
ーの検出に基づくタップ係数異常成長の判定に３１シン
ボル分の受信処理時間を必要とし、その後のタップ係数
の修正に同じく３１シンボル分の受信処理時間を必要と
する。

このように１シンボル単位で各タップパワーを計算した
りタップ係数を修正しても良いが、１シンボル受信中の
ＤＳＰｌｏｏの処理サイクル及びＲＯＭ容量に余裕があ
る場合は、１シンボル受信中に生じた空き時間を使用し
て全タップのパワーを計算し、且つタップ係数を修正す
るようにしても良い。勿論、１シンボルの受信で全タッ
プパワーを計算して係数βを求め、次の１シンボルの受
信で係数βに基づくタップ係数の修正を行なうようにし
ても良い。

次に、本発明のタップ係数保護方式を採用する場合のＤ
ＳＰｌｏｏの処理能力による制限を説明する。

本発明のタップ係数保護方式においてタップ係数の異常
成長を判定した場合には、係数βを乗することによりタ
ップ係数が必ず小さくなる必要がらるが、係数βの値が
小さすぎるとＳ／Ｎエラーレートに悪影響を及ぼす。

この点を９．（３Ｋｂｐｓのモデムを例にとって説明す
ると次のようになる。

まず、タップ係数を小さくするために使用する異常判定
時の係数βについては、次の３つの条件を考慮する必要
がある。

■タップ係数はタイミング位相、キャリア位相、回線の
影響を受ける。それぞれの影響をｆＴＺ下。

ｆ丁１．１／２とすると、合せてＢ−Ｂ　（バックツー
バック、即ちモデム折り返しで特性がフラットであるこ
と）のピーク時の１／４を考慮する必要がある。

■係数βを乗することによりタップ係数が必ず小さくな
らなければならない。

■係数βの値を小さくしすぎるとＳ／Ｎエラーレートに
影響し、Ｓ／Ｎエラーレートの劣化量は少なくとも０．
１ｄＢ以下としたい。

Ｓ／Ｎエラーレートに対する影響を具体的に検討すると
、次のようになる。

９．６Ｋｂｐ−ｓのＳ／Ｎエラーレートを約２２ｄＢと
し、０．１ｄＢ劣化のＳ／Ｎをγとすると、Ｉ　Ｑ−２
２／１０＝Ｉ　Ｑ−２２・１／１０＋　ｌ　Ｑ　Ｂ／１
０、°、γ＝３８．４３ となる。このとき係数βは −３８，４３＝２０１ｏｇ　　（１−β）、°、β＝０
．９８８９１５７　＝　［＄　３　Ｆ　３　Ｂｌとなる
。但し、βはＨｅｘ表示で１＝＄４０００とした場合で
ある。従って、係数βは０．９８８０１５７より大きく
する必要がある。

今、係数βを２のべき乗で小さくしたとすると、次表−
１のようになる。

表−１ 尚、前記表−は１６進表示で示している。

この表−１において、前述した条件を考慮すると、結論
として係数β＝＄３ＦＦＯとすることが望ましい。

このとき、Ｓ／Ｎの劣化量は６０．２ｄＢであることか
ら、Ｓ／ＮエラーレートＸは ｌ　Ｑ　−−／１０　＝　ｌ　Ｑ　−２２／Ｉ０　１０
−６０・２″。

ｘ　−２２，００１３１４８６ｄ　Ｂ となる。従って、Ｓ／Ｎエラーレートの劣化量は０．０
Ｏ１３ｄＢとなり、実用上問題ないことが確認できる。

尚、上記の具体例は１６ビツトの２の補数表現であり、
ＤＳＰの処理能力としては−２から＋２までの場合を例
にとっている。

また、上記の実施例はＰＳＥのタップ係数異常成長の監
視と制御を例にとるものであったが、本発明のタップ係
数保護方式はＰＳＥに限定されず、通常のトランスバー
サル型自動等化器にそのまま適用でき、何らかの原因に
よるタップ係数の異常成長を防止して安定した受信等化
処理を保証させることができる。

［発明の効果］ 以上説明してきたように本発明によれば、ＦＳＥの不定
帯域に起因したタップ係数の異常成長を検知してタップ
係数の修正により等化器ゲインを抑えてオーバーフロー
に至ることを防止でき、ＦＳＥの適用範囲を広げると同
時に、ＰＳＥを使用した音声帯域モデムにおいてはモデ
ム受信部における自動等化能力を大幅に向上することが
できる。

【図面の簡単な説明】

第１図は本発明の原理説明図； 第２図は本発明の実施例構成図； 第３図は本発明のタップ係数監視制御部の実施例構成図
； 第４図は本発明の対象となるＰＳＥ実施例構成図；第５
図は従来のＰＳＥ構成図； 第６図はＰＳＥのスペクトラム分布図である。 図中、 １０゜ １２： １４： １６： ２０＝ ２２＝ ２４＝ ２６＝ ２８： １０−１〜１０−ｎ： 加算部（加算メモリ） 判定部 タップ制御部 伝送回線 ハイブリッド回路 フィルタ Ａ／Ｄ変換器 復調器（ＤＥＭ） タップパワー検出部 ３０：ロールオフフィルタ（ＲＯＦ） ３２：自動等化器（Ａ　Ｅ　Ｑ） ３４：キャリア自動位相制御回路（ＣＡ　Ｐ　Ｃ）３６
＝判定部 ３８：メインプロセッサ（Ｍ　Ｐ　Ｕ）４Ｑ：ＤＴＥ部 ４２．４４，５２：乗算器 ４６：加算器 ４８ニシンポルカウンタ ５０：タップ係数監視制御部 １００：デジタルシグナルプロセッサ（Ｄ　Ｓ　Ｐ）２
００：音声帯域モデム

Claims (6)

【特許請求の範囲】
1. （１）符号間干渉を除去するトランスバーサル型の自動
   等化器に於いて、 タップ係数（ＣＸ＿１〜ＣＸ＿ｎ）の各パワー（Ｐ＿１
   〜Ｐ＿ｎ）を検出するタップパワー検出手段（１０−１
   〜１０−ｎ）と； 該タップパワー検出手段（１０−１〜１０−ｎ）により
   検出されたタップパワーの総和を算出する加算部（１２
   ）と； 該加算部（１２）の算出パワーを所定の閾値と比較し、
   該閾値以下の時に正常判定出力を生じ、該閾値を越えた
   時にタップ係数異常成長の判定出力を生ずる判定部（１
   ４）と； を設けたことを特徴とする自動等化器のタップ係数保護
   方式。
2. （２）前記トランスバーサル型等化器は、シンボルレイ
   ト（Ｔ）より小さいサンプリングレイト（Ｔ′）である
   ことを特徴とする請求項１記載の自動等化器のタップ係
   数保護方式。
3. （３）前記判定部（１４）の閾値として前記自動等化器
   の通常ゲインを設定したことを特徴とする請求項１記載
   の自動等化器のタップ係数保護方式。
4. （４）前記判定部（１４）の閾値として設定する前記自
   動等化器の通常ゲインとして通常ゲインよりもプラスの
   値を設定したことを特徴とする請求項３記載の自動等化
   器のッタップ係数保護方式。
5. （５）請求項１記載の自動等化器のタップ係数保護方式
   に於いて、 更に、 前記判定部（１４）から正常判定出力が得られた時には
   前記タップ係数（ＣＸ＿１〜ＣＸ＿ｎ）をそのまま維持
   し、タップ異常の判定出力が得られた時には前記タップ
   係数（ＣＸ＿１〜ＣＸ＿ｎ）の各々に１より僅かに小さ
   い所定係数（β）を乗じるか、原点に向って何らかの形
   で制御する自動等化器のゲインを抑えるタップ制御部（
   １６）を設けたことを特徴とする自動等化器のタップ係
   数保護方式。
6. （６）前記所定係数（β）として、Ｓ／Ｎエラーレート
   の劣化量を少なくとも０．１ｄＢ以下に抑えることので
   きる１より僅かに小さい値を使用することを特徴とする
   請求項５記載の自動等化器のタップ係数保護方式。