JPH0310312A - キースキャン入力方式採用装置とデジタル出力装置との汎用インターフェース回路 - Google Patents
キースキャン入力方式採用装置とデジタル出力装置との汎用インターフェース回路Info
- Publication number
- JPH0310312A JPH0310312A JP1145817A JP14581789A JPH0310312A JP H0310312 A JPH0310312 A JP H0310312A JP 1145817 A JP1145817 A JP 1145817A JP 14581789 A JP14581789 A JP 14581789A JP H0310312 A JPH0310312 A JP H0310312A
- Authority
- JP
- Japan
- Prior art keywords
- key scan
- digital
- digital output
- switch
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007634 remodeling Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 10
- 241000282412 Homo Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、キースキャン入力方式を採用している装置を
コンピュータ等のデジタル出力装置による制御を可能に
するための汎用インターフェース回路に関するものであ
る。
コンピュータ等のデジタル出力装置による制御を可能に
するための汎用インターフェース回路に関するものであ
る。
応用分野の一つとして、ＶＴＲのリモコンや電卓のよう
な、人間が直接スイッチボタンを押して制御を行うこと
を前提に作成されたキースキャン入力方式を採用してい
る装置を、パーソナルコンピュータにより自動制御する
場合が挙げられる。
な、人間が直接スイッチボタンを押して制御を行うこと
を前提に作成されたキースキャン入力方式を採用してい
る装置を、パーソナルコンピュータにより自動制御する
場合が挙げられる。
これらの装置の特徴は、データ人ツノスピードは比較的
遅いのに対し、入力したい選択子、すなわち多くの入力
スイッチを有することである。この様な入力に対し、キ
ースキャン方式を採用するメリットは大きく、多くの製
品でこのキースキャン入力方式が採用されている。一般
に、カラムＮ、ロウＭ本のキースキャン用の人力線で、
最大ＮＭ個のスイッチ入力が可能になる。
遅いのに対し、入力したい選択子、すなわち多くの入力
スイッチを有することである。この様な入力に対し、キ
ースキャン方式を採用するメリットは大きく、多くの製
品でこのキースキャン入力方式が採用されている。一般
に、カラムＮ、ロウＭ本のキースキャン用の人力線で、
最大ＮＭ個のスイッチ入力が可能になる。
これに対し、コンピュータ等のデジタル装置では、機械
にとってデータの授受の容易なデジタルデータが使用さ
れている。この場合、Ｎ本のデータ信号線で最大２のＮ
乗のデータの授受が一回に可能である。本発明では、こ
れら両者のデータのやり取りの違いを吸収し、デジタル
出ノＪにより、キースキャン方式のデータ入力を行う回
路を実現するものである。
にとってデータの授受の容易なデジタルデータが使用さ
れている。この場合、Ｎ本のデータ信号線で最大２のＮ
乗のデータの授受が一回に可能である。本発明では、こ
れら両者のデータのやり取りの違いを吸収し、デジタル
出ノＪにより、キースキャン方式のデータ入力を行う回
路を実現するものである。
［従来の技術］
キースキャン入力方式を採用している装置であっても、
装置内部ではデジタル信号になっている場合が多く、こ
の様な場合、制御用のデジタル出力信号を直接入力装置
内部のデジタル信号路に結線することにより目的を達成
する方式がある。しかし、この様な結線を可能にするに
は、キースキャン入力方式を採用している装置自身を改
造するか、あるいは、初めから入力装置にデジタル人力
用の入力端子を作成しておく必要がある。
装置内部ではデジタル信号になっている場合が多く、こ
の様な場合、制御用のデジタル出力信号を直接入力装置
内部のデジタル信号路に結線することにより目的を達成
する方式がある。しかし、この様な結線を可能にするに
は、キースキャン入力方式を採用している装置自身を改
造するか、あるいは、初めから入力装置にデジタル人力
用の入力端子を作成しておく必要がある。
必要になるが、キースキャンのロー・カラムアドレスと
、デジタルデータの値の対応付けに任意性が生じる特徴
かある。
、デジタルデータの値の対応付けに任意性が生じる特徴
かある。
特許請求の範囲第２項では、特許請求の範囲第１項のア
ナログスイッチ回路に記憶装置を付加する事により、複
数のキースキャン用のスイッチの同時メーク・リメーク
をアナログスイッチにより行う回路を実現する。これに
より、例えば、ＶＴＲリモコンに於て、 ｒＲＥＣボタ
ンを押しながら、Ｐｌ、ＡＶボタンを押すＪといった同
時に２つのスイッチ操作に対応する制御が可能になる。
ナログスイッチ回路に記憶装置を付加する事により、複
数のキースキャン用のスイッチの同時メーク・リメーク
をアナログスイッチにより行う回路を実現する。これに
より、例えば、ＶＴＲリモコンに於て、 ｒＲＥＣボタ
ンを押しながら、Ｐｌ、ＡＶボタンを押すＪといった同
時に２つのスイッチ操作に対応する制御が可能になる。
一般には本回路により、任意のキースキャン用スイッチ
の操作をデジタル信号により制御する事が可能になる。
の操作をデジタル信号により制御する事が可能になる。
特許請求の範囲第３項では、電子アナログスイッチをキ
ースキャン入力のカラムとロウアドレスに独立して配置
し、これらのアナログスイッチをデジタル出力データに
より選択し、目的を達成する。この場合、任意のキース
キャン用スイッチ１つの操作をデジタル信号により制御
する事が可能［発明が解決しようとする問題点］ 本発明の目的は、デジタル人力を考慮していないキース
キャン入力方式採用装置とデジタル出力装置を、入力装
置の改造なしに結合する汎用インターフェース回路を得
ることである。
ースキャン入力のカラムとロウアドレスに独立して配置
し、これらのアナログスイッチをデジタル出力データに
より選択し、目的を達成する。この場合、任意のキース
キャン用スイッチ１つの操作をデジタル信号により制御
する事が可能［発明が解決しようとする問題点］ 本発明の目的は、デジタル人力を考慮していないキース
キャン入力方式採用装置とデジタル出力装置を、入力装
置の改造なしに結合する汎用インターフェース回路を得
ることである。
［問題点を解決するための手段］
」二足目的を達成するために、本発明の回路ではキース
キャン入力用のスイッチに並列に電子アナログスイッチ
を配置し、デジタル信号により、これら電子アナログス
イッチをメーク・リメークすることにより目的を達成す
るものである。これにより、本回路をキースキャン入力
装置に追加した場合でも、当初のキースキャン用の人ノ
Ｊスイッチボタンは有効で、このボタンによる入力を何
等制限するものではないという特徴が生まれる。
キャン入力用のスイッチに並列に電子アナログスイッチ
を配置し、デジタル信号により、これら電子アナログス
イッチをメーク・リメークすることにより目的を達成す
るものである。これにより、本回路をキースキャン入力
装置に追加した場合でも、当初のキースキャン用の人ノ
Ｊスイッチボタンは有効で、このボタンによる入力を何
等制限するものではないという特徴が生まれる。
特許請求の範囲第１項では、電子アナログスイッチをキ
ースキャン用スイッチ各々に並列結線することにより目
的を達成する。この場合、電子アナログスイッチはキー
スキャン用スイッチと同数になる。またアナログスイッ
チはカラム・ロウ選、択用のＮ対１型の切り替えスイッ
チ２組で十分である。
ースキャン用スイッチ各々に並列結線することにより目
的を達成する。この場合、電子アナログスイッチはキー
スキャン用スイッチと同数になる。またアナログスイッ
チはカラム・ロウ選、択用のＮ対１型の切り替えスイッ
チ２組で十分である。
特許請求第４項では、特許請求第３項の回路に記憶回路
を追加し、それを複数（Ｌ組）並列に結線することによ
り、任意の複数（最大り個）のスイッチの操作をデジタ
ル信号により制御する事が可能になる。例えば、ＶＴＲ
リモコンに於て、ｒＲＥＣボタンを押しながら、ＰＬＡ
Ｙボタンを押す」といった同時に２つのスイッチ操作に
対応する制御が、特許請求第４項において並列度りを２
以」−に設定することにより可能になる。
を追加し、それを複数（Ｌ組）並列に結線することによ
り、任意の複数（最大り個）のスイッチの操作をデジタ
ル信号により制御する事が可能になる。例えば、ＶＴＲ
リモコンに於て、ｒＲＥＣボタンを押しながら、ＰＬＡ
Ｙボタンを押す」といった同時に２つのスイッチ操作に
対応する制御が、特許請求第４項において並列度りを２
以」−に設定することにより可能になる。
［実施例コ
第１図は、本発明の特許請求の範囲第１項を実施する装
置の構成を示している。キースキャン信号線のカラム、
ｊ番目、ロウ１番目に結線されているスイッチ５Ｗｉｊ
に並列にアナログスイッチＡＳＷｉｊを結線する。この
アナログスイッチの制御線はデジタルデータＮビットデ
コーダの第に信母線と結線する。これにより、デジタル
出力が２進数の値にのときにアナログスイッチＡＳＷｉ
ｊのメークが、他の値の場合リメークが実現できる。
置の構成を示している。キースキャン信号線のカラム、
ｊ番目、ロウ１番目に結線されているスイッチ５Ｗｉｊ
に並列にアナログスイッチＡＳＷｉｊを結線する。この
アナログスイッチの制御線はデジタルデータＮビットデ
コーダの第に信母線と結線する。これにより、デジタル
出力が２進数の値にのときにアナログスイッチＡＳＷｉ
ｊのメークが、他の値の場合リメークが実現できる。
なお、デジタルデータの値にとキースキャンのロウ・カ
ラムアドレス（ｉ、ｊ）の対応付けに自由度があり、デ
ジタル信号出ノＪ装置、キースキャン入力装置の各々に
とって都合のよい対応付けを実現できる。
ラムアドレス（ｉ、ｊ）の対応付けに自由度があり、デ
ジタル信号出ノＪ装置、キースキャン入力装置の各々に
とって都合のよい対応付けを実現できる。
第２図は、本発明の特許請求の範囲第２項を実施する装
置の構成を示している。本図では、第１図のアナログス
イッチＡＳＷｉｊはＮビットデコーダの出力ＡＫの間に
記憶回路を介して結線しである。これにより、デジタル
出力が２進数の値にのときにアナログスイッチＡＳＷｉ
、ｉのメークが、他の値を経て再度、値Ｋが指定された
ときリメークが実現できる。これにより、アナログスイ
ッチＡＳＷｉｊをメークした状態で、別のアナログスイ
ッチのメーク・リメークの制御が可能になる。
置の構成を示している。本図では、第１図のアナログス
イッチＡＳＷｉｊはＮビットデコーダの出力ＡＫの間に
記憶回路を介して結線しである。これにより、デジタル
出力が２進数の値にのときにアナログスイッチＡＳＷｉ
、ｉのメークが、他の値を経て再度、値Ｋが指定された
ときリメークが実現できる。これにより、アナログスイ
ッチＡＳＷｉｊをメークした状態で、別のアナログスイ
ッチのメーク・リメークの制御が可能になる。
なお、デジタルデータの値にとキースキャンのロウ・カ
ラムアドレス（ｉ、ｊ）の対応付けに自由結線しである
。デジタル記録制御データに値ｋを設定することにより
、第に番目の第３図で示した回路と同等アナログスイッ
チのメーク・リメーク制御が可能になる。従って、第に
番目のアナログスイッチをメークした状態のまま、別の
アナログスイッチｋ”番目のメーク・リメークの制御が
可能になる。並列にＬ回路の第３図に示したアナログス
イッチが実装された場合、最大り個の同時メークが実現
できる。
ラムアドレス（ｉ、ｊ）の対応付けに自由結線しである
。デジタル記録制御データに値ｋを設定することにより
、第に番目の第３図で示した回路と同等アナログスイッ
チのメーク・リメーク制御が可能になる。従って、第に
番目のアナログスイッチをメークした状態のまま、別の
アナログスイッチｋ”番目のメーク・リメークの制御が
可能になる。並列にＬ回路の第３図に示したアナログス
イッチが実装された場合、最大り個の同時メークが実現
できる。
［発明の効果］
以上に詳述したように、本発明の方法によれば、デジタ
ル入力を考慮していないキースキャン入力方式採用装置
とデジタル出ノＪ装置を、人力装置の改造なしに結合す
る汎用インターフェース回路を得ることが可能になる。
ル入力を考慮していないキースキャン入力方式採用装置
とデジタル出ノＪ装置を、人力装置の改造なしに結合す
る汎用インターフェース回路を得ることが可能になる。
第１図は、本発明の特許請求第１項、第２図は、本発明
の特許請求第２項、第３図は、本発明の特許に関しては
特許請求の第１項と同様である。 第３図は、本発明の特許請求の範囲第３項を実施する装
置の構成を示している。本図ではキースキャンカラム信
号線をカラム選択用の電子アナログ切り替えスイッチに
接続し、デジタルカラム選択データＫＪにより、第、ｊ
カラムの信号線が選択されている様子を示している。同
様に、キースキャンの第ｉロウの信号線がデジタルロウ
選択データＫｉにより選択されているとする。これによ
り、本回路図全体でキースキャン信号線のカラム５番目
、ロウｉ番目に結線されているスイッチ５ＷｉＪのメー
クと同じ状態を作り出していることになる。デジタルデ
ータを変化させることにより、ＳＷ］ｊのリメークが実
現できる。ロウあるいはカラムのいずれかに、信号線の
対応しない値を設定することにより、全てのキーのリメ
ークを実現できる。 第４図は、本発明の特許請求の範囲第４項を実施する装
置の構成を示している。本図では、第３図の回路に記憶
回路を追加したものを複数並列に許請求第３項、第４図
は、本発明の特許請求第４項を実施する装置の構成を示
している。 第１図、第２図中の１はキースキャン信号線のカラム５
番目、ロウｉ番目に結線されているスイッチ５Ｗｊｊを
、２はそれに並列に結線したアナログスイッチＡＳＷｉ
ｊ、３はデジタルデータＮ−］デコーダ、４は記憶回路
を表わしている。第４図の１は電子アナログ切替スイッ
チ、２は記憶回路を表わしている。 デジタル記憶制御データ
の特許請求第２項、第３図は、本発明の特許に関しては
特許請求の第１項と同様である。 第３図は、本発明の特許請求の範囲第３項を実施する装
置の構成を示している。本図ではキースキャンカラム信
号線をカラム選択用の電子アナログ切り替えスイッチに
接続し、デジタルカラム選択データＫＪにより、第、ｊ
カラムの信号線が選択されている様子を示している。同
様に、キースキャンの第ｉロウの信号線がデジタルロウ
選択データＫｉにより選択されているとする。これによ
り、本回路図全体でキースキャン信号線のカラム５番目
、ロウｉ番目に結線されているスイッチ５ＷｉＪのメー
クと同じ状態を作り出していることになる。デジタルデ
ータを変化させることにより、ＳＷ］ｊのリメークが実
現できる。ロウあるいはカラムのいずれかに、信号線の
対応しない値を設定することにより、全てのキーのリメ
ークを実現できる。 第４図は、本発明の特許請求の範囲第４項を実施する装
置の構成を示している。本図では、第３図の回路に記憶
回路を追加したものを複数並列に許請求第３項、第４図
は、本発明の特許請求第４項を実施する装置の構成を示
している。 第１図、第２図中の１はキースキャン信号線のカラム５
番目、ロウｉ番目に結線されているスイッチ５Ｗｊｊを
、２はそれに並列に結線したアナログスイッチＡＳＷｉ
ｊ、３はデジタルデータＮ−］デコーダ、４は記憶回路
を表わしている。第４図の１は電子アナログ切替スイッ
チ、２は記憶回路を表わしている。 デジタル記憶制御データ
Claims (1)
- 【特許請求の範囲】 １、キースキャン入力のカラムとロウアドレスをデジタ
ル出力データにより選択し、それに連動したスイッチの
メーク・リメークをアナログスイッチにより行う回路。 ２、特許請求の範囲第１項のアナログスイッチ回路に記
憶装置を付加する事により、複数のキースキャン用のス
イッチの同時メーク・リメークをアナログスイッチによ
り行う回路。 ３、キースキャン入力のカラムとロウアドレスを独立し
てデジタル出力データにより選択し、それに連動したス
イッチのメーク・リメークを多層構造のアナログスイッ
チにより行う回路。 ４、特許請求の範囲第３項の回路に記憶回路を追加した
ものを複数並列に用意し、複数のキースキャン用のスイ
ッチの同時メーク・リメークを多層構造のアナログスイ
ッチにより行う回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145817A JPH0310312A (ja) | 1989-06-07 | 1989-06-07 | キースキャン入力方式採用装置とデジタル出力装置との汎用インターフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145817A JPH0310312A (ja) | 1989-06-07 | 1989-06-07 | キースキャン入力方式採用装置とデジタル出力装置との汎用インターフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0310312A true JPH0310312A (ja) | 1991-01-17 |
Family
ID=15393824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1145817A Pending JPH0310312A (ja) | 1989-06-07 | 1989-06-07 | キースキャン入力方式採用装置とデジタル出力装置との汎用インターフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0310312A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5860335A (ja) * | 1981-10-06 | 1983-04-09 | Toshiba Corp | 透過型デ−タ入力装置 |
| JPS6320232B2 (ja) * | 1978-11-15 | 1988-04-26 | Monsanto Co |
-
1989
- 1989-06-07 JP JP1145817A patent/JPH0310312A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6320232B2 (ja) * | 1978-11-15 | 1988-04-26 | Monsanto Co | |
| JPS5860335A (ja) * | 1981-10-06 | 1983-04-09 | Toshiba Corp | 透過型デ−タ入力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1099029A (en) | Triport memory apparatus | |
| US4903231A (en) | Transposition memory for a data processing circuit | |
| JPH01195554A (ja) | シリアルアクセスメモリ装置 | |
| JP3821307B2 (ja) | フラッシュライト可能な半導体メモリ装置 | |
| JPH0310312A (ja) | キースキャン入力方式採用装置とデジタル出力装置との汎用インターフェース回路 | |
| JPS63244245A (ja) | 並列アクセス可能な多次元メモリ装置 | |
| US5321665A (en) | Dual-port memory having a serial register accessing arrangement with pulsed decoding | |
| JPH06511118A (ja) | マルチ共有論理アレイを備えるプログラマブル論理装置 | |
| JP3199805B2 (ja) | キー入力装置 | |
| US3349379A (en) | Stored program boolean logic system incorporating omni-boolean function synthesizer | |
| JPH08171626A (ja) | データ処理装置 | |
| JP2610817B2 (ja) | アドレス生成装置 | |
| JP2824976B2 (ja) | ２次元配列データ回転装置 | |
| JP2769384B2 (ja) | 演算制御ｉｃおよび情報処理装置 | |
| RU2280891C2 (ru) | Коммутационная среда | |
| JPS5864577A (ja) | ディジタル画像シフト回路 | |
| JPS59158190A (ja) | 時間スイツチ回路 | |
| JP2989193B2 (ja) | 画像メモリインターリーブ入出力回路 | |
| JP3427586B2 (ja) | データ処理装置及び記憶装置 | |
| JPH0668055A (ja) | ディジタル信号処理装置 | |
| JPH06208614A (ja) | 画像処理装置 | |
| JPS63198144A (ja) | マルチポ−トメモリにおけるダイレクトメモリアクセス制御方式 | |
| JPH01205790A (ja) | スタティックｒａｍ | |
| JPS63245742A (ja) | デ−タ記憶装置 | |
| JPS63151115A (ja) | 論理回路装置 |