JPH03102411A - 複合電源動作回路 - Google Patents
複合電源動作回路Info
- Publication number
- JPH03102411A JPH03102411A JP24013589A JP24013589A JPH03102411A JP H03102411 A JPH03102411 A JP H03102411A JP 24013589 A JP24013589 A JP 24013589A JP 24013589 A JP24013589 A JP 24013589A JP H03102411 A JPH03102411 A JP H03102411A
- Authority
- JP
- Japan
- Prior art keywords
- low voltage
- circuit
- power supply
- current
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000012544 monitoring process Methods 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
高電圧で動作する高電圧動作回路と、該高電圧動作回路
と制御信号の授受を行い、かつ、該高電圧よりも低い低
電圧で各々が動作する複数の低電圧動作回路とから構成
される複合電源動作回路に関し、 高電圧動作回路を駆動するための高電圧電綜をもって低
電圧動作回路をも駆動するようにして電力消賀を抑える
ことを目的とし、 前記複数の低電圧動作回路を、各駆動電流が大きいもの
から順次小さいものに至る順番で、かつ、各該駆動電流
を共用するように、少なくとも3段以上に多段積みされ
た低電圧動作回路系を形或し、各前記低電圧動作回路に
それぞれ前記低電圧を印(1) (2) 加するため、前記高電圧を複数に分圧するように圧動作
回路が必要とする前記駆動電流との間の差を補償する電
流バイパス系を形或するように構成する。
と制御信号の授受を行い、かつ、該高電圧よりも低い低
電圧で各々が動作する複数の低電圧動作回路とから構成
される複合電源動作回路に関し、 高電圧動作回路を駆動するための高電圧電綜をもって低
電圧動作回路をも駆動するようにして電力消賀を抑える
ことを目的とし、 前記複数の低電圧動作回路を、各駆動電流が大きいもの
から順次小さいものに至る順番で、かつ、各該駆動電流
を共用するように、少なくとも3段以上に多段積みされ
た低電圧動作回路系を形或し、各前記低電圧動作回路に
それぞれ前記低電圧を印(1) (2) 加するため、前記高電圧を複数に分圧するように圧動作
回路が必要とする前記駆動電流との間の差を補償する電
流バイパス系を形或するように構成する。
本発明は、高電圧で動作する高電圧動作回路と、該高電
圧動作回路と制御信号の授受を行い、かつ、該高電圧よ
りも低い低電圧で各々が動作する複数の低電圧動作回路
とから構威される複合電源動作回路に関する。
圧動作回路と制御信号の授受を行い、かつ、該高電圧よ
りも低い低電圧で各々が動作する複数の低電圧動作回路
とから構威される複合電源動作回路に関する。
複合電源動作回路は各技術分野においてしばしば用いら
れるものであり、代表例としては交換機が挙げられる。
れるものであり、代表例としては交換機が挙げられる。
一般に交換機内の加入者回路やトランク回路は−48V
という高電圧で動作する高電圧動作回路である。一方、
これら加入者回路やトランク回路に対する制御回路系は
+5Vという低電圧で動作する低電圧動作回路である。
という高電圧で動作する高電圧動作回路である。一方、
これら加入者回路やトランク回路に対する制御回路系は
+5Vという低電圧で動作する低電圧動作回路である。
さらにこの低電圧動作回路には、オペアンプ等のように
5Vを必要とする回路もある。
5Vを必要とする回路もある。
本発明は上記のような、高電圧電諒および低電圧電源の
もとてそれぞれ動作する回路が混在する複合電源動作回
路について述べる。
もとてそれぞれ動作する回路が混在する複合電源動作回
路について述べる。
第3図は複合電源動作回路の一例を示すブロック図であ
る。本図の複合電源動作回路は一例として交換機の加入
者回路の一部を示すものであり、給電/監視機能回路部
1lと制御回路部12とからなる。給電/監視機能回路
部11は、いわゆるB線およびA線を介して各加入者の
電話機T E Lに接続すると共に、制御回路部12ど
の間で制御信号の授受を行う。この制御信号は図中、上
り信号S8および下り信号S,で示す。制御回路部12
はさらに、交換機内のプロセッサと信号3 D (Si
gnalDistribution)や信号S C N
(Scan)のやりとりを行う。なお図中のQ2およ
びQ.は給電用のトランジスタである。また本図中の点
線内はLSI(3) (4) で組まれていることを示す。
る。本図の複合電源動作回路は一例として交換機の加入
者回路の一部を示すものであり、給電/監視機能回路部
1lと制御回路部12とからなる。給電/監視機能回路
部11は、いわゆるB線およびA線を介して各加入者の
電話機T E Lに接続すると共に、制御回路部12ど
の間で制御信号の授受を行う。この制御信号は図中、上
り信号S8および下り信号S,で示す。制御回路部12
はさらに、交換機内のプロセッサと信号3 D (Si
gnalDistribution)や信号S C N
(Scan)のやりとりを行う。なお図中のQ2およ
びQ.は給電用のトランジスタである。また本図中の点
線内はLSI(3) (4) で組まれていることを示す。
ところで本図で注目すべきところは、図示の回路部が複
合電源動作回路を構成することである。
合電源動作回路を構成することである。
すなわち、給電/監視機能回路部11は高電圧電源(−
48V)のもとで駆動される高電圧動作回路であり、制
御回路部■1は低電圧電源(+5V)のもとで駆動され
る低電圧動作回路である。なお、GND (グランド)
は接地レベルである。
48V)のもとで駆動される高電圧動作回路であり、制
御回路部■1は低電圧電源(+5V)のもとで駆動され
る低電圧動作回路である。なお、GND (グランド)
は接地レベルである。
第4図は第3図の回路の詳細を示す回路図である。図中
の11および王2は、第3図の11および12に対応ず
る。給電/監視機能回路部11は本図の例では二つの高
電圧電源(一24VとGND, −24Vと48v〉で
駆動されている。すなわちGNDに近い電源をツェナー
ダイオードZD2およびトランジスタQ,で形戊してブ
ロックB2を駆動し、他方48Vに近い電源をツェナー
ダイオードZDI およびトランジスタQ3で形或して
ブロックB1を駆動する。なお、−48VおよびGND
で駆動される回路部分については記載を省略している。
の11および王2は、第3図の11および12に対応ず
る。給電/監視機能回路部11は本図の例では二つの高
電圧電源(一24VとGND, −24Vと48v〉で
駆動されている。すなわちGNDに近い電源をツェナー
ダイオードZD2およびトランジスタQ,で形戊してブ
ロックB2を駆動し、他方48Vに近い電源をツェナー
ダイオードZDI およびトランジスタQ3で形或して
ブロックB1を駆動する。なお、−48VおよびGND
で駆動される回路部分については記載を省略している。
また、トランジスタQ,,Q.は、ブロックB1および
B2への駆動電流の過不足を補償するトランジスタであ
る。
B2への駆動電流の過不足を補償するトランジスタであ
る。
制御回路部12は、ブロックB.,B2に近い側よりロ
ジック部L1, L2, L3・・・L.で構成され、
低電圧電源(+5VとGND)で駆動される。
ジック部L1, L2, L3・・・L.で構成され、
低電圧電源(+5VとGND)で駆動される。
?発明が解決しようとする課題〕
第4図の回路に示すとおり、低電圧動作回路(制御回路
部12)と高電圧動作回路(給電/監視機能回路部11
〉とは相互に完全に独立して構成されている。
部12)と高電圧動作回路(給電/監視機能回路部11
〉とは相互に完全に独立して構成されている。
ところで、+ 5 Vの負荷を減少させ、回路をできる
限り−48V系の単一電■で動作させたいという要求が
ある。ただし、その場合は+5Vの回路を−48Vで駆
動すれば明らかに電力消費が激増する。すなわち、第4
図の回路の低電圧電源(+ 5 V)のもとでは各ロジ
ック部L,,L2,L3・・・L,,に各駆動電流が■
■L,13・・・I0の如く並列に流れ、5V系の総電
流はI+−1− I2+ I3+”+I.nと大になり
、電力消費がかなり大きい。
限り−48V系の単一電■で動作させたいという要求が
ある。ただし、その場合は+5Vの回路を−48Vで駆
動すれば明らかに電力消費が激増する。すなわち、第4
図の回路の低電圧電源(+ 5 V)のもとでは各ロジ
ック部L,,L2,L3・・・L,,に各駆動電流が■
■L,13・・・I0の如く並列に流れ、5V系の総電
流はI+−1− I2+ I3+”+I.nと大になり
、電力消費がかなり大きい。
(5)
(6)
したがって本発明は特に低電圧動作回路(制御回路部1
2)での電力消費を抑えることのできる複合電源動作回
路を提供することを目的とするものである。
2)での電力消費を抑えることのできる複合電源動作回
路を提供することを目的とするものである。
第1図は本発明の原理構威を示す図である。本図におい
て、複合電源動作回路20は、高電圧Eで動作する高電
圧動作回路21と、核高電圧動作回路21と制i卸信”
:’Sa . s.,の授受を行い、かつ、該高電圧
Eよりも低い低電圧eで各々が動作する複数の低電圧動
作回路(第4図のLl+L2+L3・・・L,,に相当
)25とから構戊される。
て、複合電源動作回路20は、高電圧Eで動作する高電
圧動作回路21と、核高電圧動作回路21と制i卸信”
:’Sa . s.,の授受を行い、かつ、該高電圧
Eよりも低い低電圧eで各々が動作する複数の低電圧動
作回路(第4図のLl+L2+L3・・・L,,に相当
)25とから構戊される。
ここに、複数の低電圧動作回路25を、各駆動電流(I
I, I2, 13・・・I.)が大きいものから順次
小さいものに至る順番で、かつ、各該駆動電流を共用す
るように、少なくとも3段以上多段積みして低電圧動作
回路系22を形或ずる。そして各低電圧動作回路25に
それぞれ前記低電圧eを印加するため、前記高電圧Eを
複数に分圧するように多投積みされた分圧回路系23を
形或する。さらに、前記共用の駆動電流と、各低電圧動
作回路25が必要とする前記駆動電流1,,L,I3・
・・■。との間の差を補償する電流バイパス系24を形
或する。
I, I2, 13・・・I.)が大きいものから順次
小さいものに至る順番で、かつ、各該駆動電流を共用す
るように、少なくとも3段以上多段積みして低電圧動作
回路系22を形或ずる。そして各低電圧動作回路25に
それぞれ前記低電圧eを印加するため、前記高電圧Eを
複数に分圧するように多投積みされた分圧回路系23を
形或する。さらに、前記共用の駆動電流と、各低電圧動
作回路25が必要とする前記駆動電流1,,L,I3・
・・■。との間の差を補償する電流バイパス系24を形
或する。
複数の低電圧動作回路25が多段積みされて低電圧動作
回路系22を構戊する。この結果、各低電圧動作回路2
5に与えられる駆動電流が従来、I1+L+Ts・・・
+1,(前述)であ−ったのが、■に激減する。この■
は全ての低電圧駆動回路25に共用される駆動電流であ
り■,〜I.のうちの最大値である。かくして電力消費
は大幅に抑制される。
回路系22を構戊する。この結果、各低電圧動作回路2
5に与えられる駆動電流が従来、I1+L+Ts・・・
+1,(前述)であ−ったのが、■に激減する。この■
は全ての低電圧駆動回路25に共用される駆動電流であ
り■,〜I.のうちの最大値である。かくして電力消費
は大幅に抑制される。
共用の駆動電流Jは、Eが例えば−48Vとすると、図
中上から下へ流れるものであるから、■> I2 >
I3 >・・・〉■イなる関係を満足するように低電圧
動作回路25を配列する。なお、各低電圧動作回路25
間の制御信号および高電圧動作回餡21との間の制御信
号を転送するための信号線は図中点線にて模式的に示す
。
中上から下へ流れるものであるから、■> I2 >
I3 >・・・〉■イなる関係を満足するように低電圧
動作回路25を配列する。なお、各低電圧動作回路25
間の制御信号および高電圧動作回餡21との間の制御信
号を転送するための信号線は図中点線にて模式的に示す
。
(7)
(8)
各低電圧動作回路25には所定の低電圧eを印加する必
要があるから、分圧回路系23にて高電圧Eを複数に分
圧し、これらを各々に与える。
要があるから、分圧回路系23にて高電圧Eを複数に分
圧し、これらを各々に与える。
前記の各駆動電流I.,L,I3・・・I.がもし、I
1=I2=ra−・−1.(−1)に設定できれば問題
ないが、実際にはB−■,は相互に異なる。
1=I2=ra−・−1.(−1)に設定できれば問題
ないが、実際にはB−■,は相互に異なる。
そこで、共用の駆動電流Iと1,,L,I3・・・In
との過不足を補償すべく、電流バイパス系24を設ける
。例えば最上段の低電圧動作回路( I ,)25から
次段の低電圧動作回路(I2)25に至るとき、Il
12が余剰となるから、これを電流バイパス系24に
逃がす。
との過不足を補償すべく、電流バイパス系24を設ける
。例えば最上段の低電圧動作回路( I ,)25から
次段の低電圧動作回路(I2)25に至るとき、Il
12が余剰となるから、これを電流バイパス系24に
逃がす。
かくの如く、低電圧動作回路群が高電圧動作回路用の高
電圧を共用して駆動され、かつ、駆動電流も低電圧動作
回路群内では共用となる。後者の駆動電流の共用により
、電力消費は大幅に低減される。
電圧を共用して駆動され、かつ、駆動電流も低電圧動作
回路群内では共用となる。後者の駆動電流の共用により
、電力消費は大幅に低減される。
第2図は本発明に基づく一実施例を示す図である。なお
、既述の描或要素と同様のものには同一の参照番号また
は記号をイIして示す。本図の例では、分圧回路系23
をツエナーダイオードZDZD,2等で構成する。一般
にLSI内では約7Vのツェナー電圧が得られる。また
電流ハイパス系24をトランジスタQ,,Q,等で構成
する。
、既述の描或要素と同様のものには同一の参照番号また
は記号をイIして示す。本図の例では、分圧回路系23
をツエナーダイオードZDZD,2等で構成する。一般
にLSI内では約7Vのツェナー電圧が得られる。また
電流ハイパス系24をトランジスタQ,,Q,等で構成
する。
図中、上方の低電圧動作回路(L.。.>25’は、交
換機のプロセッザとインクフェースする部分てあり、従
来どおり規定の5v電源で動作させる。
換機のプロセッザとインクフェースする部分てあり、従
来どおり規定の5v電源で動作させる。
最後に第2図の各低電圧動作回路25の−例を、交換機
の給電回路について述べる。この場合、第2図中のL,
〜LhはL l” L 5であり、L+:B線用給電バ
イアス部 L2 ;給電電流検出部 L3;過電流検出部 L4;バイアス電圧制御部 Ls:A線用給電バイアス部 である。B線およびA線への給電電流は、上記L,1お
よびL,によりハイアス電圧を変えることにより制御す
る。このために上記L2によりまず給電(9) (10) 電流を検出する。この給電電流が所定値以−Lになった
とき、所定値を超える過電流を上記L3により検出する
。さらにその過電流の大きさに比例したバイアス電圧を
上記L,により生或し、上記LおよびL5 にそれぞれ
印加する。
の給電回路について述べる。この場合、第2図中のL,
〜LhはL l” L 5であり、L+:B線用給電バ
イアス部 L2 ;給電電流検出部 L3;過電流検出部 L4;バイアス電圧制御部 Ls:A線用給電バイアス部 である。B線およびA線への給電電流は、上記L,1お
よびL,によりハイアス電圧を変えることにより制御す
る。このために上記L2によりまず給電(9) (10) 電流を検出する。この給電電流が所定値以−Lになった
とき、所定値を超える過電流を上記L3により検出する
。さらにその過電流の大きさに比例したバイアス電圧を
上記L,により生或し、上記LおよびL5 にそれぞれ
印加する。
以上の説明は交換機を例にとって行ったが、これに限定
するものではなく、高電圧動作回路と、複数の低電圧動
作回路とが混在する回路一般に対して応用ができる。
するものではなく、高電圧動作回路と、複数の低電圧動
作回路とが混在する回路一般に対して応用ができる。
第4図は第3図の回路の詳細を示す回路図である。
図において、
20・・・複合電源動作回路、21・・高電圧動作回路
、22・・・低電圧動作回路系、23・・・分圧回路系
、24・・・電流バイパス系、 25・・低電圧動作回
路。
、22・・・低電圧動作回路系、23・・・分圧回路系
、24・・・電流バイパス系、 25・・低電圧動作回
路。
〔発明の効果〕
以上説明したように本発明によれば、電力消費を大幅に
低減させることのできる複合電源動作回路が実現され、
特にLSI化された回路に応用して好適である。
低減させることのできる複合電源動作回路が実現され、
特にLSI化された回路に応用して好適である。
第1図は本発明の原理構成を示す図、
第2図は本発明に基づく一実施例を示す図、第3図は複
合電源動作回路の一例を示すブロック図、
合電源動作回路の一例を示すブロック図、
Claims (1)
- 【特許請求の範囲】 1、高電圧(E)で動作する高電圧動作回路(21)と
、該高電圧動作回路(21)と制御信号の授受を行い、
かつ、該高電圧(E)よりも低い低電圧(e)で各々が
動作する複数の低電圧動作回路(25)とから構成され
る複合電源動作回路において、 前記複数の低電圧動作回路(25)を、各駆動電流(I
_1、I_2、I_3・・・I_n)が大きいものから
順次小さいものに至る順番で、かつ、各該駆動電流を共
用するように、少なくとも3段以上に多段積みして低電
圧動作回路系(22)を形成し、 各前記低電圧動作回路(25)にそれぞれ前記低電圧(
e)を印加するため、前記高電圧(E)を複数に分圧す
るように多段積みされた分圧回路系(23)を形成し、 前記共用の駆動電流と、各前記低電圧動作回路(25)
が必要とする前記駆動電流(I_1、I_2、I_3・
・・I_n)との間の差を補償する電流バイパス系(2
4)を形成してなることを特徴とする複合電源動作回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24013589A JPH03102411A (ja) | 1989-09-18 | 1989-09-18 | 複合電源動作回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24013589A JPH03102411A (ja) | 1989-09-18 | 1989-09-18 | 複合電源動作回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03102411A true JPH03102411A (ja) | 1991-04-26 |
Family
ID=17055023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24013589A Pending JPH03102411A (ja) | 1989-09-18 | 1989-09-18 | 複合電源動作回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03102411A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6803729B2 (en) | 2001-11-27 | 2004-10-12 | Nippon Seiki Co., Ltd. | Drive circuit for organic EL device |
JP4690665B2 (ja) * | 2003-06-06 | 2011-06-01 | ローム株式会社 | 有機el駆動回路およびこれを用いる有機el表示装置 |
-
1989
- 1989-09-18 JP JP24013589A patent/JPH03102411A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6803729B2 (en) | 2001-11-27 | 2004-10-12 | Nippon Seiki Co., Ltd. | Drive circuit for organic EL device |
JP4690665B2 (ja) * | 2003-06-06 | 2011-06-01 | ローム株式会社 | 有機el駆動回路およびこれを用いる有機el表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0724333A3 (en) | High frequency hybrid switch operable in antenna diversity type portable telephone | |
JPH03102411A (ja) | 複合電源動作回路 | |
JPS61218296A (ja) | 2線式伝送路中の縦及び横方向電流測定回路 | |
GB2078046A (en) | Superconductive logic circuit | |
JP2968887B2 (ja) | クロスポイントスイッチ | |
JP4141166B2 (ja) | フィルタ回路 | |
JPS63234706A (ja) | 電力増幅回路 | |
JPS5850768A (ja) | 半導体集積回路装置 | |
JPH04369923A (ja) | 信号切り替え装置 | |
US20010015671A1 (en) | Switching element, stage and system | |
JPH02114306A (ja) | 定電圧電源回路 | |
JPS61192121A (ja) | アナログ信号のスイツチ回路 | |
JPH0580131A (ja) | 論理集積回路 | |
JPH06224965A (ja) | 信号分配器 | |
JPH04178115A (ja) | 電源分配回路 | |
JPH0643222A (ja) | 半導体装置 | |
JPH0516785Y2 (ja) | ||
JP2003060499A (ja) | 超伝導論理集積回路 | |
CN109714006A (zh) | 放大装置和电子设备 | |
JPH08316813A (ja) | 出力ポート | |
JPS61101826A (ja) | マトリクス構造 | |
JPH043131B2 (ja) | ||
JPS59183530A (ja) | 超伝導ゲ−ト回路 | |
JPS62213309A (ja) | 電力増幅回路 | |
JPS58123161A (ja) | 半導体集積回路 |