JPH029732B2 - - Google Patents
Info
- Publication number
- JPH029732B2 JPH029732B2 JP56012702A JP1270281A JPH029732B2 JP H029732 B2 JPH029732 B2 JP H029732B2 JP 56012702 A JP56012702 A JP 56012702A JP 1270281 A JP1270281 A JP 1270281A JP H029732 B2 JPH029732 B2 JP H029732B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- peak hold
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007493 shaping process Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 description 11
- 238000000605 extraction Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/084—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
この発明はバーコードのコントラスト信号を確
実に波形整形するバーコード読取装置の波形整形
回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a waveform shaping circuit for a barcode reading device that reliably shapes the waveform of a contrast signal of a barcode.
一般に、バーコードを光学的に読取るバーコー
ド読取装置においては、バーコードを光電変換素
子によつて光学的に読取つたアナログ信号を増幅
して基準電圧でスライスし、パルス化してバーコ
ード読取り信号として出力することが一般に行な
われている。 Generally, in barcode reading devices that optically read barcodes, the analog signal that is optically read by a photoelectric conversion element is amplified, sliced with a reference voltage, and pulsed as a barcode reading signal. It is generally done to output.
このようにアナログ信号をパルス化する方式と
しては、従来、固定のスライスレベルとアナログ
信号とを比較してパルス化する固定スライス方式
と、アナログ信号を一定の時定数を有する遅延回
路を通して得た信号をレベルシフトした信号をス
ライスレベルとしてパルス化する浮動スライス方
式とがある。 Conventionally, methods for converting analog signals into pulses include a fixed slice method, in which the analog signal is converted into pulses by comparing a fixed slice level with the analog signal, and a signal obtained by passing the analog signal through a delay circuit with a fixed time constant. There is a floating slice method in which a level-shifted signal is converted into pulses as a slice level.
上記固定スライス方式では、たとえば光学式の
バーコード読取装置にあつては、光源の劣化など
による光量の変化に関係なく、スライスレベルが
一定に固定されているため、光源が劣化したりす
ると、スライスレベルとの比較が正確なものでな
くなるという欠点がある。これに対して、上記浮
動スライス方式では、固定スライス方式の持つ上
記欠点は解消されるが、固定スライス方式では問
題とならなかつたアナログ信号の帯域に制限を加
えるという欠点が新たに生じてくる。この浮動ス
ライス方式の帯域に制限を加えるという欠点を無
くすために、アナログ信号のピーク値をレベルシ
フトし、このレベルシフトした信号をスライスレ
ベルとしてパルス化する方式があるが、この方式
ではピーク値をホールドした後に信号のレベル変
化が生じると、ホールドしたピーク値がスライス
レベルのベースとしての意味を失ない、適確なレ
ベルスライスが行なえない問題が生じてくる。 In the above fixed slicing method, for example, in the case of an optical barcode reader, the slicing level is fixed at a constant level regardless of changes in the amount of light due to deterioration of the light source. The disadvantage is that the comparison with the level is no longer accurate. On the other hand, the floating slice method eliminates the above-mentioned drawbacks of the fixed slice method, but introduces a new drawback of limiting the analog signal band, which was not a problem with the fixed slice method. In order to eliminate the disadvantage of limiting the band of this floating slice method, there is a method in which the peak value of the analog signal is level-shifted and this level-shifted signal is pulsed as a slice level. If a signal level change occurs after being held, the held peak value loses its meaning as the base of the slice level, resulting in a problem that accurate level slicing cannot be performed.
この発明は上記の点に鑑みてなされたもので、
バーコードを読取つて得られるアナログ信号のピ
ーク値をホールドした後に、信号のレベルが変化
しても、それに影響されることなく、常に信号レ
ベルの変化に追従したスライスレベルを得ること
が可能であり、よつてノイズなどの影響を受ける
ことなくバーコードのコントラスト信号を正確に
波形整形しうるバーコード読取装置の波形整形回
路を提供することを目的とする。 This invention was made in view of the above points,
After holding the peak value of the analog signal obtained by reading a barcode, it is possible to obtain a slice level that always follows changes in the signal level without being affected by changes in the signal level. Therefore, it is an object of the present invention to provide a waveform shaping circuit for a barcode reading device that can accurately shape the waveform of a contrast signal of a barcode without being affected by noise or the like.
以下この発明の一実施例を図面を参照して説明
する。第１図はこの発明の一実施例の構成を示す
ものである。図において、１はバーコード読取り
信号などのアナログ信号が入力されるアナログ信
号入力端子、２はこのアナログ信号入力端子１に
入力されるバーコード読取り信号であるアナログ
信号をホールドすることによりバーコード印刷紙
面の明度に相当する信号を得る第１のピークホー
ルド回路、３は上記アナログ信号入力を上記第１
のピークホールド回路２の出力から引算して前記
アナログ信号に含まれる直流成分を除外する引算
回路、４は抵抗R1と可変抵抗VR1で成り、上記
第１のピークホールド回路２の出力を所定の比で
分圧する第１の分圧回路、５は上記引算回路３の
出力をピークホールドしてバーコード自体のコン
トラスト信号レベルを得る第２のピークホールド
回路、６は抵抗R2と可変抵抗VR2から成り、上
記第２のピークホールド回路５の出力を所定の比
で分圧する第２の分圧回路である。なお、第１、
第２のピークホールド回路２，５はバーコード読
取り中の周波数がDC〜数ＫHzと激変することか
ら、その放電時定数は可能な限り大きくし、か
つ、リセツト信号を受けたときの放電レベルが入
力信号レベルに達するように設計される。 An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of an embodiment of the present invention. In the figure, 1 is an analog signal input terminal into which an analog signal such as a barcode reading signal is input, and 2 is a barcode printing by holding the analog signal that is the barcode reading signal input to this analog signal input terminal 1. a first peak hold circuit that obtains a signal corresponding to the brightness of the paper surface;
A subtraction circuit 4 which subtracts from the output of the peak hold circuit 2 to exclude the DC component contained in the analog signal; 4 consists of a resistor R 1 and a variable resistor VR 1 ; 5 is a second peak hold circuit that peak-holds the output of the subtraction circuit 3 to obtain the contrast signal level of the barcode itself; 6 is a resistor R2 ; This is a second voltage dividing circuit consisting of a variable resistor VR2 , which divides the output of the second peak hold circuit 5 at a predetermined ratio. In addition, the first
Since the frequency of the second peak hold circuits 2 and 5 changes drastically during barcode reading from DC to several KHz, the discharge time constant of the second peak hold circuits 2 and 5 is made as large as possible, and the discharge level when receiving the reset signal is Designed to reach the input signal level.
また、７は上記第１、第２の分圧回路４，６の
何れか一方の分圧出力を後述するタイミングで切
換選択する切換回路、８はこの切換回路で選択さ
れた第１、第２の分圧回路４，６の何れか一方の
分圧出力をスライスレベルとして、このスライス
レベルと上記引算回路３の出力とをレベル比較し
て上記アナログ入力信号に対応したパルスを発生
する比較回路である。すなわち、比較回路８によ
る比較結果に基づいて切換回路７を切換え制御す
るのは、引算回路３によるアナログ信号から直流
成分を除外したバーコードのコントラスト信号
を、その信号の立上り時には第１の分圧回路４出
力をスレツシヨルド電圧とし、立下がり時には第
２の分圧回路６出力をスレツシヨルド電圧として
選択して波形整形するためである。 Further, 7 is a switching circuit that selects the divided voltage output of either the first or second voltage dividing circuit 4 or 6 at a timing to be described later, and 8 is the first or second voltage dividing circuit selected by this switching circuit. A comparator circuit that uses the divided voltage output of either one of the voltage dividing circuits 4 and 6 as a slice level, compares this slice level with the output of the subtraction circuit 3, and generates a pulse corresponding to the analog input signal. It is. In other words, the switching circuit 7 is controlled to switch based on the comparison result by the comparison circuit 8. The contrast signal of the bar code obtained by removing the DC component from the analog signal by the subtraction circuit 3 is changed to the first component at the rising edge of the signal. This is because the output of the voltage dividing circuit 4 is used as the threshold voltage, and when the voltage falls, the output of the second voltage dividing circuit 6 is selected as the threshold voltage to shape the waveform.
しかして、上記第１のピークホールド回路２、
第２のピークホールド回路５は、それぞれ上記比
較回路８から出力されるパルスの立下がりに同期
してそのピークホールド動作が一旦リセツトされ
たのち直ちにピークホールド動作を開始するよう
になつている。このリセツトはリセツト回路９，
１０で行なうものである。すなわち、リセツト回
路９，１０では、上記比較回路８からパルスの立
下がりに同期したパルスを瞬時間発生し、このパ
ルスをリセツト信号として第１、第２のピークホ
ールド回路２，５に与えるようにしている。これ
により上記第１、第２のピークホールド回路２，
５は、比較回路８からのパルス出力の立下がりで
そのピークホールド動作をリセツトしたのち、直
ちに再び次のピークホールド動作に移るようにな
つている。 Therefore, the first peak hold circuit 2,
The second peak hold circuit 5 is configured such that its peak hold operation is once reset in synchronization with the falling edge of the pulse output from the comparator circuit 8, and then immediately starts the peak hold operation. This reset is performed by the reset circuit 9,
10. That is, the reset circuits 9 and 10 instantaneously generate a pulse synchronized with the falling edge of the pulse from the comparator circuit 8, and apply this pulse as a reset signal to the first and second peak hold circuits 2 and 5. ing. As a result, the first and second peak hold circuits 2,
5 resets its peak hold operation with the fall of the pulse output from the comparator circuit 8, and then immediately shifts to the next peak hold operation again.
また、上記切換回路７は、上記比較回路８から
パルス出力によつて切換動作を行なうもので、そ
の切換動作は、比較回路８のパルス出力が低レベ
ルのときには第１の分圧回路４の分圧出力を選択
出力し、上記パルス出力が高レベルのときには第
２の分圧回路６の分圧出力を選択出力するように
切換動作するものである。 Further, the switching circuit 7 performs a switching operation based on the pulse output from the comparison circuit 8, and when the pulse output of the comparison circuit 8 is at a low level, the switching circuit 7 performs a switching operation by switching the voltage from the first voltage dividing circuit 4. The voltage output is selectively output, and when the pulse output is at a high level, the switching operation is performed so that the divided voltage output of the second voltage dividing circuit 6 is selectively output.
上記のような構成において、次にその動作を第
２図ａ〜ｈのタイミングチヤートを参照して説明
する。第２図ａは信号入力端子１に入力されたア
ナログ信号であり、レベルの大きく変化した部分
はたとえばバーコードなどに対応したものであ
る。このアナログ信号は引算回路３に入力される
とともに、第１のピークホールド回路２に入力さ
れる。第１のピークホールド回路２では、上記ア
ナログ信号を、前記したリセツト信号が到来する
までピークホールドする。一方、引算回路３で
は、上記ピークホールド出力から上記アナログ信
号を引算して、第２のピークホールド回路５に出
力するとともに、比較回路８の一方の入力端子に
出力する。 The operation of the above-mentioned configuration will now be described with reference to timing charts shown in FIGS. 2a to 2h. FIG. 2a shows an analog signal input to the signal input terminal 1, and the portion where the level changes greatly corresponds to, for example, a bar code. This analog signal is input to the subtraction circuit 3 and also to the first peak hold circuit 2. The first peak hold circuit 2 peak-holds the analog signal until the above-mentioned reset signal arrives. On the other hand, the subtraction circuit 3 subtracts the analog signal from the peak hold output and outputs it to the second peak hold circuit 5 as well as to one input terminal of the comparison circuit 8.
また、上記第１、第２のピークホールド回路
２，５の出力は、それぞれ第１、第２の分圧回路
４，６に入力され、それぞれ所定の分圧比で分圧
されて切換回路７に出力される。このとき比較回
路８からパルスは出力されていないため、切換回
路７は第１の分圧回路４の分圧出力を出力するよ
うに切換わつている。したがつて、比較回路８の
他方の入力端子には、この第１の分圧回路４の分
圧出力がスライスレベル信号（以下第１のスライ
スレベル信号という）として入力される。上記第
１のスライスレベル信号は、アナログ信号のピー
クホールド値に比例したものであり、この第１の
スライスレベル信号で上記引算回路３の出力をス
ライスする。ここで、引算回路３の出力が上記第
１のスライスレベル信号より大になると、比較回
路８の出力は高レベルとなり、切換回路７が、今
度は第２の分圧回路６の分圧出力を出力するよう
に切換動作する。これにより、比較回路８には第
２の分圧回路６の出力が第２のスライスレベル信
号として入力され、この第２のスライスレベル信
号で上記引算回路３の出力をスライスする。そし
て、引算回路３の出力が上記第２のスライスレベ
ル信号より小さくなると、その時点で比較回路８
からのパルスは立下がる。 Further, the outputs of the first and second peak hold circuits 2 and 5 are input to first and second voltage dividing circuits 4 and 6, respectively, and are divided at a predetermined voltage division ratio and sent to a switching circuit 7. Output. At this time, since no pulse is output from the comparator circuit 8, the switching circuit 7 is switched to output the divided voltage output of the first voltage dividing circuit 4. Therefore, the divided voltage output of the first voltage dividing circuit 4 is inputted to the other input terminal of the comparison circuit 8 as a slice level signal (hereinafter referred to as a first slice level signal). The first slice level signal is proportional to the peak hold value of the analog signal, and the output of the subtraction circuit 3 is sliced with this first slice level signal. Here, when the output of the subtraction circuit 3 becomes higher than the first slice level signal, the output of the comparator circuit 8 becomes a high level, and the switching circuit 7 then changes the divided voltage output of the second voltage dividing circuit 6. Switching operation is performed to output. As a result, the output of the second voltage dividing circuit 6 is input to the comparison circuit 8 as a second slice level signal, and the output of the subtraction circuit 3 is sliced with this second slice level signal. Then, when the output of the subtraction circuit 3 becomes smaller than the second slice level signal, at that point the comparison circuit 8
The pulse from falls.
上記比較回路８からのパルスの立下がりによつ
て、リセツト回路９，１０からそれぞれリセツト
信号が出力され、第１、第２ピークホールド回路
２，５に与えられる。これにより第１、第２のピ
ークホールド回路２，５は、そのピークホールド
動作がリセツトされる。 As the pulse from the comparison circuit 8 falls, reset signals are output from the reset circuits 9 and 10, respectively, and are applied to the first and second peak hold circuits 2 and 5. As a result, the peak hold operations of the first and second peak hold circuits 2 and 5 are reset.
以上までの動作は第２図のタイミングチヤート
において、時点t1までである。第２図において、
同図ａは信号入力端子１に入力されたアナログ信
号、同図ｂは第１のピークホールド回路２のピー
クホールド出力、同図ｃは第１のスライスレベル
信号、同図ｄは引算回路３の出力、同図ｅは第２
のピークホールド回路５のピークホールド出力、
同図ｆは第２のスライスレベル信号、同図ｇは比
較回路８からのパルス出力、同図ｈはリセツト回
路９，１０からのリセツト出力である。 The operations described above are up to time t1 in the timing chart of FIG. In Figure 2,
In the figure, a shows the analog signal input to the signal input terminal 1, b shows the peak hold output of the first peak hold circuit 2, c shows the first slice level signal, and d shows the subtraction circuit 3. The output of
The peak hold output of the peak hold circuit 5,
In the figure, f is the second slice level signal, g is the pulse output from the comparison circuit 8, and h is the reset output from the reset circuits 9 and 10.
第３図は上記動作において、比較回路８での比
較動作を詳細に示すために、第１、第２の分圧回
路４，６出力と引算回路３の出力とを部分的に拡
大して重ね合わせたものである。第３図ａにおい
て、実線で示す波形は引算回路３から出力、一点
鎖線で示す第１のスライスレベル信号、破線で示
す波形は第２のスライスレベル信号である。上記
第１のスライスレベル信号は、アナログ信号をピ
ークホールドした信号を基に、このピークホール
ド信号に比例した電圧レベルを持つた信号であ
り、上記第２のスライスレベル信号は引算回路３
の出力をピークホールドした信号を基に、このピ
ークホールド信号に比例した電圧レベルを持つた
信号である。そして、上記引算回路３の出力は、
まず第１のスライスレベル信号と比較され、この
第１のスライスレベル信号より大のとき比較回路
８の出力は立上がり（第３図ｂ）、これにより切
換回路が切換わつて、上記引算回路３の出力は第
２のスライスレベル信号と比較され、この第２の
スライスレベル信号との交点で比較回路８の出力
は立下がる（第３図ｂ）。なお、第３図ｂの信号
波形は第２図ｇと同じものである。 FIG. 3 partially enlarges the outputs of the first and second voltage divider circuits 4 and 6 and the output of the subtraction circuit 3 in order to show the comparison operation in the comparison circuit 8 in detail in the above operation. They are superimposed. In FIG. 3a, the waveform indicated by a solid line is the output from the subtraction circuit 3, the first slice level signal indicated by a dashed line, and the waveform indicated by a broken line is a second slice level signal. The first slice level signal is based on a peak held signal of an analog signal and has a voltage level proportional to this peak held signal, and the second slice level signal is a signal obtained by subtracting circuit 3.
This is a signal that is based on a peak held signal of the output of , and has a voltage level proportional to this peak held signal. Then, the output of the subtraction circuit 3 is:
First, it is compared with the first slice level signal, and when the signal is higher than the first slice level signal, the output of the comparator circuit 8 rises (FIG. 3b), and the switching circuit is switched, and the subtraction circuit 3 The output of the comparison circuit 8 is compared with the second slice level signal, and the output of the comparison circuit 8 falls at the intersection with the second slice level signal (FIG. 3b). Note that the signal waveform in FIG. 3b is the same as that in FIG. 2g.
上記のような動作を行なうことにより、第２図
ａのようなアナログ信号が入力された場合、比較
回路８からは結局第２図ｇのようなパルスが出力
される。このパルスはバーコードに対応したもの
となる。 By performing the above-described operation, when an analog signal as shown in FIG. 2a is inputted, the comparator circuit 8 eventually outputs a pulse as shown in FIG. 2g. This pulse corresponds to a barcode.
以上説明したようにこの発明によれば、アナロ
グ信号のピーク値をホールドし、このピークホー
ルド値の何％かの電圧を第１のスライスレベルと
し、また、上記ピークホールド値から上記アナロ
グ信号を引算した差信号をピークホールドし、こ
のピークホールド値の何％かの電圧を第２のスラ
イスレベルとして、最初は上記第１のスライスレ
ベルを基準信号として上記差信号と比較し、差信
号が大のとき次に第２スライスレベルを基準信号
として上記差信号と比較することにより、上記ア
ナログ信号に対応したパルスを出力するようにし
たので、アナログ信号のピーク値をホールドした
後に信号のレベルが変化しても、それに影響され
ることなく、常に信号レベルの変化に追従したス
ライスレベルを得ることができ、適確なレベルス
ライスが行なえ、入力されてくるアナログ信号
を、ノイズなどの影響を受けることなく正確にパ
ルス化できる。 As explained above, according to the present invention, the peak value of the analog signal is held, a voltage that is some percentage of this peak hold value is set as the first slice level, and the analog signal is pulled from the peak hold value. The calculated difference signal is held at its peak, and a voltage of some percentage of this peak hold value is set as a second slice level. Initially, the first slice level is used as a reference signal and compared with the difference signal, and if the difference signal is large, Then, by comparing the second slice level with the above difference signal using the second slice level as a reference signal, a pulse corresponding to the above analog signal is output, so the signal level changes after holding the peak value of the analog signal. It is possible to obtain a slice level that always follows changes in signal level without being affected by changes in the signal level, allowing accurate level slicing and preventing input analog signals from being affected by noise etc. It can be pulsed accurately without any problems.
また、本発明は、単にスライスレベルを入力さ
れてくるアナログ信号に追従させるだけでなく、
スライスレベルを切換えることによつて信号抽出
と信号パルス化とを分離しているので、抽出され
た個々の信号につき、個々の信号レベルに影響さ
れない正確なパルス化ができるものである。入力
されてくるアナログ信号がバーコード読取り信号
であるときは、従来の方式であると、スライスレ
ベルが信号抽出を目的とする単一のレベルである
ために、印刷コントラストが大きい時は、印刷コ
ントラストが小さい時に比べて、バーコードをパ
ルス化した時の個々のパルス幅が大きくなるとい
う欠点があつたが、本発明ではバーコードの印刷
コントラストが、第１のスライスレベルに対応し
たレベル以上であれば、バーコード信号のパルス
化は第２のスライスレベルで行なわれるので、印
刷コントラストに無関係に正確なパルス化を行う
ことができる。つまり、本発明は、第１のピーク
ホールド回路出力であるバーコード印刷紙面の明
度および第２のピークホールド回路出力であるバ
ーコード印刷コントラストが変動しても、バーコ
ード１本の印刷幅に相当するコントラスト信号を
正確に得ることができるという従来のパルス化方
式ではできなかつた利点をもつている。このよう
に、本願発明の波形整形装置においては、アナロ
グ信号をパルス信号へ波形整形する場合に、第１
のスライスレベルを変化させて出力されるパルス
信号の立上りタイミングを制御してアナログ信号
に含まれる直流成分の影響を除去するとともに、
第２のスライスレベルを変化させて前記出力され
るパルス信号に立上りタイミングを制御してアナ
ログ信号の持つ波形の特徴、すなわち信号そのも
のを正確に抽出できるという二つの優れた機能を
有する。 Furthermore, the present invention not only allows the slice level to follow the input analog signal, but also
Since signal extraction and signal pulsing are separated by switching the slice level, it is possible to accurately pulse each extracted signal without being affected by the individual signal levels. When the input analog signal is a barcode reading signal, in the conventional method, the slice level is a single level for the purpose of signal extraction. However, in the present invention, even if the printing contrast of the barcode is equal to or higher than the level corresponding to the first slice level, For example, since pulsing of the bar code signal is performed at the second slice level, accurate pulsing can be achieved regardless of print contrast. In other words, in the present invention, even if the brightness of the barcode printing paper surface, which is the output of the first peak hold circuit, and the barcode printing contrast, which is the output of the second peak hold circuit, change, the printing width corresponds to the printing width of one barcode. This method has the advantage of being able to accurately obtain a contrast signal that is not possible with conventional pulsing methods. As described above, in the waveform shaping device of the present invention, when waveform shaping an analog signal into a pulse signal, the first
In addition to controlling the rise timing of the output pulse signal by changing the slice level of the analog signal, the influence of the DC component contained in the analog signal is removed.
It has two excellent functions: by changing the second slice level and controlling the rise timing of the output pulse signal, it is possible to accurately extract the waveform characteristics of the analog signal, that is, the signal itself.
第１図はこの発明の一実施例を示す構成図、第
２図ａ〜ｈは同実施例の動作を示すタイミングチ
ヤート、第３図は第２図の要部を拡大して示す図
である。
１……アナログ信号入力端子、２……第１のピ
ークホールド回路、３……引算回路、４……第１
の分圧回路、５……第２のピークホールド回路、
６……第２の分圧回路、７……切換回路、８……
比較回路、９，１０……リセツト回路。
FIG. 1 is a configuration diagram showing one embodiment of the present invention, FIGS. 2 a to h are timing charts showing the operation of the same embodiment, and FIG. 3 is an enlarged view of the main part of FIG. 2. . 1... Analog signal input terminal, 2... First peak hold circuit, 3... Subtraction circuit, 4... First
voltage divider circuit, 5... second peak hold circuit,
6...Second voltage dividing circuit, 7...Switching circuit, 8...
Comparison circuit, 9, 10...reset circuit.
Claims (1)
信号のピーク値をホールドする第１のピークホー
ルド回路２と、この第１のピークホールド回路出
力を分圧する第１の分圧回路４と、上記第１のピ
ークホールド回路からのピークホールド値から上
記アナログ入力信号を引算する引算回路３と、こ
の引算回路からの出力信号のピーク値をホールド
する第２のピークホールド回路５と、この第２の
ピークホールド回路出力を分圧する第２の分圧回
路６と、上記第１、第２の分圧回路出力の何れか
の分圧出力を基準信号として上記引算回路出力と
比較して上記アナログ入力信号に対応したパルス
信号を出力する比較回路８と、上記第１の分圧回
路出力より引算回路出力が小のときは上記第１の
分圧回路出力を選択し、上記第１の分圧回路出力
より引算回路出力が大となつたときは上記第２の
分圧回路出力を選択し、これら選択された分圧回
路出力を基準信号として上記比較回路に与える切
換回路７と、上記比較回路からのパルス信号の後
縁で上記第１、第２のピークホールド回路をリセ
ツトするそれぞれのリセツト回路９，１０とを具
備し、前記比較回路からバーコード幅に相当する
パルス信号を出力することを特徴とするバーコー
ド読取装置の波形整形回路。1 A first peak hold circuit 2 that holds the peak value of an analog input signal obtained by reading a barcode, a first voltage divider circuit 4 that divides the output of this first peak hold circuit, and the first voltage divider circuit 4 that divides the output of the first peak hold circuit. a subtraction circuit 3 that subtracts the analog input signal from the peak hold value from the peak hold circuit; a second peak hold circuit 5 that holds the peak value of the output signal from this subtraction circuit; A second voltage divider circuit 6 divides the output of the peak hold circuit, and the divided voltage output of either the first or second voltage divider circuit is used as a reference signal and is compared with the output of the subtraction circuit to calculate the analog voltage. A comparator circuit 8 outputs a pulse signal corresponding to the input signal, and when the subtraction circuit output is smaller than the first voltage divider output, the first voltage divider output is selected, and the first voltage divider output is selected. When the subtraction circuit output becomes larger than the voltage circuit output, the switching circuit 7 selects the second voltage dividing circuit output and supplies the selected voltage dividing circuit output as a reference signal to the comparison circuit; Reset circuits 9 and 10 are provided to reset the first and second peak hold circuits at the trailing edge of the pulse signal from the comparison circuit, and the comparison circuit outputs a pulse signal corresponding to the bar code width. A waveform shaping circuit for a barcode reading device, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270281A JPS57127331A (en) | 1981-01-30 | 1981-01-30 | Waveform shaping device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1270281A JPS57127331A (en) | 1981-01-30 | 1981-01-30 | Waveform shaping device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57127331A JPS57127331A (en) | 1982-08-07 |
| JPH029732B2 true JPH029732B2 (en) | 1990-03-05 |
Family
ID=11812727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1270281A Granted JPS57127331A (en) | 1981-01-30 | 1981-01-30 | Waveform shaping device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57127331A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6232718A (en) * | 1985-08-05 | 1987-02-12 | Nippon Telegr & Teleph Corp <Ntt> | Binarization method for analog signal |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4862456A (en) * | 1971-11-15 | 1973-08-31 | ||
| JPS55150645A (en) * | 1979-05-14 | 1980-11-22 | Sony Corp | Data sampling circuit |
-
1981
- 1981-01-30 JP JP1270281A patent/JPS57127331A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4862456A (en) * | 1971-11-15 | 1973-08-31 | ||
| JPS55150645A (en) * | 1979-05-14 | 1980-11-22 | Sony Corp | Data sampling circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57127331A (en) | 1982-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950702081A (en) | AUXILIARY VIDEO DATA SLICER | |
| KR950700665A (en) | AUXILIARY VIDEO DATA DECODER WITH LARGE PHASE TOLERANCE | |
| EP0343317B1 (en) | Filter circuit | |
| US4119910A (en) | Method and apparatus for detecting whether phase difference between two signals is constant | |
| DE3773271D1 (en) | INTEGRATED LOGICAL CIRCUIT INCLUDING AN OUTPUT CIRCUIT FOR GENERATING A TIME-LIMIT RISING OUTPUT CURRENT. | |
| JPH029732B2 (en) | ||
| JPH0113658B2 (en) | ||
| JPH04223789A (en) | Signal slope sharpening circuit disposition | |
| US5180931A (en) | Sampling method and circuit | |
| US3375447A (en) | Automatic gain control circuit with delayed decay of the gain control signal | |
| CA1099401A (en) | Method and device for eliminating the background brightness variation of a video signal | |
| EP1322969B1 (en) | Rf power measurement | |
| GB1559986A (en) | Television signal generators | |
| US4798966A (en) | Optical sensor arrangement | |
| JPS62615B2 (en) | ||
| JP3088640B2 (en) | High frequency power supply | |
| SU690457A1 (en) | Frequency regulator | |
| SU960662A1 (en) | Converter of three-component two-terminal network parameters to voltage | |
| SU1711234A2 (en) | Analog memory tester | |
| SU678685A1 (en) | Device for reproduction of signal constant component | |
| JP2952916B2 (en) | FM demodulation circuit | |
| JPS622821Y2 (en) | ||
| SU1023256A1 (en) | Device for measuring modulation depth of amplitude modulated signals | |
| JPH0119669B2 (en) | ||
| JPS6285389A (en) | Waveform shaping circuit for bar code scanner |