JPH0296258A - Controlling system for execution of command - Google Patents
Controlling system for execution of commandInfo
- Publication number
- JPH0296258A JPH0296258A JP63247969A JP24796988A JPH0296258A JP H0296258 A JPH0296258 A JP H0296258A JP 63247969 A JP63247969 A JP 63247969A JP 24796988 A JP24796988 A JP 24796988A JP H0296258 A JPH0296258 A JP H0296258A
- Authority
- JP
- Japan
- Prior art keywords
- command
- area
- cpu
- commands
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 18
- 230000009977 dual effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 10
- 230000010365 information processing Effects 0.000 claims 1
- 230000004913 activation Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、通信制御装置に対する上位システムからのコ
マンドの起動方法に関し、特に優先コマンドの実行制御
方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for activating commands from a host system to a communication control device, and particularly to a method for controlling the execution of priority commands.
従来、通信制御装置特にマイクロプロセッサによるシス
テムに用いられる通信制御用ＬＳＩにおいては、その動
作を上位システムが通信制御装置に指令するにあたり、
一連のコマンドコードを上位システムと該通信制御装置
が共有するメモリに設定し、通信制御装置に起動パルス
を送出して実行させる構成が一般的である。Conventionally, in communication control LSIs used in communication control devices, particularly microprocessor-based systems, when a host system instructs the communication control device to operate,
A common configuration is to set a series of command codes in a memory shared by a host system and the communication control device, and send a startup pulse to the communication control device to cause the communication control device to execute the command code.
しかるに上述した従来の起動方法は、一連のコマンド実
行を上位システムが該通信制御装置に対して起動した後
に、さらに優先順位の高いコマンドを実行させることが
不可能であるという欠点があった。However, the above-mentioned conventional activation method has a drawback that, after the host system activates the communication control device to execute a series of commands, it is impossible to cause the communication control device to execute a higher priority command.
本発明の目的は上記欠点を除去し、一連のコマンド実行
を上位システムが該通信制御装置に対して起動した後に
されに優先順位の高いコマンドを実行させる事が可能で
あるようなコマンド実行制御方式を提供する事にある。An object of the present invention is to eliminate the above-mentioned drawbacks, and to provide a command execution control method that allows a higher priority command to be executed after a series of commands are started by a host system for the communication control device. The goal is to provide the following.
本発明は、ｃｐｕ、回線制御回路、レジスタ群、命令コ
ード格納ＲＯＭ、上位インタフェース用デュアルポート
メモリ（以下ＤＰＭと略記）からなる通信制御装置にお
けるコマンド実行制御方式において、上位システムは上
記ＤＰＭに複数の命令コマンド（以下通常コマンドと言
う）を連続したＤＭＰの特定メモリ空間に設定するとと
もに予めきめられた優先コマンドに割りあてられた特定
のメモリ空間に優先コマンドを設定し、コマンド実行パ
ルスを上記ＣＰＵに送出する事により上記通信制御装置
に対しコマンドの実行を起動する構成になっており、上
記コマンド実行パルスが入力されると上記ＣＰＵは上記
ＤＰＭの優先コマンドに割り当てられなりＰＭ上にメモ
リ空間のコマンド領域を参照し、もしここにコマンドが
設定されていればこれを実行し、優先コマンドの実行後
、又は優先コマンドが設定されていない時はただちに上
記通常コマンドを実行する事を特徴とするコマンド実行
制御方式である。The present invention provides a command execution control method for a communication control device consisting of a CPU, a line control circuit, a group of registers, an instruction code storage ROM, and a dual port memory for upper-level interface (hereinafter abbreviated as DPM), in which the upper-level system has a plurality of An instruction command (hereinafter referred to as a normal command) is set in a specific memory space of consecutive DMPs, a priority command is set in a specific memory space allocated to a predetermined priority command, and a command execution pulse is sent to the CPU. By sending the command, the communication control device is configured to start executing the command, and when the command execution pulse is input, the CPU is assigned to the priority command of the DPM, and the command in the memory space is sent to the PM. Command execution characterized by referring to the area, executing the command if it is set here, and immediately executing the above-mentioned normal command after executing the priority command, or immediately if the priority command is not set. It is a control method.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例を示すブロック図である。１
は回線制御回路、２はＣＰＵ、３はレジスタ群、４は命
令コード格納ＲＯＭ、５は上位システムとのインタフェ
ースを行なうデュアルポートメモリ、６は上位システム
、７はコマンド起動用パルス信号線、８はデュアルポー
トメモリと上位システム接続用のバス、１０は回線であ
る。本図に示すように、回線制御回路１．レジスタ群３
及び命令コード格納ＲＯＭ４はＣＰＵ２に接続され、命
令コード格納ＲＯＭに格納された命令コードに従って、
ｃｐｕ２はレジスタ群３を作業レジスタとして用いて、
通信制御回路１を制御し、回線１０へのデータの出力及
び回線１０からのデータ入力を制御する。上位システム
６は、ＣＰＵ２に対するコマンドの実行を制御するため
に、デュアルポートメモリ５にコマンドコード（例えば
、回線へのフラグ送出、リンクの設定、リンクの切断、
データの送出、データの受信開始命令等）を書き込み、
コマンド起動用パルス信号線７を活性化して、ＣＰＵ２
にコマンドの実行を要求する。FIG. 1 is a block diagram showing one embodiment of the present invention. 1
2 is a line control circuit, 2 is a CPU, 3 is a register group, 4 is an instruction code storage ROM, 5 is a dual port memory that interfaces with the upper system, 6 is the upper system, 7 is a pulse signal line for command activation, 8 is a A bus 10 is a line for connecting the dual port memory and the upper system. As shown in this figure, line control circuit 1. Register group 3
and the instruction code storage ROM 4 are connected to the CPU 2, and according to the instruction code stored in the instruction code storage ROM,
CPU2 uses register group 3 as a working register,
It controls the communication control circuit 1 and controls the output of data to the line 10 and the input of data from the line 10. The host system 6 stores command codes (for example, sending a flag to a line, setting a link, disconnecting a link,
Write data transmission, data reception start command, etc.)
By activating the command activation pulse signal line 7, the CPU 2
request execution of a command.
第２図はデュアルポートメモリ５内のメモリ空間を示す
図である。アドレスａからａ＋ｎ−１のｎワードのエリ
ヤ２０は優先コマンドエリヤである。アドレスｂからｂ
＋ｎ−１のエリヤ２１゜ｂ＋ｎからｂ＋２ｎ−１のエリ
ヤ２２．ｂ＋２ｎからｂ ＋ ３ ｒｒ −１のエリヤ
２３．ｂ＋３ｎからｂ＋４ｎのエリヤ２４は一般コマン
トエリヤである。第１図の上位システム６は一連のコマ
ンド群をエリヤ２１．２２，２３．２４に書き込み、信
号線７を活性化する。信号線７が活性化されるとＣＰＵ
２は直ちにエリヤ２０を参照し、ここにコマンドが設定
されているか否かを参照する。設定されていない場合は
優先コマンドを実行せずエリヤ２１，２２，２３．２４
に設定されているコマンドを順次実行する。エリヤ２１
，２２．２３２４のコマンドを順次実行している途中、
例えばエリヤ２２のコマンドを実行している途中に上位
装置６がエリヤ２０に優先順位の高い緊急に実行すべき
コマンドを書き込み、信号線７を活性化するとＣＰＵ２
はエリヤ２２コマンドの実行後、エリヤ２０を参照して
そこに設定されているコマンドを実行し、実行後エリヤ
２３，２４、に設定されているコマンドを順次実行する
。実行すべきコマンドをすべて実行し終ると、ｃｐｕ２
は次に信号線７が活性化される迄、コマンドエリヤを参
照しない。FIG. 2 is a diagram showing the memory space within the dual port memory 5. As shown in FIG. An area 20 of n words from address a to a+n-1 is a priority command area. address b to b
+n-1 area 21°b+n to b+2n-1 area 22. Area 23 from b + 2n to b + 3 rr -1. Areas 24 from b+3n to b+4n are general command areas. The host system 6 in FIG. 1 writes a series of commands to the areas 21.22, 23.24 and activates the signal line 7. When signal line 7 is activated, the CPU
2 immediately refers to area 20 to see if a command is set there. If it is not set, the priority command will not be executed and areas 21, 22, 23, 24
Executes the commands set in sequence. Elijah 21
, 22. While executing the 2324 commands in sequence,
For example, while a command in the area 22 is being executed, the host device 6 writes a command to the area 20 that has a high priority and should be executed urgently, and activates the signal line 7.
After executing the area 22 command, refers to area 20 and executes the command set there, and after execution executes the commands set in areas 23 and 24 in sequence. After executing all the commands to be executed, CPU2
does not refer to the command area until the next time signal line 7 is activated.
以上説明したように本発明は、優先コマンドエリヤをデ
ュアルポートメモリ上に設け、そこに設定されたコマン
ドを優先的に実行する事により、一連のコマンド群の実
行を上位システムが該通信制御装置に対して起動した後
に、さらに優先順位の高いコマンドを実行させる事が可
能になるという効果がある。As explained above, the present invention provides a priority command area on the dual port memory and executes the commands set there with priority, so that the host system can control the communication control device to execute a series of commands. On the other hand, it has the effect of making it possible to execute a command with a higher priority after starting up.
ドレスａからａ＋ｎ−１までの優先コマンドエリヤ、２
１，２２．２３．２４・・・デュアルポートメモリ内の
アドレスｂ＋ｎ（ｉ−１）からｂ−ｎｉ−１までの通常
コマンドエリヤ（ｉ＝１〜４）。Priority command area from address a to a+n-1, 2
1, 22, 23, 24... Normal command area from address b+n (i-1) to b-ni-1 (i=1 to 4) in the dual port memory.
Claims (1)
介して情報処理を行ない通信回路に接続され情報の入出
力制御を行なう回線制御回路を制御するとともに上位イ
ンタフェース用デュアルポートメモリ（以下ＤＰＭと略
記）を介して上位システムとの間の情報の入出力および
情報処理を行なうＣＰＵとを含む通信制御装置における
コマンド実行制御方式において、上位システムは前記Ｄ
ＰＭに複数の命令コマンド（以下通常コマンドと言う）
を連続したＤＰＭの特定メモリ空間に設定するとともに
予めきめられた優先コマンドに割りあてられた特定のメ
モリ空間に優先コマンドを設定し、コマンド実行パルス
を前記ＣＰＵに送出する事により前記通信制御装置に対
し、コマンドの実行を起動し前記コマンド実行パルスが
入力されると前記ＣＰＵは前記ＤＰＭの優先コマンドに
割り当てられたＤＭＰ上のメモリ空間のコマンドエリヤ
を参照し、コマンドが設定されていればこれを実行し、
優先コマンドの実行後又は優先コマンドが設定されてい
なければ、前記通常コマンドを実行する事を特徴とする
コマンド実行制御方式。It processes information via a group of registers according to instructions from the instruction code storage ROM, controls a line control circuit that is connected to a communication circuit and controls input/output of information, and also processes information via a dual port memory (hereinafter abbreviated as DPM) for a host interface. In a command execution control method in a communication control device including a CPU that performs information input/output and information processing with a higher-level system, the higher-level system
Multiple instruction commands to PM (hereinafter referred to as normal commands)
is set in a specific memory space of a continuous DPM, a priority command is set in a specific memory space allocated to a predetermined priority command, and a command execution pulse is sent to the CPU, thereby causing the communication control device to On the other hand, when command execution is started and the command execution pulse is input, the CPU refers to the command area of the memory space on the DMP assigned to the priority command of the DPM, and if a command is set, it executes the command. execute,
A command execution control method characterized in that the normal command is executed after the priority command is executed or if the priority command is not set.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63247969A JPH0296258A (en) | 1988-09-30 | 1988-09-30 | Controlling system for execution of command |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63247969A JPH0296258A (en) | 1988-09-30 | 1988-09-30 | Controlling system for execution of command |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0296258A true JPH0296258A (en) | 1990-04-09 |
Family
ID=17171248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63247969A Pending JPH0296258A (en) | 1988-09-30 | 1988-09-30 | Controlling system for execution of command |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0296258A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05181774A (en) * | 1991-12-28 | 1993-07-23 | Nec Corp | Message processor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63211844A (en) * | 1987-02-27 | 1988-09-02 | Nippon Telegr & Teleph Corp <Ntt> | Command notice system |
-
1988
- 1988-09-30 JP JP63247969A patent/JPH0296258A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63211844A (en) * | 1987-02-27 | 1988-09-02 | Nippon Telegr & Teleph Corp <Ntt> | Command notice system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05181774A (en) * | 1991-12-28 | 1993-07-23 | Nec Corp | Message processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093910A (en) | Serial data transmission between redundant channels | |
| US5579220A (en) | Method of updating a supplementary automation system | |
| US4959782A (en) | Access arbitration for an input-output controller | |
| EP0355462B1 (en) | Dedicated service processor with inter-channel communication features | |
| JPH0296258A (en) | Controlling system for execution of command | |
| US6795911B1 (en) | Computing device having instructions which access either a permanently fixed default memory bank or a memory bank specified by an immediately preceding bank selection instruction | |
| JP2004213666A (en) | Dma module and its operating method | |
| JPH05282244A (en) | Information processor | |
| US5125079A (en) | Method for controlling the data transmission of a central unit interfacing control circuit and circuit arrangement for the implementation of the method | |
| JPS6239792B2 (en) | ||
| US20080307208A1 (en) | Application specific processor having multiple contexts | |
| KR100242690B1 (en) | Control device of subsystem using address line | |
| JP2551054B2 (en) | I / O system reconfiguration processor | |
| JPH04130951A (en) | Data transfer control system for plural processor systems | |
| JPH0350662A (en) | Processing control system for parallel computer | |
| CN114691386A (en) | Event trigger main control terminal, control chip and control method | |
| JPH05233525A (en) | Input/otuput processor | |
| JPS63234304A (en) | Data link system for multi-pc system | |
| JPH02139654A (en) | Bus control system | |
| JPH02101565A (en) | Control program adding system for extended function | |
| JPH0786792B2 (en) | Information processing equipment | |
| EP1593040A1 (en) | Asynchronous communications technique | |
| JPH08154277A (en) | Multiple transmission load control system | |
| JPH03240117A (en) | Power supply system | |
| JPH0567025A (en) | Peripheral controller |