JPH05233525A - Input/otuput processor - Google Patents

Abstract

PURPOSE:To reduce the waiting time of a CPU and to improve the working efficiency of an entire system. CONSTITUTION:A system including a CPU and connected to a system bus is connected to a system connected to a data transfer bus via a separating means. In a normal operation state, the system bus is connected to the data transfer bus. However these two buses are separated from each other by a separating means 7 when the operating state of a transfer means 5 is detected by a detecting means 8. At the same time, an instructing means 10 refers to a task attribute table 9 to change the order of programs to be carried out. Thus, the practicable programs are preferentially carried out with use of only the 1st and 2nd storage means 1 and 3 that are connected to the system bus.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、外部入出力データを高
速に処理するためのＩ／Ｏ処理装置に関するものであ
り、マイクロコンピュータ・システムにおけるリアルタ
イム・マルチタスクＯＳとして利用されるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an I / O processing device for processing external input / output data at high speed, and is used as a real-time multitasking OS in a microcomputer system.

【０００２】[0002]

【従来の技術】図４は、従来の一般的なＩ／Ｏ処理装置
のハードウェア構成を示すブロック図である。2. Description of the Related Art FIG. 4 is a block diagram showing a hardware configuration of a conventional general I / O processing device.

【０００３】ＣＰＵ１１には、システムバス１２を介し
てＲＯＭ１３、ＲＡＭ１４およびＤＭＡコントローラ１
５、Ｉ／Ｏプロセッサ１６が接続されている。The CPU 11 has a ROM 13, a RAM 14 and a DMA controller 1 via a system bus 12.
5, the I / O processor 16 is connected.

【０００４】ＣＰＵ１１は周知のマイクロプロセッサで
あり、予めＲＯＭ１３に格納されたプログラムを順次実
行するノイマン型のアーキテクチャーを備えている。The CPU 11 is a well-known microprocessor and has a Neumann type architecture for sequentially executing programs stored in the ROM 13 in advance.

【０００５】システムバス１２は、アドレスバスとデー
タバスと制御バスを含み、ＣＰＵ１１と周辺装置の間で
双方向の信号伝送を行う。The system bus 12 includes an address bus, a data bus, and a control bus, and performs bidirectional signal transmission between the CPU 11 and peripheral devices.

【０００６】ＲＯＭ１３は読み出し専用のメモリであ
り、電源を切っても記憶が消えないので、システム起動
用プログラムが格納される。The ROM 13 is a read-only memory and does not lose its memory even when the power is turned off. Therefore, the system boot program is stored therein.

【０００７】また、システム起動後に実行される各種の
タスクも格納されている。ＲＡＭ１４は読み書き可能な
メモリで、主としてＲＯＭ１３上のタスクを実行すると
きに必要な変数やフラグ、テーブル等を記憶するために
使用される。Various tasks executed after the system is started are also stored. The RAM 14 is a readable / writable memory and is mainly used to store variables, flags, tables, etc. necessary for executing tasks on the ROM 13.

【０００８】ＤＭＡコントローラ１５は、Ｉ／Ｏプロセ
ッサ１６とメモリ（ＲＯＭ１３、ＲＡＭ１４）との間で
ＣＰＵ１１の介在なしにデータ転送を行うコントローラ
で、ＣＰＵ１１を用いてデータ転送を行うよりも高速な
転送が行えるのである。The DMA controller 15 is a controller for transferring data between the I / O processor 16 and the memory (ROM 13, RAM 14) without the intervention of the CPU 11, and is faster than transferring data using the CPU 11. It can be done.

【０００９】図４に示した構成においては、ＤＭＡコン
トローラ１５がデータ転送を行っている時は、システム
バス１２は使用できないので、ＣＰＵ１１はＨＡＬＴ状
態にされるのである。In the configuration shown in FIG. 4, when the DMA controller 15 is transferring data, the system bus 12 cannot be used, so that the CPU 11 is brought into the HALT state.

【００１０】つまり、ＤＭＡコントローラ１５は、ＤＭ
Ａ（ダイレクト・メモリ・アクセス）動作を行うために
ＣＰＵ１１をＨＡＬＴする制御信号（ＨＡＬＴ要求信
号）を持っており、ＣＰＵ１１との衝突を防ぐためにＣ
ＰＵ１１にＨＡＬＴ要求信号を出し、ＣＰＵ１１がＨＡ
ＬＴしたことを確認してＤＭＡ動作に入る。That is, the DMA controller 15 uses the DM
It has a control signal (HALT request signal) for HALTing the CPU 11 to perform the A (direct memory access) operation, and C to prevent the collision with the CPU 11.
The HALT request signal is issued to PU11, and CPU11 sets HA
After confirming that LT has been performed, the DMA operation is started.

【００１１】この動作は、主としてＩ／Ｏプロセッサ１
６からＣＰＵ１１に対してＤＭＡ動作を開始する旨の割
り込み信号が出されたときに行われる。This operation is mainly performed by the I / O processor 1.
This is performed when the interrupt signal from 6 indicates to the CPU 11 that the DMA operation is started.

【００１２】Ｉ／Ｏプロセッサ１６は、外部の情報の入
出力を行う装置であり、例えば、シリアル通信コントロ
ーラ、パラレル通信コントローラ、フロッピー・ディス
ク・コントローラ、ハード・ディスク・コントローラ等
がそれに該当する。The I / O processor 16 is a device for inputting / outputting external information, and corresponds to, for example, a serial communication controller, a parallel communication controller, a floppy disk controller, a hard disk controller or the like.

【００１３】[0013]

【発明が解決しようとする課題】一般的に、Ｉ／Ｏ処理
装置では、Ｉ／Ｏプロセッサとメモリの間でのデータ転
送が処理のかなりの部分を占める。Generally, in the I / O processor, data transfer between the I / O processor and the memory occupies a large part of the processing.

【００１４】そのためにＤＭＡコントローラ１５を用い
て、ＣＰＵ１１を介在させないようにすることにより処
理時間の短縮を図っているのであるが、図４に示した構
成では、ＤＭＡ動作時、ＣＰＵ１１がＨＡＬＴされてし
まい、ＣＰＵ１１と他装置間のデータの交信ができない
ので、無駄が生じてしまう。For this reason, the DMA controller 15 is used to prevent the CPU 11 from intervening to shorten the processing time. In the configuration shown in FIG. 4, however, the CPU 11 is halted during the DMA operation. As a result, data cannot be exchanged between the CPU 11 and other devices, resulting in waste.

【００１５】従って、より高速にＩ／Ｏ処理を行う必要
のある場合は、図５に示すようなメモリ・バッファード
・ＤＭＡ方式が採用される。Therefore, when it is necessary to perform I / O processing at a higher speed, the memory buffered DMA method as shown in FIG. 5 is adopted.

【００１６】この方式は、Ｉ／Ｏプロセッサ１６とのデ
ータ交換専用のメモリであるバッファＲＡＭ１７を設け
て、ＤＭＡコントローラ１５、Ｉ／Ｏプロセッサ１６お
よびバッファＲＡＭ１７をＤＭＡバス（データ転送バ
ス）１８に接続し、ＤＭＡバス１８を、バッファ１９を
介してシステムバス１２に接続する。In this system, a buffer RAM 17 which is a memory dedicated to data exchange with the I / O processor 16 is provided, and the DMA controller 15, the I / O processor 16 and the buffer RAM 17 are connected to a DMA bus (data transfer bus) 18. Then, the DMA bus 18 is connected to the system bus 12 via the buffer 19.

【００１７】ＤＭＡ動作が行われていない通常時は、Ｄ
ＭＡバス１８とシステムバス１２は接続されており、１
本のバスとして機能する。At the normal time when the DMA operation is not performed, D
The MA bus 18 and the system bus 12 are connected to each other.
Functions as a book bus.

【００１８】ＤＭＡ動作中は、バッファ１９によりＤＭ
Ａバス１８とシステムバス１２とを電気的に切り離し、
ＣＰＵ１１がＨＡＬＴせずにそのまま通常動作が行える
ようになっている。During the DMA operation, DM is set by the buffer 19.
The A bus 18 and the system bus 12 are electrically separated,
The CPU 11 can perform normal operation as it is without performing HALT.

【００１９】ところが、このようなメモリ・バッファー
ド・ＤＭＡ方式では、ＣＰＵ１１がＤＭＡバス１８に接
続された機器（例えば、Ｉ／Ｏプロセッサ１６）をアク
セスすると、ＣＰＵ１１はバッファ１９のバス調停回路
（図示せず）によりウエイトをかけられ、ＤＭＡ動作終
了時まで待機させられるのである。However, in such a memory buffered DMA method, when the CPU 11 accesses a device (for example, the I / O processor 16) connected to the DMA bus 18, the CPU 11 causes the bus arbitration circuit of the buffer 19 (see FIG. Waiting is done by (not shown), and it is made to wait until the end of the DMA operation.

【００２０】ＤＭＡ動作時でも、ＣＰＵ１１がＩ／Ｏプ
ロセッサ１６等のＤＭＡバス１８に接続された機器をア
クセスする可能性が高いので、ＣＰＵ１１の待ち時間は
依然として発生するという問題があった。Even during the DMA operation, since there is a high possibility that the CPU 11 accesses a device connected to the DMA bus 18 such as the I / O processor 16, there is a problem that the waiting time of the CPU 11 still occurs.

【００２１】本発明は、上記の点に鑑みてなしたもので
あり、その目的とするところは、ＣＰＵの待ち時間を減
少させ、システム全体の動作効率を向上させるＩ／Ｏ処
理装置を提供することにある。The present invention has been made in view of the above points, and an object of the present invention is to provide an I / O processing device which reduces the waiting time of the CPU and improves the operation efficiency of the entire system. Especially.

【００２２】[0022]

【課題を解決するための手段】本発明は、複数のプログ
ラムを格納する第１の記憶手段と、第１の記憶手段に格
納された複数のプログラムのうちの一つを選択的に実行
するプログラム実行手段と、プログラムを実行する際に
プログラム実行手段により適宜使用されるデータを格納
する第２の記憶手段と、プログラム実行手段と第１の記
憶手段と第２の記憶手段とを接続するシステムバスと、
外部の情報を入出力する入出力手段と、入出力手段を使
用して入出力するデータを格納する第３の記憶手段と、
入出力手段と第３の記憶手段との間でプログラム実行手
段の介在なしにデータ転送を行う転送手段と、入出力手
段と第３の記憶手段と転送手段とを接続するデータ転送
バスと、転送手段が動作していることを検出する検出手
段と、検出手段により転送手段の動作が検出されたと
き、前記システムバスと前記データ転送バスとを電気的
に分離する分離手段とを有してなるＩ／Ｏ処理装置にお
いて、前記プログラムが入出力手段、転送手段および第
３の記憶手段のいずれかを使用するものであるか否かお
よび転送手段を起動するためのものであるか否かを定義
するためのタスク属性テーブルと、検出手段により転送
手段の動作が検出されたとき、第１の記憶手段に格納さ
れたプログラムのうち、第１の記憶手段および第２の記
憶手段だけを用いて実行可能なプログラムを優先的に実
行するような制御信号をプログラム実行手段に対して送
出する指示手段とを付加したことを特徴とするものであ
る。The present invention is directed to a first storage means for storing a plurality of programs, and a program for selectively executing one of the plurality of programs stored in the first storage means. Execution means, second storage means for storing data used as appropriate by the program execution means when executing the program, and system bus connecting the program execution means, the first storage means, and the second storage means When,
Input / output means for inputting / outputting external information, and third storage means for storing data input / output using the input / output means,
Transfer means for transferring data between the input / output means and the third storage means without intervention of the program execution means, a data transfer bus connecting the input / output means, the third storage means and the transfer means, and transfer A detecting means for detecting that the means is operating, and a separating means for electrically separating the system bus and the data transfer bus when the detecting means detects the operation of the transfer means. In the I / O processing device, it is defined whether or not the program uses any of the input / output means, the transfer means and the third storage means, and whether or not the program is for activating the transfer means. And a task attribute table for executing the operation of the transfer means when the operation of the transfer means is detected by the detection means, using only the first storage means and the second storage means of the programs stored in the first storage means. It is characterized in that it has added an instruction means for transmitting to the program executing means control signal so as to perform a row can program preferentially.

【００２３】[0023]

【作用】本発明のＩ／Ｏ処理装置にあっては、ＣＰＵを
含みシステムバスに接続された系と、データ転送バスに
接続された系とを分離手段を介して接続し、通常動作時
は、システムバスとデータ転送バスは接続されている
が、検出手段により転送手段が動作していることを検出
したときには、分離手段によりシステムバスとデータ転
送バスは分離されるとともに、指示手段によりタスク属
性テーブルを参照して、実行されるプログラムの順序を
変更することにより、システムバスに接続された第１の
記憶手段および第２の記憶手段だけを用いて実行可能な
プログラムを優先的に実行するようにしていくのであ
る。In the I / O processing device of the present invention, the system including the CPU and connected to the system bus is connected to the system connected to the data transfer bus through the separating means, and during normal operation , The system bus and the data transfer bus are connected, but when the detecting means detects that the transferring means is operating, the separating means separates the system bus and the data transferring bus, and the instructing means separates the task attribute. By changing the order of the programs to be executed with reference to the table, the executable programs can be preferentially executed by using only the first storage means and the second storage means connected to the system bus. I will do it.

【００２４】[0024]

【実施例】以下、本発明の一実施例を図面に基づき説明
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【００２５】図１は本発明の一実施例を示すブロック図
である。１は第１の記憶手段で、図５で示したＲＯＭ１
３のような不揮発性のメモリからなり、後述のプログラ
ム実行手段２で実行されるプログラムを複数個記憶して
いる。FIG. 1 is a block diagram showing an embodiment of the present invention. Reference numeral 1 is a first storage means, which is the ROM 1 shown in FIG.
3 is a non-volatile memory, and stores a plurality of programs executed by the program executing means 2 described later.

【００２６】２はプログラム実行手段で、図５に示した
ＣＰＵ１１のプログラム実行機能、つまりＣＰＵ１１に
内蔵されたプログラムカウンタで指定されるメモリ上の
アドレスから命令を１つずつフェッチして実行する機能
により実現される。Reference numeral 2 denotes a program executing means, which has a program executing function of the CPU 11 shown in FIG. 5, that is, a function of fetching and executing one instruction at a time from an address on a memory designated by a program counter built in the CPU 11. Will be realized.

【００２７】３は第２の記憶手段で、図５に示したＲＡ
Ｍ１４のような読み書き可能なメモリで、第１の記憶手
段１上のプログラムを実行するときに必要な変数、フラ
グ、テーブル等を記憶するためのものである。Reference numeral 3 denotes a second storage means, which is the RA shown in FIG.
A readable / writable memory such as M14 is for storing variables, flags, tables and the like necessary when executing the program on the first storage means 1.

【００２８】上述の第１の記憶手段１、第２の記憶手段
３、プログラム実行手段２間はシステムバス１２で接続
されている。A system bus 12 connects the first storage means 1, the second storage means 3 and the program execution means 2 described above.

【００２９】４は外部の情報を入出力する入出力手段
で、例えば、図５に示したＩ／Ｏプロセッサ１６であ
り、具体的には、シリアル通信コントローラ、パラレル
通信コントローラ、フロッピー・ディスク・コントロー
ラ、ハード・ディスク・コントローラ等である。Reference numeral 4 denotes an input / output means for inputting / outputting external information, which is, for example, the I / O processor 16 shown in FIG. 5, and specifically, a serial communication controller, a parallel communication controller, a floppy disk controller. , Hard disk controllers, etc.

【００３０】５は転送手段で、図５に示したＤＭＡコン
トローラ１５のように、入出力手段４と後述の第３の記
憶手段との間でプログラム実行手段２の介在なしにデー
タ転送を行うコントローラで、プログラム実行手段２を
用いてデータ転送を行うよりも高速な転送を行うための
ものである。Reference numeral 5 is a transfer means, which is a controller for transferring data between the input / output means 4 and a third storage means described later without the intervention of the program execution means 2 like the DMA controller 15 shown in FIG. Therefore, the program execution means 2 is used to perform the transfer at a higher speed than the data transfer.

【００３１】つまり、転送手段５から転送元および転送
先のアドレス信号、制御信号を出力することにより、プ
ログラム実行手段２の介在なしにデータを高速に転送す
るのである。That is, by outputting the address signals and control signals of the transfer source and the transfer destination from the transfer means 5, the data is transferred at high speed without the intervention of the program execution means 2.

【００３２】転送手段５の動作は、主として入力手段４
から出力される転送動作を行う旨の割り込み信号により
開始される。The operation of the transfer means 5 mainly includes the input means 4.
It is started by an interrupt signal that is output from the device and indicates that the transfer operation is performed.

【００３３】６は第３の記憶手段であり、図５で示した
バッファＲＡＭ１７のように、データ交換専用のメモリ
である。Reference numeral 6 denotes a third storage means, which is a memory dedicated to data exchange like the buffer RAM 17 shown in FIG.

【００３４】上述の入出力手段４、転送手段５、第３の
記憶手段６間はデータ転送バス（ＤＭＡバス）１８で接
続されている。A data transfer bus (DMA bus) 18 connects the input / output unit 4, the transfer unit 5, and the third storage unit 6 described above.

【００３５】７は分離手段であり、図５に示したバッフ
ァ１９のように、制御信号を与えることにより、システ
ムバスとデータ転送バス、つまり、システムバスで接続
された第１の記憶手段１、第２の記憶手段３、プログラ
ム実行手段２の系とデータ転送バスで接続された入出力
手段４、転送手段５、第３の記憶手段６の系とを切り離
すことができるのである。Denoted at 7 is a separating means, which, like the buffer 19 shown in FIG. 5, gives a control signal to the system bus and the data transfer bus, that is, the first storage means 1 connected by the system bus. The system of the second storage means 3 and the program execution means 2 and the system of the input / output means 4, the transfer means 5 and the third storage means 6 connected by the data transfer bus can be separated.

【００３６】８は検出手段で、転送手段５が動作状態で
あるか否かを検出するものであり、転送手段５のバスＨ
ＡＬＴ機能を用いて実現することができる。Reference numeral 8 is a detection means for detecting whether or not the transfer means 5 is in an operating state. The bus H of the transfer means 5 is detected.
It can be realized by using the ALT function.

【００３７】つまり、転送手段５は、転送動作を実施す
るためにプログラム実行手段２をＨＡＬＴする制御信号
（ＨＡＬＴ要求信号）を持っており、プログラム実行手
段２との信号の衝突を防ぐため、プログラム実行手段２
にＨＡＬＴ要求信号を出力し、プログラム実行手段２が
ＨＡＬＴしたことを確認した後、転送動作に入るのであ
る。That is, the transfer means 5 has a control signal (HALT request signal) for HALTing the program execution means 2 to carry out the transfer operation, and in order to prevent a signal collision with the program execution means 2, Execution means 2
Then, the HALT request signal is output to, and after confirming that the program executing means 2 has performed the HALT, the transfer operation is started.

【００３８】このＨＡＬＴ要求信号は、転送動作と同期
しているので、転送手段５の動作状況は、ＨＡＬＴ要求
信号により検出することができる。Since this HALT request signal is synchronized with the transfer operation, the operating condition of the transfer means 5 can be detected by the HALT request signal.

【００３９】また、プログラム実行手段２は、転送手段
５を動作させるために、転送処理のためのプログラムを
転送動作の前に起動するのであるが、後述のタスク属性
テーブルを各プログラム起動時に参照することにより、
転送処理プログラムの起動を検出することができるので
ある。Further, the program execution means 2 activates the program for the transfer processing before the transfer operation in order to operate the transfer means 5, but refers to a task attribute table described later at the time of each program activation. By
The activation of the transfer processing program can be detected.

【００４０】検出手段８では、転送手段５の動作を検出
すると、分離手段７に対して、システムバスとデータ転
送バスとを分離するための制御信号を送出するととも
に、後述の指示手段にも検出した旨を示す信号を出力す
る。When the detecting means 8 detects the operation of the transfer means 5, it sends a control signal for separating the system bus and the data transfer bus to the separating means 7 and also detects it in the instructing means described later. A signal indicating that it has been done is output.

【００４１】９はタスク属性テーブルで、図２に示すよ
うに、第１の記憶手段１に格納された各プログラムが入
出力手段４、転送手段５、第３の記憶手段６のうちのい
ずれかを使用するプログラムであるか否かの属性を示す
とともに、転送処理の起動用のプログラム（ＤＭＡ処理
タスク）であるか否かの属性を示すためのテーブルであ
る。Reference numeral 9 denotes a task attribute table. As shown in FIG. 2, each program stored in the first storage means 1 is one of the input / output means 4, the transfer means 5, and the third storage means 6. 3 is a table showing the attributes of whether or not the program is a program that uses the, and the attributes of whether or not the program is a program for starting transfer processing (DMA processing task).

【００４２】なお、タスク属性テーブル９は第１の記憶
手段１内の所定領域に設けても良いのである。The task attribute table 9 may be provided in a predetermined area in the first storage means 1.

【００４３】１０は指示手段で、プログラム実行手段２
により実行されるプログラムを指示するものである。Reference numeral 10 is an instruction means, which is the program execution means 2
To instruct the program to be executed by.

【００４４】実行されるプログラムは、３種類のタスク
に分類される。つまり、データ転送バスにより接続され
る入出力手段４、転送手段５、第３の記憶手段６のうち
のいずれかを使用するタスクと、いずれも使用しないタ
スクと、転送処理の起動用のタスクとに分類されるので
あるが、これらの分類（属性）に応じて、実行するプロ
グラムを指示するのである。The programs to be executed are classified into three types of tasks. That is, a task that uses any one of the input / output unit 4, the transfer unit 5, and the third storage unit 6 connected by the data transfer bus, a task that does not use any of them, and a task for starting the transfer process. The program to be executed is instructed according to these classifications (attributes).

【００４５】具体的には、実行されるプログラムは、第
１の記憶手段に格納されており、通常は、プログラム実
行手段２内に予め定められた優先順位に従って実行され
て行く。Specifically, the program to be executed is stored in the first storage means, and is normally executed in the program execution means 2 in accordance with a predetermined priority order.

【００４６】今、検出手段８により、転送手段５の転送
動作を示す信号が出力されたとすると、指示手段１０で
は、タスク属性テーブル９に示されたプログラム毎の属
性を参照しながら第１の記憶手段に格納されているプロ
グラムの優先順位を変更する。Now, assuming that the detection means 8 outputs a signal indicating the transfer operation of the transfer means 5, the instructing means 10 refers to the attribute of each program shown in the task attribute table 9 and makes the first storage. Change the priority of the programs stored in the means.

【００４７】つまり、その時点では前記２つのバスが分
離されているので、プログラム実行手段２により実行さ
れるプログラムとしては、データ転送バスに接続される
入出力手段４、転送手段５、第３の記憶手段６のいずれ
をも使用しないプログラムが優先されるように、優先順
位を変更するのである。That is, since the two buses are separated at that time, the program executed by the program executing means 2 includes the input / output means 4, the transfer means 5, and the third means connected to the data transfer bus. The priority order is changed so that a program that does not use any of the storage means 6 is given priority.

【００４８】そして、検出手段８により、転送手段５の
転送動作の終了を検出したときは、再び起動対象タスク
を全タスクにし、プログラムの優先順位を元に戻すよう
にする。Then, when the detecting means 8 detects the end of the transfer operation of the transferring means 5, all the tasks to be activated are set again and the priorities of the programs are restored.

【００４９】次に、本発明を１つのＣＰＵで複数のタス
クを時分割的に実行するリアルタイム・マルチタスクＯ
Ｓ（オペレーティング・システム）を使用したシステム
に用いた例として、本実施例の動作を説明する。Next, according to the present invention, a real-time multitasking O for executing a plurality of tasks in a time-division manner by one CPU
The operation of the present embodiment will be described as an example of application to a system using S (operating system).

【００５０】リアルタイム・マルチタスクＯＳは、複数
個のタスク（プログラム）Ｔ１、Ｔ２、・・・Ｔｉを実
時間で管理するオペレーティング・システムである。The real-time multitasking OS is an operating system for managing a plurality of tasks (programs) T1, T2, ... Ti in real time.

【００５１】まず、プログラム組み込み時に、予め各タ
スクの属性をタスク属性テーブル９に格納しておく。First, the attributes of each task are stored in the task attribute table 9 in advance when the program is incorporated.

【００５２】プログラム実行時は、タスクの起動毎に図
２に示したタスク属性テーブル９を参照して、ＤＭＡ処
理タスクが起動されるか否かを監視する。When the program is executed, the task attribute table 9 shown in FIG. 2 is referred to each time the task is activated, and whether or not the DMA processing task is activated is monitored.

【００５３】今、図３に示したようなシステムの動作状
態、タスク優先順位であるとすると、通常ＣＰＵはシス
テムの動作環境に従ってＯＳが決定した優先順位の最高
位のタスクＴ２から実行する。Now, assuming that the system operation state and task priority are as shown in FIG. 3, the CPU normally executes from the highest priority task T2 determined by the OS according to the system operating environment.

【００５４】ここで、タスクＴ１、Ｔ２、Ｔ３、Ｔ４、
Ｔ５のうち、タスクＴ２とＴ５はＤＭＡバスに接続され
た機器を使用し、他のタスクは使用しないものとする。Here, tasks T1, T2, T3, T4,
Among T5, tasks T2 and T5 use the device connected to the DMA bus and do not use other tasks.

【００５５】タスクＴ４が実行された時点で、入出力手
段４からＤＭＡ動作を開始する旨の割り込み信号が出力
されたとすると、プログラム実行手段（ＣＰＵ）２で
は、ＤＭＡ処理タスクＴｄが起動される。When the input / output unit 4 outputs an interrupt signal to start the DMA operation at the time when the task T4 is executed, the program execution unit (CPU) 2 starts the DMA processing task Td.

【００５６】ＤＭＡ処理タスクＴｄが実行されると、転
送手段５（ＤＭＡコントローラ）からプログラム実行手
段２に対してＨＡＬＴ要求信号が出力され、このＨＡＬ
Ｔ要求信号を検出手段８が検出することにより、分離手
段７を動作させてシステムバスとデータ転送バスを分離
するとともに、指示手段１０に制御信号を送り、指示手
段により、タスクの優先順位を変更する。When the DMA processing task Td is executed, a HALT request signal is output from the transfer means 5 (DMA controller) to the program execution means 2 and this HAL
When the detecting means 8 detects the T request signal, the separating means 7 is operated to separate the system bus from the data transfer bus, and a control signal is sent to the instructing means 10 to change the task priority order. To do.

【００５７】つまり、タスクの優先順位を、タスク属性
テーブル９を参照することにより、プログラム実行時に
データ転送バス（ＤＭＡバス）に接続される機器を使用
しないタスクの優先順位が上位になるように変更される
のである。That is, the priority of the task is changed by referring to the task attribute table 9 so that the priority of the task that does not use the device connected to the data transfer bus (DMA bus) at the time of executing the program becomes higher. Is done.

【００５８】図３の例では、ＤＭＡ処理タスクＴｄの終
了時、本来ならばタスクの優先順位が上位からＴ５、Ｔ
１、Ｔ３、Ｔ２、Ｔ１の順になるところ、Ｔ５とＴ２は
データ転送バスに接続された機器を使用するタスクなの
で、Ｔ１、Ｔ３、Ｔ１を繰り上げて、Ｔ１、Ｔ３、Ｔ
１、Ｔ５、Ｔ２の順位に変更する。In the example of FIG. 3, at the end of the DMA processing task Td, the task priority order is T5, T from the top.
In the order of T1, T3, T2, and T1, T5 and T2 are tasks that use the device connected to the data transfer bus. Therefore, T1, T3, and T1 are advanced to T1, T3, and T1.
Change the order to 1, T5, T2.

【００５９】ＤＭＡ処理タスクが終了すると、ＤＭＡ動
作が開始されるのであるが、すでにタスク優先順位は書
き換えられているので、ＤＭＡ動作中はデータ転送バス
を使用しないタスクが優先して起動される。When the DMA processing task ends, the DMA operation is started. However, since the task priority order has already been rewritten, tasks that do not use the data transfer bus are preferentially activated during the DMA operation.

【００６０】ＤＭＡ動作が終了すると、元のタスクの優
先順位に戻されるのである。本実施例によれば、従来の
メモリ・バッファードＤＭＡ方式のハードウェアを有す
るＩ／Ｏ処理装置に比べて、ＣＰＵの待ち時間が減少で
き、システム全体の動作効率を向上させることができる
のである。When the DMA operation is completed, the priority of the original task is restored. According to this embodiment, the waiting time of the CPU can be reduced and the operation efficiency of the entire system can be improved as compared with the I / O processing device having the conventional memory buffered DMA system hardware. ..

【００６１】[0061]

【発明の効果】以上のように、本発明のＩ／Ｏ処理装置
によれば、ＣＰＵを含みシステムバスに接続された系
と、データ転送バスに接続された系とを分離手段を介し
て接続し、通常動作時は、システムバスとデータ転送バ
スは接続されているが、検出手段により転送手段が動作
していることを検出したときには、分離手段によりシス
テムバスとデータ転送バスは分離されるとともに、指示
手段によりタスク属性テーブルを参照して、実行される
プログラムの順序を変更することにより、システムバス
に接続された第１の記憶手段および第２の記憶手段だけ
を用いて実行可能なプログラムを優先的に実行するよう
にしたので、ＣＰＵの待ち時間を減少させ、システム全
体の動作効率を向上させるＩ／Ｏ処理装置が提供でき
た。As described above, according to the I / O processing device of the present invention, the system including the CPU and connected to the system bus and the system connected to the data transfer bus are connected via the separating means. However, during normal operation, the system bus and the data transfer bus are connected, but when the detection means detects that the transfer means is operating, the separation means separates the system bus and the data transfer bus. By changing the order of the programs to be executed by referring to the task attribute table by the instructing means, it is possible to execute an executable program using only the first storage means and the second storage means connected to the system bus. Since the execution is performed with priority, it is possible to provide the I / O processing device that reduces the waiting time of the CPU and improves the operation efficiency of the entire system.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図２】同上に係るタスク属性テーブルを示す図であ
る。FIG. 2 is a diagram showing a task attribute table according to the above.

【図３】同上に係る動作説明図である。FIG. 3 is an operation explanatory diagram according to the above.

【図４】従来例を示すシステム構成図である。FIG. 4 is a system configuration diagram showing a conventional example.

【図５】他の従来例を示すシステム構成図である。FIG. 5 is a system configuration diagram showing another conventional example.

【符号の説明】[Explanation of symbols]

１ 第１の記憶手段 ２ プログラム実行手段 ３ 第２の記憶手段 ４ 入出力手段 ５ 転送手段 ６ 第３の記憶手段 ７ 分離手段 ８ 検出手段 ９ タスク属性テーブル １０ 指示手段 DESCRIPTION OF SYMBOLS 1 1st storage means 2 Program execution means 3 2nd storage means 4 Input / output means 5 Transfer means 6 3rd storage means 7 Separation means 8 Detection means 9 Task attribute table 10 Instructing means

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 複数のプログラムを格納する第１の記憶
手段と、第１の記憶手段に格納された複数のプログラム
のうちの一つを選択的に実行するプログラム実行手段
と、プログラムを実行する際にプログラム実行手段によ
り適宜使用されるデータを格納する第２の記憶手段と、
プログラム実行手段と第１の記憶手段と第２の記憶手段
とを接続するシステムバスと、外部の情報を入出力する
入出力手段と、入出力手段を使用して入出力するデータ
を格納する第３の記憶手段と、入出力手段と第３の記憶
手段との間でプログラム実行手段の介在なしにデータ転
送を行う転送手段と、入出力手段と第３の記憶手段と転
送手段とを接続するデータ転送バスと、転送手段が動作
していることを検出する検出手段と、検出手段により転
送手段の動作が検出されたとき、前記システムバスと前
記データ転送バスとを電気的に分離する分離手段とを有
してなるＩ／Ｏ処理装置において、前記プログラムが入
出力手段、転送手段および第３の記憶手段のいずれかを
使用するものであるか否かおよび転送手段を起動するた
めのものであるか否かを定義するためのタスク属性テー
ブルと、検出手段により転送手段の動作が検出されたと
き、第１の記憶手段に格納されたプログラムのうち、第
１の記憶手段および第２の記憶手段だけを用いて実行可
能なプログラムを優先的に実行するような制御信号をプ
ログラム実行手段に対して送出する指示手段とを付加し
たことを特徴とするＩ／Ｏ処理装置。1. A first storage means for storing a plurality of programs, a program execution means for selectively executing one of the plurality of programs stored in the first storage means, and a program execution. Second storage means for storing data used by the program execution means as appropriate,
A system bus connecting the program executing means, the first storing means and the second storing means, an input / output means for inputting / outputting external information, and a data storing input / output using the input / output means The third storage means, the transfer means for transferring data between the input / output means and the third storage means without intervention of the program execution means, the input / output means, the third storage means and the transfer means are connected. A data transfer bus, a detection means for detecting that the transfer means is operating, and a separation means for electrically separating the system bus and the data transfer bus when the operation of the transfer means is detected by the detection means. In an I / O processing device comprising: and whether the program uses any of the input / output means, the transfer means and the third storage means, and for starting the transfer means. Is there When the operation of the transfer means is detected by the detection means, only the first storage means and the second storage means of the programs stored in the first storage means are defined. An I / O processing device, characterized in that an instruction means for sending a control signal for preferentially executing an executable program to the program execution means is added.