JPH0294440A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0294440A JPH0294440A JP24398288A JP24398288A JPH0294440A JP H0294440 A JPH0294440 A JP H0294440A JP 24398288 A JP24398288 A JP 24398288A JP 24398288 A JP24398288 A JP 24398288A JP H0294440 A JPH0294440 A JP H0294440A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- refractory metal
- silicide layer
- wiring
- tungusten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000003870 refractory metal Substances 0.000 claims abstract description 47
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 34
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 34
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 238000000137 annealing Methods 0.000 abstract description 2
- 238000003475 lamination Methods 0.000 abstract 2
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 10
- 229910021342 tungsten silicide Inorganic materials 0.000 description 10
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
半導体装置用金属性配線の改良に関し、密着性が良好で
、抵抗が小さく、耐熱性の高い半導体装置用金属性配線
を提供することを目的とし、
本発明に係る半導体装置は、半導体層上に絶縁膜が形成
され、このｗＡ４＆ ＩＩＩの一部領域に開口が形成さ
れ、少なくともこの開口に接触して、前記の絶縁膜上に
、多結晶半導体層と第１のリフラクトリメタルシリサイ
ド層とリフラクトリメタル窒化物層と第１のリフラクト
リメタルシリサイド層よりリフラクトリメタルの含有量
の多い第２のりフうクトリメタルシリサイド層との積層
体よりなる配線が延在するように構成される。[Detailed Description of the Invention] [Summary] Regarding the improvement of metal wiring for semiconductor devices, the present invention aims to provide metal wiring for semiconductor devices that has good adhesion, low resistance, and high heat resistance. In the semiconductor device according to the above, an insulating film is formed on the semiconductor layer, an opening is formed in a part of the wA4&III, and a polycrystalline semiconductor layer and a third layer are formed on the insulating film in contact with at least the opening. A wiring formed of a laminate of a first refractory metal silicide layer, a refractory metal nitride layer, and a second refractory metal silicide layer having a higher content of refractory metal than the first refractory metal silicide layer is extended. configured to exist.
〔産業上の利用分野］
本発明は、半導体装置用金属性配線の改良に関する。特
に、半導体層との密着性を良好にし、抵抗を小さくし、
耐熱性を高くする半導体装置用金属性配線の改良に関す
る。[Industrial Application Field] The present invention relates to improvements in metal wiring for semiconductor devices. In particular, it improves adhesion with the semiconductor layer, reduces resistance,
This invention relates to improvements in metal wiring for semiconductor devices that increase heat resistance.
半導体層との密着性が良好で半導体層から剥離すること
がなく、電気抵抗が小さく、しかも、その後に経験する
高温工程において破を具するようなことがない等である
。そして、タングステンシリサイドにおいては、シリコ
ンの含有量が多いと半導体層との密着性を良好にし、タ
ングステンの含打率が多いと抵抗を低くすることは知ら
れている。It has good adhesion with the semiconductor layer, does not peel off from the semiconductor layer, has low electrical resistance, and does not break during the high-temperature process that will be performed later. In tungsten silicide, it is known that a high silicon content improves the adhesion with the semiconductor layer, and a high tungsten impregnation rate lowers the resistance.
（従来の技術〕
半導体装置用配線、特に、絶縁膜上に形成される配線に
は金属性配線が使用される。伝統的には、アルミニウム
が使用されていたが、耐熱性が高くないので、タングス
テン、チタン、モリブデン、タンタル等のリフラクトリ
メタルやそのソリコンとの合金であるリフラクトリメタ
ルシリサイドよりなる配線が開発され、さらに、半導体
層との密着性を改良する等の目的をもって、多結晶半導
体層とリフラクトリメタルシリサイド層との二重層より
なる配線が開発され今日に至っている。(Prior Art) Metallic wiring is used for wiring for semiconductor devices, especially wiring formed on insulating films.Traditionally, aluminum has been used, but since it does not have high heat resistance, Wiring made of refractory metal silicide, which is an alloy of refractory metals such as tungsten, titanium, molybdenum, and tantalum, and their solicons, has been developed. Interconnects consisting of a double layer of a metal silicide layer and a refractory metal silicide layer have been developed and are still available today.
か＼る半導体装置用配線に求められる特性は、〔発明が
解決しようとする課題〕
ところで、バイポーラトランジスタはＮ−Ｐ・ＮｊｌＪ
Ｉ域またはＰ−Ｎ−Ｐ領域の組み合わせであり、上記の
配線がＰ型領域とＮ型領域とを接続することが求められ
ることはしばしばである。また、６ＭＯ３にはｐチャン
ネル型電界効果トランジスタとｎチャンネル型電界効果
トランジスタとが共存するので、この場合も、上記の配
線がＰ型領域とＮ型領域とを接続する場合がある。The characteristics required for wiring for semiconductor devices are [problems to be solved by the invention] By the way, bipolar transistors are N-P/NjlJ.
It is a combination of I region or PNP region, and the above wiring is often required to connect the P type region and the N type region. Further, since a p-channel field effect transistor and an n-channel field effect transistor coexist in 6MO3, the above-mentioned wiring may connect the P-type region and the N-type region in this case as well.
上記の多結晶半導体層とリフラクトリメタルシリサイド
層との二重層よりなるポリサイドをこのような目的に使
用すると、その後になされる高温工程において、配線が
（妾続されている一方の、例えばＰ型頭域中の不純物と
してのボロン等がリフラクトリメタルソリサイド層中に
拡散し、極めて早い速度をもってリフラクトリメタルシ
リサイド層中を他方のＮ型領域にまで拡散する。一方、
同様にＮ型領域中の不純物としてのリン等がＰ型頭域中
に拡散し、Ｎ型領域またはＰ型領域と配線とのコンタク
ト抵抗がそれぞれ高くなってしまう。When polycide consisting of a double layer of a polycrystalline semiconductor layer and a refractory metal silicide layer is used for this purpose, wiring (on the other hand, for example, P-type Boron and the like as impurities in the head region diffuse into the refractory metal silicide layer and diffuse through the refractory metal silicide layer to the other N-type region at an extremely high speed.On the other hand,
Similarly, phosphorus or the like as an impurity in the N-type region diffuses into the P-type head region, increasing the contact resistance between the N-type region or the P-type region and the wiring, respectively.
また、ポリサイドをなす多結晶半導体層とタングステン
ソリサイド層との密着性を良好にし、剥離を防止するた
めに、一般にタングステンシリサイド中のシリコンのタ
ングステンに対するモル比は２以上のシリコンリンチと
されるので、タングステンシリサイドの比抵抗は太き（
なり、配線抵抗を十分低くすることができない。In addition, in order to improve the adhesion between the polycrystalline semiconductor layer forming polycide and the tungsten solicide layer and to prevent peeling, the molar ratio of silicon to tungsten in the tungsten silicide is generally set to silicon lynch of 2 or more. , the resistivity of tungsten silicide is large (
Therefore, the wiring resistance cannot be made sufficiently low.
本発明の目的は、この欠点を解消することにあり、密着
性が良好で、抵抗が小さく、耐熱性の高い半導体装置用
金属性配線を提供することにある。An object of the present invention is to eliminate this drawback, and to provide a metal wiring for a semiconductor device that has good adhesion, low resistance, and high heat resistance.
上記の目的は、半導体層（１）上に絶縁膜（２）が形成
され、この絶縁膜（２）の一部領域に開口（３）が形成
され、少なくともこの開口（３）に接触して、前記の絶
縁膜（２）上に延在する、多結晶半導体層（５）と第１
のリフラクトリメタルシリサイドＮ（６）とリフラクト
リメタル窒化物層（７）と第１のリフラクトリメタルシ
リサイド層（６）よりリフラクトリメタルの含有量の多
い第２のリフラクトリメタルシリサイド層（８）との積
層体よりなる配線（９）が形成されている半導体装置に
よって達成される。The above purpose is to form an insulating film (2) on a semiconductor layer (1), to form an opening (3) in a partial region of this insulating film (2), and to contact at least this opening (3). , a polycrystalline semiconductor layer (5) extending on the insulating film (2) and a first
a second refractory metal silicide layer (8) having a higher content of refractory metal than the first refractory metal silicide layer (6); ) is achieved by a semiconductor device in which the wiring (9) is formed of a laminate.
前記の第１のリフラクトリメタルシリサイド層（６）に
含まれるシリコンとリフラクトリメタルとのモル比は２
．５〜３．５：ｌが適当であり、また・前記の第１のリ
フラクトリメタルシリサイド層（６）よりリフラクトリ
メタルの含を量の多い第２のリフラクトリメタルシリサ
イド層（８）に含まれるリフラクトリメタルとシリコン
とのモル比は１〜ｔ、Ｓ：ｔが適当である。The molar ratio of silicon and refractory metal contained in the first refractory metal silicide layer (6) is 2.
．． 5 to 3.5:l is appropriate, and the second refractory metal silicide layer (8) contains a larger amount of refractory metal than the first refractory metal silicide layer (6). The appropriate molar ratio of refractory metal and silicon is 1 to t, S:t.
また、前記のリフラクトリメタルとしては、タングステ
ン、チタン、モリブデンまたはタンタルが適当である。Moreover, tungsten, titanium, molybdenum, or tantalum is suitable as the refractory metal.
第１のリフラクトリメタルシリサイド層６よりリフラク
トリメタルの含有量が多く比抵抗の少ない第２のリフラ
クトリメタルシリサイド層８の下面にリフラクトリメタ
ル窒化物層７が形成されているので、これがバリヤメタ
ルとして作用し、高温工程においてＰ型頭域中またはＮ
型領域中の不純物が、第２のリフラクトリメタルシリサ
イト層８中に拡散することがブロックされるので、−導
電型不純物が第２のリフラクトリメタルシリサイド層８
を介して反対導電型領域に拡散することが防止され、配
線のコンタクト抵抗が高くなることはない。Since the refractory metal nitride layer 7 is formed on the lower surface of the second refractory metal silicide layer 8, which has a higher content of refractory metal and lower specific resistance than the first refractory metal silicide layer 6, this is a barrier metal layer. in the P-type head region or N
Since the impurities in the type region are blocked from diffusing into the second refractory metal silicide layer 8, the − conductivity type impurities are prevented from diffusing into the second refractory metal silicide layer 8.
This prevents the contact resistance of the wiring from becoming high because it is prevented from diffusing into the opposite conductivity type region through the oxide.
第１のリフラクトリメタルシリサイト層らよりリフラク
トリメタルの含有量の多いリフラフ１リメタルシリサ４
ド層８は、これと密着性の悪い多結晶半導体層上に形成
されるのではなく、密着性の°よいリフラクトリメタル
窒化物層７上に形成されるので剥離することはない。ま
た、多結晶半導体層５とリフラクトリメタル窒化物層７
との間には、シリコンの含有量の多い第１のリフラクト
リメタルシリサイドＮ６が形成されているので、多結晶
半導体層５とシリコンの含有量の多い第１のリフラクト
リメタルシリサイド層６との間、および、シリコンの含
’ｆ１の多い第１のリフラクトリメタルシリサイド層６
とリフラクトリメタル’ｆＪ化物層７との間の密着性も
良く、配線のコンタクト抵抗は著しく小さくなる。なお
、シリコンの含有量の多い第１のリフラクトリメタルシ
リサイド層６は５０〜２００人と極めて薄く形成される
ので、Ｐ種領域またはＮ型領域中の不純物がこの中を横
方向に拡散することは抑制される。Riff Rough 1 Refract Remetal Silicate 4 having a higher content of refract remetal than the first Refract Remetal Silicite layer
The hard layer 8 is not formed on the polycrystalline semiconductor layer, which has poor adhesion, but is formed on the refractory metal nitride layer 7, which has good adhesion, so that it will not peel off. In addition, a polycrystalline semiconductor layer 5 and a refractory metal nitride layer 7
Since the first refractory metal silicide N6 with a high silicon content is formed between the polycrystalline semiconductor layer 5 and the first refractory metal silicide layer 6 with a high silicon content, and the first refractory metal silicide layer 6 containing a large amount of silicon.
The adhesion between the metal and the refractory metal'fJ compound layer 7 is also good, and the contact resistance of the wiring becomes extremely small. Note that since the first refractory metal silicide layer 6 with a high silicon content is formed extremely thinly by 50 to 200 layers, impurities in the P type region or the N type region can diffuse laterally therein. is suppressed.
以下、図面を参照しつ一１本発明に係る半導体装置につ
いて、半導体層上の相互に異なる導電型を有する２つの
領域を接続する配線を形成する場合の工程を説明して、
本発明の構成と特有の効果についてさらに明らかにする
。Hereinafter, with reference to the drawings, a process for forming a wiring connecting two regions having mutually different conductivity types on a semiconductor layer will be explained for a semiconductor device according to the present invention,
The structure and unique effects of the present invention will be further clarified.
第２図参照
例えば、シリコン基板ｌ上に二酸化シリコン絶縁膜２を
形成し、これをパターニングして配線コンタクト用開口
３および４を形成する。Refer to FIG. 2. For example, a silicon dioxide insulating film 2 is formed on a silicon substrate 1, and is patterned to form wiring contact openings 3 and 4.
第３図参照
ＣＶＤ法等を使用して多結晶シリコンＩｉ ５を２．０
００人厚程度に形成し、その上にレンスＩ・層ｌＯを形
成し、フォトリソグラフィー法等を使用してこれをパタ
ーニングし、前記の開口３に対応する領域に開口１０ａ
を形成し、こ−にｐ型不純物としてのボロン等を注入工
フルギー約３０ＫｅＶ、ドーズ量的３×１Ｏ１ＳｃＩ１
１〜２をもってイオン注入する。Refer to Figure 3. Using CVD method etc., polycrystalline silicon Ii 5 2.0
A lens I/layer IO is formed thereon, and patterned using photolithography or the like to form an opening 10a in a region corresponding to the opening 3.
This is then implanted with boron or the like as a p-type impurity at a fluorophore of approximately 30 KeV and a dose of 3×1O1ScI1.
1 to 2 are used for ion implantation.
第４図参照
レジスト層ｌＯを除去し、改めてレジスト層１１を形成
し、フォトリソグラフィー法等を使用してこれをパター
ニングし、前記の開口４に対応する領域に開口１１ａを
形成し、こ−にｎ型不純物とじてのリン等を注入エネル
ギー約４０ＫｅＶ、ドーズ量的５ ＸＩＯ”ｃｏ＋−”
をもってイオン注入する。Refer to FIG. 4, the resist layer 10 is removed, a new resist layer 11 is formed, and this is patterned using photolithography or the like to form an opening 11a in a region corresponding to the opening 4. Phosphorus as an n-type impurity is implanted with an energy of approximately 40 KeV and a dose of 5 XIO"co+-"
ion implantation.
以下に、異なる導電型領域間を接続する本発明に係る配
線の形成工程について説明する。Below, a process for forming a wiring according to the present invention that connects regions of different conductivity types will be described.
第５図参照
レジスト［１１を除去し、シリコンとタングステンとの
モル比が３．Ｓ：を程度の第１のタングステンシリサイ
ド層６をスパッタ法等を使用して１００人厚程度に形成
し、次いで、スパッタ法等を使用して窒化タングステン
層７を５００人ｆｆ程度に形成し、最後に、タングステ
ンとシリコンとのモル比が１．２：ｌ程度であり前記の
第１のタングステンシリサイドＮ６よりもタングステン
リンチな第２のタングステンシリサイド層８をスパッタ
法等を使用して２．０００人厚程度に形成する。Referring to FIG. 5, the resist [11] is removed and the molar ratio of silicon to tungsten is 3. S: A first tungsten silicide layer 6 of about 100 mm thick is formed using a sputtering method or the like, and then a tungsten nitride layer 7 is formed about 500 mm thick using a sputtering method or the like. Finally, a second tungsten silicide layer 8 having a molar ratio of tungsten to silicon of approximately 1.2:l and having a tungsten silicide concentration higher than that of the first tungsten silicide N6 is formed using a sputtering method or the like. Form to about human thickness.
第１図参照
前記の多結晶シリコン層５と第１のタングステンシリサ
イド層６と窒化タングステン層７と第１のタングステン
シリサイド層６よりタングステンの含有量が多い第２の
タングステンシリサ・イド１〜８とからなる積層体をバ
ターニングして、開口３と開口４とに接続し、両者間を
接続する配線９を形成し、次いで、ＣＶＤ法等を使用し
て約１ ｐｍ厚のＰＳＧ等からなるカバー絶縁膜１２を
形成する。Refer to FIG. 1. The polycrystalline silicon layer 5, the first tungsten silicide layer 6, the tungsten nitride layer 7, and the second tungsten silicide layers 1 to 8 having a higher tungsten content than the first tungsten silicide layer 6. A laminate made of the above is patterned to form a wiring 9 connecting the openings 3 and 4, and then a cover made of PSG or the like having a thickness of about 1 pm is formed using a CVD method or the like. An insulating film 12 is formed.
最後に、約１．ｌｏｏ’ｃにおいて約３０秒間アニール
をなし、先に多結晶シリコン層５に導入した不純物を固
相拡散して、シリコン層１の開口３と４とに対応する領
域にそれぞれＰ種領域１３とＮ型領域１４とを形成し、
同時に、これらの領域と配線９とのコンタクトを完成し
、さらにタングステンソリサイド層８を低抵抗化する。Finally, about 1. Annealing is performed for about 30 seconds in the loop'c, and the impurity previously introduced into the polycrystalline silicon layer 5 is solid-phase diffused to form P type regions 13 and N type regions in the regions corresponding to the openings 3 and 4 of the silicon layer 1, respectively. forming a mold region 14;
At the same time, contacts between these regions and the wiring 9 are completed, and the resistance of the tungsten solicide layer 8 is further reduced.
以上説明せるとおり、本発明に係る半導体装置において
は、リフラクトリメタルの含有量が多く、比抵抗の小さ
い第２のリフラクトリメタルシリサイド層の下にリフラ
フＩ・リメタル窒化物層が形成され、これがバリヤメタ
ルとして作用するので、高温工程でＰ型頭域中またはＮ
型領域中の不純物が前記の第２のリフラクトリメタルノ
リサイド層中に拡散することがブロックされ、−導電型
不純物が反対導電型領域にまで拡散することがなくなり
、配線１と不純物拡散領域とのコンタクト抵抗が大きく
なることはない。異なる導電型を有する２つの領域間の
間隔を、前記したような不純物拡散によるコンタクト抵
抗の増加を防ぐために大きくしていたが、これを小さく
することが可能となり、集積度の向上が可能となる。ま
た、リフラクトリメタルリッチで比抵抗の小さい第二の
リフラクトリメタルシリサイド層は、密着性のよいリフ
ラクトリメタル窒化物層の上に形成されるので剥離する
ことはなく、また、リフラクトリメタル窒化物層と多結
晶シリコン層との間には、シリコンリンチな第１のリフ
ラクトリメタルシリサイド層が形成されるので、この層
を介してリフラクトリメタル窒化物層と多結晶シリコン
層とは良好に密着し、配線のコンタクト抵抗は大幅に低
下する。以上の結果、本発明に係る配線は、そのシート
抵抗が１〜２オ一ム／口程度となり、従来技術に係る配
線のシート抵抗が４〜５オ一ム／口であったのに比べて
大幅に減少し、しかも密着性が良好で’Ａｌｌ ＡＩす
ることがな（、耐熱性にも優れている。As explained above, in the semiconductor device according to the present invention, a reflux I/remetal nitride layer is formed under the second refract metal silicide layer having a high content of refract metal and a low resistivity. Since it acts as a barrier metal, it can be used in the P-type head area or N
The impurities in the mold region are blocked from diffusing into the second refractory metallicide layer, and the - conductivity type impurities are prevented from diffusing into the opposite conductivity type region, so that the wiring 1 and the impurity diffusion region are The contact resistance will not increase. The distance between two regions with different conductivity types was previously increased to prevent an increase in contact resistance due to impurity diffusion as described above, but it is now possible to reduce this distance, thereby increasing the degree of integration. . In addition, the second refract metal silicide layer, which is rich in refract metal and has low resistivity, is formed on the refract metal nitride layer with good adhesion, so it does not peel off. Since the first refractory metal silicide layer with silicon nitride is formed between the material layer and the polycrystalline silicon layer, the refractory metal nitride layer and the polycrystalline silicon layer are well connected through this layer. The contact resistance of the wiring is greatly reduced. As a result of the above, the wiring according to the present invention has a sheet resistance of about 1 to 2 ohms/unit, compared to the sheet resistance of the wiring according to the conventional technology, which was 4 to 5 ohms/unit. In addition, it has good adhesion and does not cause 'All AI' (and has excellent heat resistance.
第１図は、本発明の一実施例に係る半導体装置の配線構
造の断面図である。
第２図〜第５図は、本発明の一実施例に係る半導体装置
の配線構造の工程図である。
１３・
・Ｐ型頭域、
１４・・・Ｎ型領域。FIG. 1 is a cross-sectional view of a wiring structure of a semiconductor device according to an embodiment of the present invention. 2 to 5 are process diagrams of a wiring structure of a semiconductor device according to an embodiment of the present invention. 13. P-type head area, 14... N-type area.
Claims (1)
上に、多結晶半導体層（５）と、第１のリフラクトリメ
タルシリサイド層（６）と、リフラクトリメタル窒化物
層（７）と、該第１のリフラクトリメタルシリサイド層
（６）よりリフラクトリメタルの含有量の多い第２のリ
フラクトリメタルシリサイド層（８）との積層体よりな
る配線（９）が延在してなる ことを特徴とする半導体装置。 ［２］前記第１のリフラクトリメタルシリサイド層（６
）に含まれるシリコンとリフラクトリメタルとのモル比
は２．５〜３．５：１であり、前記第２のリフラクトリ
メタルシリサイド層（８）に含まれるシリコンとリフラ
クトリメタルとのモル比は１〜１．８：１である請求項
１記載の半導体装置。 ［３］前記リフラクトリメタルは、タングステン、チタ
ン、モリブデンまたはタンタルである請求項１または２
記載の半導体装置。[Claims] [1] An insulating film (2) is formed on the semiconductor layer (1), an opening (3) is formed in a partial region of the insulating film (2), and at least the opening (3) in contact with the insulating film (2)
Above, a polycrystalline semiconductor layer (5), a first refractory metal silicide layer (6), a refractory metal nitride layer (7), and a refractory layer from the first refractory metal silicide layer (6). 1. A semiconductor device comprising an extended wiring (9) made of a laminate with a second refractory metal silicide layer (8) having a high content of refractory metal. [2] The first refractory metal silicide layer (6
) is 2.5 to 3.5:1, and the molar ratio of silicon to refractory metal contained in the second refractory metal silicide layer (8) is 2.5 to 3.5:1. 2. The semiconductor device according to claim 1, wherein the ratio is 1 to 1.8:1. [3] Claim 1 or 2, wherein the refractory metal is tungsten, titanium, molybdenum, or tantalum.
The semiconductor device described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24398288A JPH0294440A (en) | 1988-09-30 | 1988-09-30 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24398288A JPH0294440A (en) | 1988-09-30 | 1988-09-30 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0294440A true JPH0294440A (en) | 1990-04-05 |
Family
ID=17111946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24398288A Pending JPH0294440A (en) | 1988-09-30 | 1988-09-30 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0294440A (en) |
-
1988
- 1988-09-30 JP JP24398288A patent/JPH0294440A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4912543A (en) | Integrated semiconductor circuit having an external contacting track level consisting of aluminum or of an aluminum alloy | |
| US5055420A (en) | Process for fabricating semiconductor integrated circuit devices | |
| JPH07120653B2 (en) | Manufacturing method of monolithic integrated circuit | |
| US5705845A (en) | Semiconductor device with particular metal silicide film | |
| JPS6298642A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JPH0257707B2 (en) | ||
| JPH0294440A (en) | Semiconductor device | |
| JPS59197162A (en) | Semiconductor device | |
| JPS59169179A (en) | Semiconductor integrated circuit device | |
| JP3183793B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH05183117A (en) | Semiconductor device and manufacture thereof | |
| JP2665972B2 (en) | Method for manufacturing semiconductor device | |
| JP3095452B2 (en) | Method for manufacturing semiconductor device | |
| JPH0527975B2 (en) | ||
| JP3331671B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6347962A (en) | Semiconductor device | |
| JPS63193522A (en) | Manufacture of semiconductor device | |
| JPH03220772A (en) | Semiconductor device | |
| JPH0287531A (en) | Manufacture of semiconductor device | |
| JPH02194653A (en) | Mis transistor | |
| JPS6269679A (en) | Semiconductor device and manufacture of the same | |
| JPS63287052A (en) | Semiconductor integrated circuit device | |
| JPH04130730A (en) | Semiconductor integrated circuit device | |
| JPH10173132A (en) | Semiconductor device and its manufacture | |
| JPH0658899B2 (en) | Method for manufacturing semiconductor device |