JPH0293943A - ファジィ推論装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明はファジィ推論装置、特にその前件部の改良に
関する。

（ロ）従来の技術 近年、ファジィ推論を用いたコントローラ、種々の応用
機器等のファジィ推論装置が開発され、発表されている
。このファジィ推論装置は、入力信号とファジィルール
に対応するメンバシップ関数との適合割合を導出する前
件部と、ファジィルールの適合度合に応じた強さで出力
を出す後件部とを備えている。この内、前件部の働きを
、第３図に例示するメンバシップ関数について説明する
。第３図において、−１〜＋１は入力信号の変化範囲で
あり、ここでは０を中心に士■の範囲としている。ＮＬ
、ＮＭ、・・・、ＰＬはファジィルール記述時に用いら
れる言語値であって、ＮＬは負で非常に大きい、ＮＭは
負でかなり大きい、ＮＳは負でやや大きい、ＺＲはゼロ
、ＰＳは正でやや大きい、ＰＭは正でかなり大きい、Ｐ
Ｌは正で非常に大きいをそれぞれ示している。これら言
語値ＮＬ、・・・　ＰＬの各々の文字の下に示す三角形
（あるいは台形等）はそれぞれの言語値に対応するメン
バシップ関数であって、０〜１００％の分布を示してい
る。例えば第３図において、ｉで記した入力が加えられ
ると、ＰＳとの適合度（適合割合）が約６７％、ＰＭと
の適合度は３３％となる。ここで仮に前件部のルールが
［もしく■「）、入力がＰＳなら・・・」あるいは「も
し、入力がＰＭなら・・・」であれば、前件部の出力は
６７％あるいは３３％であり、ルールにＰＳ、ＰＭ以外
の言語値が用いられていると前件部の出力は０％である
。

デジタル信号が入力される前件部では、従来、入力信号
とルールとの適合度はメンバシップ関数を入力ｉの関数
で表し、入力ｉに対して演算する方法か、あるいは予め
入力ｉに対する出力を計算してＸＹ千画面上プロットし
て座標値を得て、その答えをメモリに記憶させ、入力ｉ
をアドレスとして与え、メモリから読出すいわゆるプロ
グラマブルロジックメモリ方式で求めていた。

（ハ）発明が解決しようとする課題 上記した従来方式による前件部における適合度の抽出は
メンバシップ関数の形を任意に設定できるという利点が
ある反面、演算方式は計算に時間がかかる上、回路が複
雑になるという問題があるし、プログラマブルロジック
メモリ方式は、大容量のメモリを必要とするという問題
があるこの発明は、上記問題点に着目してなされたもの
であって、筒車な構成で高速に処理をなし得る前件部を
提供することを目的としている。

（ニ）課題を解決するための手段及び作用この発明のフ
ァジィ推論装置の前件部は、複数のビットよりなるデジ
タル化された入力信号を受ける入力部と、コード化され
たルール信号を受けるルール信号入力部と、前記人力信
号の一部のビットと前記ルール信号とにより、ルールと
入力信号との適合の有無を判別するルール適合判別手段
と、前記入力信号の前記一部のビット以外の他のビット
を用いて適合ルールの適合度を導出する手段とから構成
されている。

この前件部では、複数ビットのデジタル入力信号のうち
、一部のビットでルールの適合の有無が判別されるとと
もに、前記一部のビット以外の他の複数のビットが適合
度を示すデータとして出力される。そのため、短時間で
、ルール適合の有無判別と適合度の導出が行われる。

（ホ）実施例 以下、実施例により、この発明をさらに詳細に説明する
。

第１図は、この発明の一実施例を示す前件部の論理回路
図である。この実施例回路では、１０．１１　・・・　
ｉ、及びｉ、の８ビツトから構成されるデジタル入力信
号が入力される。８ビツトのうちｉ、の１ビツトは正負
を示し、ｉｓ””１は負を、ｉｓ　＝Ｏは正をそれぞれ
示す。他の７ビツトは入力値（Ｉ６　：最上位ビット、
１０　：最下位ビット）である。これにより、入力範囲
−Ｉ〜＋１に対する入力ｉの各ビット値は第２図の下部
に示すようになる。ここではＬ、＋６、＋５の３ビツト
分で一■〜＋■の範囲が８領域に分割され、各領域はそ
れぞれの領域内で＋４、・・・　１つの５ビツト分で３
２分割されている。これらの入力信号に対応するＮＬ、
ＮＭ、・・・、ＰＬのメンバシップ関数を第２図の上部
に示す。

第１図の回路において、入力信号の下位ビットｉ４、・
・・　ｉｏがそれぞれ個別にＮＡＮＤ回路Ｇ４、Ｇ３、
・・・、Ｇｏの入力の一端に加えられており、入力信号
の上位ビットｉ６、ｉ、がＮＡＮＤ回路Ｇの入力端に個
別に接続され、ＮＡＮＤ回路Ｇの出力端は、ＮＡＮＤ回
路Ｇ４、・・・、Ｇ、の他の入力端に接続されている。

また、ＮＡＮＤ回路Ｇ４、・・・、Ｇｏの各出力端は、
ＮＡＮＤ回路ＣＩ４、Ｇ１３、・・・、Ｇ、。、ＯＲ回
路ＧＺ４、Ｇ２３、・・・、Ｇ２゜、ＮＡＮＤ回路Ｇ、
４、Ｇ３３、・・・、Ｇ３゜とから構成される適合度出
力回路１０に接続されている。

入力信号のビットｉｓ、Ｉ６がＯＲ回路Ｇ６の入力端に
接続され、さらにビットｉ、がインバータＮ５に接続さ
れている。また、入力信号のビットＩＳ、１６、Ｉｓが
排他ＯＲ回路Ｇ０５、Ｇい、ｃｐｓの入力の一端に接続
され、さらにビットｉ５と、ＯＲ回路Ｇ６の出力端と、
インバータＮ、の出力端がそれぞれ排他ＯＲ回路Ｇ　２
ｓ、Ｇ２４、Ｇａｓの入力の一端に接続されている。ｒ
ｏ　％　ｒ＋　ｓ　　ｒｓはルールを示すコード信号で
あり、ビットｒ。は排他ＯＲ回路Ｇ１５とＧａ、の、ビ
ットｒ、は排他ＯＲ回路ＣＩ６、ＣＺ６の、ビットｒ、
は排他ＯＲ回路ＧｌｓとＣｐｓの入力の他端に加えられ
るように接続されている。また、ビットｒ０、ｒｌがＯ
Ｒ回路Ｇｌ、Ｉの入力端に個別に接続されている。排他
ＯＲ回路Ｇ１ｓとＯＲ回路ＧＩＨの出力端がＡＮＤ回路
Ｇ１．の入力端に接続され、排他ＯＲ回路Ｇ６１、Ｇ１
６及びＡＮＤ回路ＣＩ７の各出力端がＮＯＲＯＲ回路Ｇ
６入力端に接続され、排他ＯＲ回路ＧＺＳ、Ｇ２いＧ２
８の各出力端が、ＮＯＲＯＲ回路Ｇ６入力端に接続され
ている。ＮＯＲＯＲ回路ＧＩｌｌ力端は直接、ＮＯＲＯ
Ｒ回路Ｇ６出力端はインバータＮ７を介して適合度出力
回路１０に接続されている。

ＯＲ回路Ｇｈ、インバータＮ、を含み、インバータＮ７
までの各ＯＲ回路、ＡＮＤ回路、排他ＯＲ回路、ＮＯＲ
回路、インパークでルール適合の有無を判別する判別回
路１１を構成している。

なお、各ルールＮＬ、・・・　ＰＬＯピッ）ｒｅ、ｒｌ
　、ｒｔによるコードは、ＮＬ＝１１１、ＮＭ＝１１０
、ＮＳ＝　ｌ　Ｏｔ、ＺＲ＝＊ＯＯ（＊はＯでも１でも
よい）。ＰＳ＝ＯＯＩＳＰＭ＝０１０、ＰＬ＝０１１と
定めている。

今、上記実施例回路において、ピッＦｌｂ、ｉｓがとも
に「１」なら、ＮＡＮＤ回路Ｇ回路力が「０」となり、
ＮＡＮＤＡＮＤ回路−・・、Ｇ、の出力ＯＡ、、・・・
ＯＡ、は全て「１」となる。これは第２図のメンバシッ
プ関数のア部に相当する。また、入力のビットｌｓＳ　
ｉｈ、ｔｓをそのまま出力ＯＡいＯＡ　ｈ、ＯＡ、とす
る場合、ビットｉ４、ｉ、がともにｒｌ、となる場合以
外の時はＮＡＮＤ回路Ｇ回路力が「１」となるので、Ｎ
ＡＮＤ回路Ｇ４、・・・、Ｇｏの各出力ＯＡ４、・・・
ＯＡ、は入力ビツト１４、・・・　１０の反転されたも
のとなる。

これは、例えばＯより一■側では、１４、・・・　１０
の各ビットが負側から見てｒｌ　１１１１」〜「０ｏｏ
ｏｏＪとなるものが反転してｒｏｏｏｏｏ」〜’ＩＩＩ
ＩＩＪとなるものであり、これらのＯＡ、　、ＯＡ６、
・・・、ＯＡ、よりなる第１グルーの出力は、第２図の
メンバシップ関数のイ部に相当する。

入力信号のビット１８をそのまま出力ＯＢ、とじて、Ｏ
Ｒ回路Ｇ６の出力を出力ＯＢ、として、インバータＮＳ
の出力を出力ＯＢ　ｓとし、インバータＮ４、・・・、
Ｎｏの出力を出力ＯＢ４、・・・ＯＢ、とじて、出力Ｏ
Ｂ、　、ＯＢｂ　、−・・、ＯＢ。

が第２グループ出力となる。この場合、入力ビットｉ５
、＋６、ＩＳに対し、出力ＯＢＳ、ＯＢ６、ＯＢｓは、
となる。そして、ビット１６％ＩＳがともに「０」とな
る時以外は、ＮＡＮＤ回路Ｇ回路力が「ｌ」となるので
、ＮＡＮＤ回路Ｇ４、・・・Ｇｏの各出力端は入力Ｉ４
、・・・　１０の反転されたものとなり、したがって、
インバータＮ４、・・・Ｎｏの出力、つまり出力ＯＢ、
、・・・、ＯＢ　ｏは、入力信号のビット！４　、・・
・ｉｏがそのまま出力される。これは、例えば０より一
■側では１４、・・・ｉｏの各ビットが負側から見てｒ
ｌ　１１１１Ｊ〜ｒｏｏｏｏｏ、となるものが、出力も
そのままｒｌ　１１１１Ｊ〜ｒ０００００」となるもの
であり、これらのＯＢ８、ＯＢｂ、・・・、ＯＢ、より
なる第２グループの出力は、第２図のメンバシップ関数
のつ部に相当する。

第１グループの出力のＯＡ、　、ＯＡｂ、ＯＡＳとルー
ルコードｒｏ、ｒｌ−、ｒｅが一致すると、ルール適合
判別回路１１のＮＯＲ回路Ｇ１８からの適合信号が出力
回路１０に入力され、出力ＯＡ、、・・・、ＯＡ、の５
ビット分がそのまま、つまり入力ビットｔ４、・・・　
１０が反転された信号がそのまま出力回路１０から適合
度を示す信号０４、・・・０゜として出力される。

他方、第２グールブの出力のＯＢ、　、ＯＢｂ、０８％
とルールコードｒｔ、ｒｏ、ｒｓが一致すると、適合判
別回路１１のＮＯＲＯＲ回路Ｇ２比力端に適合信号が出
力され、インバータＮ、を介して出力回路１０に入力さ
れ、ＯＡ４、・・・、ＯＡ。

の５ビット分が反転されて、つまり入力ビットと同様の
信号がそのまま出力回路１０から適合度を示す信号０４
、・・・、０゜として出力される。

今、例えば入力信号が第２回に示す］、であり、各入力
ビットＩＳ、１６、・・・　１０がｒｌｏｌｌｌｌｌｏ
Ｊであると、ルールコードｒＯ１ｒｌ、ｒ８がｒｌｏｌ
、で入力された時、ＯＡ、、ＯＡ６、ＯＡｓのｒｌｏｌ
」と一致が取れ、適合判別回路１１がルールＮＳの適合
信号を出力するとともに、出力回路１０からは入力ビッ
ト！４　、・・・　１０が反転されたＯＡ４、・・・、
ＯＡｏ、つまり「００００１」の適合度を出力する０４
、・・・、０゜として導出される。また、第２グループ
の出力ＯＢ、、０Ｂ−１ＯＢｓはｒｌｌＯＪとなるので
、ルールコードｒ０、１、ｒ、がｒｌｌＯＪで入力され
た時、適合判別回路１１がルールＮＭの適合信号を出力
するとともに、出力回路１０からは入力ビットｉ４、・
・・１０がそのままである出力ＯＢ、、・・・、ＯＢｏ
、つまりｒｌｌｌｌＯＪの適合度が出力０４、・・・、
０゜として導出される。

また、例えば、入力信号が第２図に示す■２であり、各
入カビノドコード１ｓｓ１６、・・・　１０が「ＯＯ１
００００１Ｊであるとルールコードｒ０、ｒ、　　　ｒ
、がｒｏｏｌＪで入力された時、ＯＡ、、ＯＡ６、ＯＡ
５のｒｏｏｌＪと一部が取れ、適合判別回路１１がルー
ルＰＳの適合信号を出力するとともに、出力回路１０か
らはこれに応じ、入力ビット１４、・・・　１０が反転
されたＯＡ、　、・・・ＯＡｏ、つまりｒｌ　１１１０
Ｊが適合度０４、−・・Ｏｏとして出力される。また、
第２グループの出力ＯＢ、　、ＯＢ、　、ＯＢ、がｒｏ
ｌｏ、となるので、ルールコードｒ０、３、ｒ、がｒｏ
　１０Ｊで入力された時、適合判別回路１１がルールＰ
Ｍの適合度を出力するとともに、出力回路１ｏがらは入
力ビットｉ４、・・・　１０、そのままのＯＢ４、−・
、ＯＢ。、っまりｒｏｏｏｏｌ、が適合度ｏ４、・・・
、０゜として出力される。

なお、上記実施例において、インバータＮ４、・・・、
Ｎｏは、出力ＯＢ４、・・・、ＯＢ、を説明するために
便宜上設けたものであり実際には不要である。

また、上記実施例では、入力信号の範囲を−Ｉ〜＋■と
したが、この発明はもちろん単極性の場合にも適用でき
る。また、入力ビツト数も（１＋７）ビットに限られる
ものではない。

また、メンバシップ関数は二等辺三角形状のものを例に
上げたが、重なり方が相違したり、あるいは台形の場合
であってもよい。要するに、入力側メンバシップ関数が
固定されており、且つその傾きが正負あるもの直線で、
同じ値であるならこの発明が適用できる。

また、上記実施例は、論理回路で実現したが、本発明は
これに限るものではなく、ソフトウェア処理によって実
現されるものも含まれるこというまでもない。

（へ）発明の効果 この発明によれば、デジタル入力信号とルールコードを
入力し、入力信号の一部のビットとルールコードに基づ
いてルール適合の有無を判別し、入力信号の前記一部の
ビットとは別の他のビットにより適合度を出力するもの
であるから、格別複雑な演算や大容量のメモリを要せず
、極めて簡単な構成で高速にルール適合割合を出力する
前件部が得られる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すファジィ推論装置
の前件部の回路図、第２図は、同前件部の動作説明に供
するデジタル入力信号とメンバシップ関数の一例を示す
図、第３図は、−船釣な言語値メンバシップ関数を示す
図である。 １０：適合度出力回路、 １１：適合判別回路、 ｉ５　・ｉ６　・・・・・ｉｏ　：入力信号、ｒｏ　・
ｒ、　　・「５　：ルールコード。 特許出願人　　　　　立石電機株式会社代理人　　弁理
士　　中　１１　茂　信手続ン甫正書 （自発） 事件の表示 昭和６３年特許願第２４７７７７号 発明の名称 ファジィ推論装置の前件部 補正をする者 事件との関係　特許出願人 住所　　京都市右京区花園土堂町１０番地名称　　（２
９４）立石電機株式会社 代表者　立石義雄 ４、代理人 住所 呂６０４ 京都市中京区壬生賀陽御所町３番地の１京都幸ビル５Ｆ 補正の対象 ７、補正の内容 （１）明細書の第２ページの第１Ｏ行目から第１４行目
にかけて「Ｎ１．は負で非常に大きい、・・・・・・を
それぞれ示している。」とあるのを、ｒＮＬは負で大き
い、ＮＭは負で中ぐらい、ＮＳは負で小さい、ＺＲはゼ
ロ、ＰＳは正で小さい、ＰＭは正で中ぐらい、ＰＬは正
で大きいをそれぞれ示している。」と補正する。 （２）明細書の第２ページの第２０行目に「３３％」と
あるのを「約３３％」と補正する。 （３）明細書の第７ページの第１５行目から第１６行目
にかけて［ｒｏ、　＋、ｒｓＪとあるのを「ｒ颯、ｒＩ
％　　ｒｏ　Ｊと補正する。 （４）明細書の第９ページの第４行目から同ページ下よ
り第１０行目にかけて、 「トＬ、Ｉａ、ｉ、に対し、出力ＯＢ、、ＯＢ、、・・
・・・・となる。」とあるのを、 「トＩｔ、ｉｂ、ｉ５に対し、出力ＯＢ、　、０Ｂ６０
Ｂ、は、 となる。」と補正する。 （５）図面の第１図を別紙の通り補正する。 添付書類の目録 （１）訂正図面（第１図） １通 以 上

Claims (1)

【特許請求の範囲】
1. （１）　複数のビットよりなるデジタル化された入力信
   号を受ける入力部と、コード化されたルール信号を受け
   るルール信号入力部と、前記入力信号の一部のビットと
   前記ルール信号とにより、ルールと入力信号との適合の
   有無を判別するルール適合判別手段と、前記入力信号の
   前記一部のビット以外の他のビットを用いて適合ルール
   の適合度を導出する手段とからなるファジイ推論装置の
   前件部。