DE68926557T2 - Fuzzy Computersystem - Google Patents

Fuzzy Computersystem

Info

Publication number
DE68926557T2
DE68926557T2 DE68926557T DE68926557T DE68926557T2 DE 68926557 T2 DE68926557 T2 DE 68926557T2 DE 68926557 T DE68926557 T DE 68926557T DE 68926557 T DE68926557 T DE 68926557T DE 68926557 T2 DE68926557 T2 DE 68926557T2
Authority
DE
Germany
Prior art keywords
fuzzy inference
processing circuit
bits
fuzzy
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE68926557T
Other languages
English (en)
Other versions
DE68926557D1 (de
Inventor
Tanichi C O Omron Tateisi Ando
Kazuaki C O Omron Tate Urasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
S Aqua Semiconductor LLC
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63233579A external-priority patent/JPH0282320A/ja
Priority claimed from JP63247777A external-priority patent/JP2560801B2/ja
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Publication of DE68926557D1 publication Critical patent/DE68926557D1/de
Application granted granted Critical
Publication of DE68926557T2 publication Critical patent/DE68926557T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00Computing arrangements based on specific mathematical models
    • G06N7/02Computing arrangements based on specific mathematical models using fuzzy logic
    • G06N7/04Physical realisation
    • G06N7/043Analogue or partially analogue implementation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S706/00Data processing: artificial intelligence
    • Y10S706/90Fuzzy logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Molecular Biology (AREA)
  • Fuzzy Systems (AREA)
  • Biomedical Technology (AREA)
  • Algebra (AREA)
  • Artificial Intelligence (AREA)
  • Health & Medical Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Feedback Control In General (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Fuzzy- Schlußfolgerungs-Verarbeitungsvorrichtung und ein Computer-System zur Durchführung eines Fuzzy-Schlußfolgerungsvorgangs.
  • Beschreibung des Standes der Technik
  • Computer werden infolge des Fortschritts der Computer- Techniken und der Realisation niedriger Preise für die Hardware auf allen Gebieten der Gesellschaft verwendet.
  • Herkömmliche Computer haben jedoch insofern ein Problem, als ein von dem System handzuhabendes Objekt streng modelliert ist und die Programmführung im einzelnen in Übereinstimmung mit dem Modell beschrieben werden muß. Es ist daher extrem schwierig, das Programm zur Handhabung eines Objekts zu formen, das nicht streng modelliert werden kann. Dies liegt daran, daß herkömmliche Computer-Programme fundamental auf der Grundlage einer Verarbeitung von Binärdaten, die durch 1 und 0 ausgedrückt werden, ausgebildet sind. Bei herkömmlichen Computern ist bei der Ausbildung von Programmen eine strenge Beschreibung durch numerische Ausdrücke zur Durchführung einer Bedingungsunterscheidung erforderlich.
  • In den letzten Jahren wurden zur Durchführung von Schlußfolgerungen auf der Grundlage der Fuzzy-Theorie Dinge entwickelt, die man Fuzzy-Computer, Fuzzy-Steuergerät, Fuzzy-Schlußfolgerungsvorrichtung und dergleichen nennt (beispielsweise "NIKKEI ELECTRONICS", Nr. 426, Seiten 129 - 152, 27. Juli 1987). Zu den Fuzzy-Schlußfolgerungsvorrichtungen gehört eine Vorrichtung mit einer speziellen Architektur unabhängig vom Analog- oder Digitaltyp und eine Vorrichtung, die den herkömmlichen Digital- Computer verwendet. Ein Schaltungsaufbau der Vorrichtung mit einer speziellen Architektur nur für Fuzzy-Schlußfolgerung ist kompliziert. Andererseits benötigt die den digitalen Computer verwendende Vorrichtung einen Speicher zur Speicherung von Daten, die eine Zugehörigkeitsfunktion angeben. Der Speicher muß eine ziemlich große Speicherkapazität haben.
  • Ein Fuzzy-Computer-System gemäß dem Oberbegriff des Patentanspruchs 1 ist aus IEEE Expert, Band 1, Nr. 3, 1986, New Yor, US, Seiten 55-62 bekannt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist im Hinblick auf die Probleme solcher herkömmlicher Computer konzipiert, und es ist eine Aufgabe der Erfindung, ein Fuzzy-Computer-System zu verwirklichen, bei welchem ein Objekt, das nicht streng modelliert werden kann und einen unscharfen Teil hat, unter Verwendung der Fuzzy- Theorie gehandhabt werden kann.
  • Eine weitere Aufgabe der Erfindung ist die Schaffung einer Fuzzy-Schlußfolgerungs-Verarbeitungsvorrichtung, bei welcher ein Teil der Fuzzy-Schlußfolgerung (der Vordersatz- bzw. Voraussetzung-Prozeß der Fuzzy-Schlußfolgerungsregel) mit hoher Geschwindigkeit mittels eines einfachen Aufbaus durchgeführt werden kann.
  • Das Fuzzy-Computer-System gemäß der Erfindung ist im Anspruch 1 definiert.
  • Es folgt nun eine detaillierte Erläuterung in Bezug auf eine Ausführungsform, welche eine Schaltung verwendet, die bereits als Fuzzy-Schlußfolgerungsverarbeitungsschaltung durch den Anmelder der vorliegenden Erfindung vorgeschlagen worden ist, d.h. eine Schaltung, bei welcher eine Zugehörigkeitsfunktion durch Spannungssignale ausgedrückt wird, die auf eine Anzahl von (beispielsweise 25) Leitungen verteilt sind, wobei die Fuzzy- Schlußfolgerung durch direkte Verwendung der auf die Leitungen verteilten Signale durchgeführt wird (siehe beispielsweise JP-A- 63-123117 oder U.S. Patent Anmeldung Ser. No. 116777 oder EP-A- 0268182). Natürlich können jedoch verschiedene Arten von Hardware-Systemen, wie etwa eine spezielle Schaltung zur Handhabung eines Digital-Signals und dergleichen, als Fuzzy- Schlußfolgerungsverarbeitungsschaltung der Erfindung angewandt werden. Eine Voraussetzung-Verarbeitungsvorrichtung gemäß der Erfindung zur Durchführung einer Verarbeitung des Voraussetzung- Teils einer Fuzzy-Schlußfolgerungsregel ist im Anspruch 3 definiert.
  • Gemäß der Erfindung erfolgt eine Diskriminierung in Bezug darauf, ob das Eingangssignal innerhalb eines Bereichs liegt, der durch die eingestellte Zugehörigkeitsfunktion abgedeckt ist oder nicht, durch Verwendung bestimmter Bits aus einer Anzahl von Bits, die das Eingangssignal aufbauen, Daten, die die Adaption angeben, werden unter Verwendung der anderen Bits des Eingangssignals nach Maßgabe des Diskriminationsergebnisses erstellt, und diese Daten oder Daten, die null angeben, werden ausgegeben. Der Vorgang für den Voraussetzung-Teil der Fuzzy-Regeln kann daher mit hoher Geschwindigkeit mit einem extrem einfachen Aufbau erzielt werden, ohne daß es notwendig wäre, komplizierte Rechenoperationen und einen Speicher großer Kapazität zu verwenden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 i ein Blockschaltbild, welches den Aufbau eines Fuzzy-Computer-Systems zeigt;
  • Fig. 2 ist ein Blockschaltbild, welches ein praktisches Beispiel einer Fuzzy-Schlußfolgerungsverarbeitungsschaltung und ihrer Schnittstelle zeigt;
  • Fig. 3 ist ein Blockschaltbild, welches ein weiteres Beispiel einer Fuzzy-Schlußfolgerungsverarbeitungsschaltung und ihrer Schnittstelle zeigt;
  • Fig. 4 ist ein Graph, welcher ein Beispiel von Zugehörigkeitsfunktionen zeigt;
  • Fig. 5 ist ein Schaltbild, welches ein praktisches Beispiel einer Voraussetzung-Verarbeitungsschaltung zeigt;
  • Fig. 6 ist ein Diagramm zur Erläuterung der Arbeitsweise der in Fig. 5 gezeigten Schaltung.
  • DETAILLIERTE BESCHREIBUNG EINER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Fig. 1 zeigt einen Aufbau eines Fuzzy-Computer-Systems gemäß der Erfindung.
  • Das Fuzzy-Computer-System weist auf: eine CPU 10; digitale Speicher; eine Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22; eine Fuzzy-Schlußfolgerungsverarbeitungsschaltung-Schnittstelle 21; Mittel 13 zur Steuerung der Arbeitsweise des Systems von außen; Mittel 16 zur Eingabe von Daten in die Fuzzy-Schlußfolgerungsverarbeitungsschaltung; und Mittel 19 zur Verwendung des Ergebnisses des Prozesses der Fuzzy-Schlußfolgerungsverarbeitungsschaltung. Die obigen Komponenten sind durch einen Bus miteinander verbunden.
  • Ein RAM 11 und ein ROM 12 werden als digitale Speicher verwendet. Der RAM 11 speichert verschiedene Daten sowie Schlußfolgerungsregeln, Zugehörigkeitsfunktionen und dergleichen für die Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22. Der ROM 12 speichert ein Programm, welches durch die CPU 10 ausgeführt wird.
  • Die CPU 10 steuert das gesamte System und steuert insbesondere die Dateneingabe/ausgabe sowie die Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22 nach Maßgabe des im ROM 12 gespeicherten Programms.
  • Die Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22 führt den Vorgang der Fuzzy-Schlußfolgerung aus. Die Fuzzy-Schlußfolgerungsverarbeitungsschaltungs-Schnittstelle 21 verbindet die CPU 10 und die Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22. Aufbau der Schnittstelle 21 und der Schaltung 22 werden später im einzelnen beschrieben.
  • Ein Terminal 15 und eine Terminal-Schnittstelle 14 zur Verwendung des Terminals 15 sind als Mittel 13 zur Steuerung des Systems von außen vorgesehen. Das Terminal 15 weist eine Bildschirmanzeige und eine Tastatur auf. Das Terminal 15 wird zum Betreiben des Systems, zum Einstellen und ändern von Regel und Zugehörigkeitsfunktion, zur Anzeige von Daten und dergleichen verwendet.
  • Die Mittel 16 zum Eingeben von Daten von außen sind eine Fuzzy-Eingangsschnittstelle zum Eingeben von Signalen beispielsweise von externen Sensoren 18 oder dergleichen und enthalten beispielsweise drei A/D Wandler 17. Die CPU 10 ruft Daten von den Sensoren 18 oder dergleichen ab, die mit außen verbunden sind, und steuert so, daß die Eingangsdaten durch die A/D-Wandler 17 in die digitalen Signale und weiter in die Fuzzy-Daten umgewandelt werden, wonach die Fuzzy-Daten auf die Fuzzy-Schlußfolgerungsverarbeitungsschaltungs-Schnittstelle 21 gegeben werden können.
  • Die Mittel 19 zur Verwendung des Ergebnisses des Prozesses der Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22 enthalten eine Fuzzy-Ausgangsschnittstelle zur Ausgabe eines Steuersignals nach außen. In der Ausführungsform ist die Fuzzy-Ausgangsschnittstelle durch einen D/A-Wandler 20 gebildet und gibt ein analoges Steuersignal nach außen aus.
  • In Fig. 1 sind die Mittel 13 zur Steuerung des Systems von außen mit der CPU 10 über den Bus verbunden, die Mittel 13 können aber auch durch ein anderes System, wie etwa eine Leistungsschalter-Schaltung oder dergleichen, verwirklicht sein.
  • In Fig. 1 sind die Mittel 16 zur Eingabe von Daten in die Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22 und die Mittel 19 zur Verwendung des Ergebnisses des Prozesses der Fuzzy- Schlußfolgerungsverarbeitungsschaltung 22 mit der CPU 10 über den Bus verbunden. Die Mittel 16 und 19 können jedoch mit der Fuzzy- Schlußfolgerungsverarbeitungsschaltung 22 direkt verbunden sein, oder die Daten können in die und von den Mitteln 16 und 19 über das Terminal 15 eingegeben bzw. ausgegeben werden.
  • Fig. 2 zeigt ein Beispiel des Aufbaus der Schnittstelle 21 und der Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22. In dem Diagramm sind binäre Busse als leere Pfeile gezeigt, während eine Anzahl von (beispielsweise 25) Leitungen zur Übertragung einer Spannungssignalverteilung, die die Zugehörigkeitsfunktion angibt, als schraffierte Pfeile gezeigt sind.
  • Die Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22 kann die Schlußfolgerungen unter Verwendung von r Fuzzy-Schlußfolgerungsregeln (genannt Modus ponens, Wenn-Dann Regeln) durchführen. Zu diesem Zweck werden r Fuzzy-Schlußfolgerungswerke 30 vorgesehen. Die Schlußfolgerungswerke 30 haben eine Architektur, die auf eine Regel mit zwei Fuzzy-Aussagen im Voraussetzung-Teil der Implikation angewandt wird. Fuzzy-Mengen (oder Zugehörigkeitsfunktionen) im Voraussetzung-Teil der Implikation werden durch Ai und Bi (i = 1 bis r) und eine Fuzzy-Menge (oder Zugehörigkeitsfunktion) im Folge-Teil der Implikation wird durch Ci (i = 1 bis r) ausgedrückt. Andererseits werden Fuzzy-Mengen (oder Zugehörigkeitsfunktionen) der Prämisse durch A' und B' ausgedrückt. Jedes Schlußfolgerungswerk 30 weist auf: eine C-MIN- Schaltung (Korrespondenz-MIN-Schaltung) 32, welche A' und Ai erhält; eine C-MIN-Schaltung 33, welche B' und Bi erhält; eine E- MAX-Schaltung (Ensemble-MAX-Schaltung) 341 welche eine Ausgabe der C-MIN-Schaltung 32 erhält; und eine E-MAX-Schaltung 35, welche eine Ausgabe der C-MIN-Schaltung 33 erhält; eine gesteuerte MIN-MAX-Schaltung 36, welche Ausgaben der E-MAX-Schaltungen 34 und 35 erhält; eine Trunkierungsschaltung 37, welche eine Ausgabe der Schaltung 36 als Trunkierungseingabe erhält und das Ci durch die Trunkierungseingabe herausschneidet (MIN-Operation). Eine Ausgabe der Trunkierungsschaltung 37 drückt ein Schlußfolgerungsergebnis Ci' aus. Die gesteuerte MIN-MAX-Schaltung 36 führt die MIN-Operation oder MAX-Operation nach Maßgabe einer Steuereingabe aus. Ausgaben aller Schlußfolgerungswerke 30 werden durch die C-MAX-Schaltung 31 addiert, so daß ein Schlußfolgerungs- Endergebnis C' gewonnen wird.
  • Auf der Grundlage von der CPU 10 gegebenen Daten gibt die Fuzzy-Schlußfolgerungsverarbeitungsschaltungs-Schnittstelle 21 die Zugehörigkeitsfunktionen A', B', Ai, Bi und Ci sowie ein Steuersignal der gesteuerten MIN-MAX-Schaltung 36 auf die Schlußfolgerungswerke 30. Die Schnittstelle 21 ermöglicht der CPU 10 auch, das Schlußfolgerungsergebnis C' der Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22 abzurufen. Die Schnittstelle 21 enthält Zugehörigkeitsfunktionsausgabe-Schnittstellen 41. Die Schnittstelle 41 ist ein Zugehörigkeitsfunktionsgenerator (im folgenden als MFG bezeichnet). Der MFG 41 umfaßt eine Verriegelungsschaltung 43 und einen Spannungsverteilungsgenerator 42. Die MFGs 41 sind für alle obiger Zugehörigkeitsfunktionen A', B', Ai, Bi und Ci vorgesehen. Codes (Labels), die die Zugehörigkeitsfunktionen angeben, werden von der CPU 10 über den Bus auf die Verriegelungsschaltung 43 gegeben. Eine Spannungsverteilung, die die Zugehörigkeitsfunktion angibt, die dem auf die Verriegelungsschaltung 43 gegebenen Code entspricht, wird vom Spannungsverteilungsgenerator 42 erzeugt und auf das zugehörige Schlußfolgerungswerk 30 gegeben. Die Schnittstelle 21 weist auch Verriegelungsschaltungen 44 zur Zwischenspeicherung der Codes, die die Steuersignale der gesteuerten MIN-MAX-Schaltung 36 angeben, auf. Die Codes werden ebenfalls von der CPU 10 gegeben.
  • Die Schnittstelle 21 weist ferner eine Schlußfolgerungsergebniseingabe-Schnittstelle 45 zum Aufgeben des Schlußfolgerungsergebnisses C', welches von der Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22 gewonnen wird, auf die CPU 10 auf. Die Schnittstelle 45 enthält A/D-Wandler 46, die mit den einzelnen Leitungen zur Ausgabe der Spannungsverteilungen, die die Schlußfolgerungsergebnisse C' angeben, verbunden sind. Spannungen der Leitungen werden in die Digitalsignale umgewandelt und sequentiell der CPU 10 über die Busse eingegeben.
  • Die Schnittstelle 21 enthält ferner einen Defuzzifizierer 47 zur Umwandlung des Schlußfolgerungsergebnisses C' in die deterministischen Werte und einen A/D-Wandler 48 zur Umwandlung einer Analogausgabe des Defuzzifizierers 47 in ein Digitalsignal. Eine Ausgabe des A/D-Wandlers 48 wird über den Bus auf die CPU 10 gegeben.
  • Wenn die CPU 10 Daten (Codes) in alle Zugehörigkeitsfunktionsausgabe-Schnittstellen 41 und Verriegelungsschaltungen 44 als MIN-MAX-Schaltungssteuerschnittstellen einschreibt, führt die Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22 den Fuzzy- Schlußfolgerungsprozeß durch und gibt das Ergebnis des Prozesses aus. Das Ergebnis des Prozesses, das von der Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22 ausgegeben worden ist, wird von der CPU 10 über die Schnittstelle 45 oder den Defuzzifizierer 47 gelesen, so daß das Ergebnis des Prozesses verwendet werden kann.
  • Wie oben erwähnt, kann die CPU 10 eine Fuzzy-Schlußfolgerung mit dem einzelnen Schreibvorgang in die Verriegelungsschaltungen 43 und 44 der Schnittstelle 21 nach Maßgabe des im ROM 12 befindlichen Programms durchführen. Durch Änderung der Regeln kann die Fuzzy-Schlußfolgerung auch wiederholt ausgeführt werden. Die Codes können auch in die Schnittstelle auf der Grundlage des Schlußfolgerungsergebnisses geschrieben werden.
  • Bei der Ausführungsform kann der Anwender das System auch durch Bedienung des Terminals 15 steuern. Beispielsweise können das Einstellen der Regel, das Beginnen der Schlußfolgerung und das Beenden der Schlußfolgerung auch vom Terminal 15 aus durchgeführt werden. Beispielsweise werden die Befehle, die dem Einstellen der Regel, dem Beginnen der Schlußfolgerung und dem Beenden der Schlußfolgerung entsprechen auf SET, RUN bzw. STOP gesetzt. Der SET-Befehl wird durch "SET rule code" eingegeben. Wenn der SET-Befehl eingegeben ist, setzt die CPU 10 die entsprechende Regel aus dem RAM 11 in die Schnittstelle 21. Wenn der RUN Befehl eingegeben ist, läßt die CPU 10 die Ausführung der Fuzzy-Schlußfolgerung zu. Das Format zur Ausführung der Fuzzy- Schlußfolgerung ist unterschiedlich, abhängig von dem durch das System zu behandelnden Objekt. Bei einer Anwendung auf eine Steuerung beispielsweise, führt die CPU 10 wiederholt die Fuzzy- Schlußfolgerung auf der Grundlage der Eingabedaten der Sensoren 18 durch und steuert die außen angeschlossenen Geräte.
  • Wenn der Anwender den STOP-Befehl über das Terminal 15 während der Durchführung der Fuzzy-Schlußfolgerung eingibt, beendet die CPU 10 die Fuzzy-Schlußfolgerung und wird in die Eingabe-Wartebetriebsweise zurückgeführt.
  • Bei der Ausführungsform können die Signale der Sensoren 18 oder dergleichen über die drei A/D-Wandler 17 eingegeben werden.
  • Die CPU 10 wandelt die nicht-Fuzzy-Werte, wie etwa Daten, die aus den A/D-Wandlern 17 eingegeben werden, in die Zugehörigkeitsfunktionen um und speichert diese im RAM 11 oder setzt diese in die Schnittstelle 21 für die Fuzzy-Schlußfolgerung.
  • Im folgenden werden nun Modifikationen zusammengefaßt.
  • (1) Mittel zur Speicherung des Programms.
  • Bei der oben beschriebenen Ausführungsform ist das Programm in dem P-ROM gespeichert worden. Es ist jedoch auch möglich, ein System so zu realisieren, daß das Programm in einem RAM gespeichert wird. Das Programm kann auch in der CPU vorgesehen sein oder es kann auch aus einer externen Speichervorrichtung ausgelesen werden.
  • (2) Aufbau des Speichers
  • Wenn die notwendige Speicherkapazität klein ist, kann der Speicher auch in der CPU eingebaut sein.
  • (3) Aufbau der Fuzzy-Schlußfolgerungsverarbeitungsschaltung
  • Die Fuzzy-Schlußfolgerungsverarbeitungsschaltung kann auch als digitale Schaltung aufgebaut sein.
  • (4) Fuzzy-Schlußfolgerungsverarbeitungsschaltungs-Schnittstelle
  • Da ein und diesselbe Zugehörigkeitsfunktion für verschiedene Objekte verwendet werden kann, ist es nicht stets erforderlich, sie umzuschreiben. In diesem Fall kann die Zugehörigkeitsfunktion auch durch eine Methode eingestellt werden, die sich von der der Ausführungsform unterscheidet.
  • Bei der Ausführungsform wurde die Zugehörigkeitsfunktion mit dem Spannungsverteilungsgenerator erzeugt, die Zugehörigkeitsfunktion kann aber auch unter Verwendung des D/A-Wandlers oder sowohl des D/A-Wandlers und Analog-Multiplexers generiert werden.
  • Ferner können Fuzzy-Schlußfolgerungswerke mit fester Regel ebenfalls verwendet werden. Andererseits besteht, wenn die Logik, die im Voraussetzung-(Vordersatz-)Teil verwendet wird, bereits als UND oder ODER bestimmt worden ist, keine Notwendigkeit, die gesteuerte MIN-MAX-Schaltung zu verwenden, sondern sie kann durch eine MIN- oder eine MAX-Schaltung aufgebaut sein. Die Steuereingabe der gesteuerten MIN-MAX-Schaltung kann auch durch einen Schalter oder einen Steckstift statt durch die CPU eingestellt werden.
  • (5) Mittel zur Steuerung des Systems von außen
  • Bei der Ausführungsform wurde das System von außen unter Verwendung des Terminals gesteuert, es ist aber auch möglich, das System durch ein Signal unter Verwendung einer externen E/A- Schnittstelle zu steuern. Ein solches System ist wirkungsvoll zur Steuerung eines Roboters, einer Maschine oder dergleichen.
  • Anstelle des Terminals können auch eine E/A-Vorrichtung, wie etwa eine Tastatur, eine Bildanzeige oder dergleichen kombiniert werden. Es ist auch möglich, das System mit einer Kommunikationsschaltung zu verbinden und das System aus einer entfernten Position zu steuern.
  • Die Schnittstellenschaltung zwischen CPU und außen ist nicht stets zur Steuerung des Systems von außen erforderlich. Beispielsweise kann die Aktivierung des Systems durch Einschalten der Spannungsquelle gesteuert werden. In diesem Fall kann der Zeitpunkt für das Starten des Arbeitens nach Aktivierung durch das Programm auch verzögert werden. Ferner kann zur Synchronisierung mit einem externen pHänomen, wie etwa einer Zeit, das System auch mit einer Uhrschaltung kombiniert sein. Andererseits kann das System auch durch eine Anomalie der Spannungsquelle oder dergleichen gesteuert werden.
  • (6) Mittel zur Eingabe von Daten in die Fuzzy-Schlußfolgerungsverarbeitungsschaltung
  • Bei obiger Ausführungsform wurden Daten unter Verwendung des A/D-Wandlers eingegeben, und die Fuzzy-Zugehörigkeitsfunktionen wurden in die Fuzzy-Schlußfolgerungsverarbeitungsschaltung über die Fuzzy-Schlußfolgerungsverarbeitungsschaltungs-Schnittstelle eingegeben. Es sind jedoch beispielsweise auch die folgenden verschiedenen Eingabesysteme zusätzlich zu obigem Eingabesystem in Betracht zu ziehen.
  • Wenn die Fuzzy-Schlußfolgerungsbearbeitungsschaltung als Digitalschaltung aufgebaut ist, sind die A/D-Wandler nicht erforderlich und es ist ausreichend, beispielsweise durch Verriegelungsschaltungen zu verbinden. Ein Teil der Funktionen, die durch die Fuzzy-Schlußfolgerungsverarbeitungsschaltung und das Programm bei der Ausführungsform realisiert sind, können auch durch externe Schaltungen und den Aufbau der Fuzzy-Schlußfolgerungsverarbeitungsschaltung realisiert werden, und die Programme können auch modifiziert sein.
  • Die Signale können auch direkt von den externen Sensoren oder dergleichen her in die Fuzzy-Schlußfolgerungsverarbeitungsschaltung unter Verwendung einer Schnittstellenschaltung oder dergleichen ohne Verwendung der CPU eingegeben werden. Es ist auch möglich, einen solchen Aufbau vorzusehen, daß die Signale durch das externe System in die Fuzzuy-Information umgewandelt werden und die Fuzzy-Information direkt in die Fuzzy-Schlußfolgerungsverarbeitungsschaltung eingegeben wird.
  • Es ist auch möglich, einen solchen Aufbau vorzusehen, daß der Anwender die Signale am Terminal oder dergleichen eingibt und daß sie durch das Programm der digitalen CPU umgewandelt und eingegeben werden. Der Anwender kann die Fuzzy-Information auch direkt am Terminal oder dergleichen eingeben.
  • Zugehörigkeitsfunktionen, die von anderen Fuzzy-Computern ausgegeben worden sind, können ebenfalls eingegeben werden. In einem solchen Fall ist es nicht stets erforderlich, das System mit den anderen Fuzzy-Computern direkt zu verbinden, sondern die Daten, die einmal auf einer Magnetplatte oder dergleichen aufgezeichnet worden sind, können ebenfalls verwendet werden, wie im folgenden noch erläutert wird.
  • Die Daten, die durch Verarbeitung mit dem digitalen Computer mit dem Programm hergeleitet worden sind, können auch in die Fuzzy-Schlußfolgerungsverarbeitungsschaltung eingegeben werden.
  • Daten können auch durch Simulation durch den digitalen Computer gebildet und der Fuzzy-Schlußfolgerungsverarbeitungsschaltung eingegeben werden. Ein solches System ist wirkungsvoll, wenn das Arbeiten des Fuzzy-Computers analysiert oder dergleichen wird.
  • Daten, die vorher aufgezeichnet worden sind, können ebenfalls der Fuzzy-Schlußfolgerungsverarbeitungsschaltung eingegeben werden. Beispielsweise ist es auch möglich, einen solchen Aufbau zu wählen, daß die von den Sensoren oder dergleichen eingegebenen Daten zunächst auf einer Speichervorrichtung, wie etwa einer Magnetplatte oder dergleichen, aufgezeichnet werden und die Daten, nachdem sie nach Maßgabe des Programms gelesen worden sind, der Fuzzy-Schlußfolgerungsverarbeitungsschaltung eingegeben werden.
  • Wenn die eingegebenen Daten deterministische Werte sind, die von den Sensoren oder dergleichen gewonnen werden, ist es nicht stets erforderlich, die Fuzzy-Operation im Voraussetzung-Teil mit dem Format der Zugehörigkeitsfunktion, wie in obiger Ausführungsform, auszuführen. Fig. 3 zeigt einen Teil von Beispielen der Schnittstelle 21 und der Fuzzy-Schlußfolgerungsverarbeitungsschaltung 22 in einem Fall, wo deterministische Werte eingegeben werden. Für Eingaben a und b von den Sensoren oder dergleichen sind Zugehörigkeitsfunktionsschaltungen (MFCs) 38 zur Ausgabe der Signale, die den den Eingaben a und b entsprechenden Funktionswert angeben, vorgesehen. Konstanten (Scheitelposition und dergleichen) zur Spezifizierung der Zugehörigkeitsfunktionen der MFCs werden über die Busse von der CPU 10 auf Konstanteneinstellschaltungen 39 gegeben und ferner den MFCs 38 in für die MFCs 38 geeigneten Formaten eingegeben. Ausgaben der beiden MFCs 38 werden als Trunkierungseingabe der Trunkierungsschaltung 37 über eine MIN-Schaltung 36a eingegeben.
  • (7) Mittel zur Verwendung des Ergebnisses des Prozesses der Fuzzy-Schlußfolgerungsverarbeitungsschaltung
  • Bei der Ausführungsform wurden die ausgegebene Zugehörigkeitsfunktion der Fuzzy-Schlußfolgerungsverarbeitungsschaltung über die A/D-Wandler der CPU eingegeben und die Daten verarbeitet und danach das verarbeitete Signal durch den D/A-Wandler in das analoge Steuersignal umgewandelt. Die verschiedenen folgenden anderen Mittel können jedoch beispielsweise ebenfalls als Mittel zur Verwendung des Prozeßergebnisses in Betracht gezogen werden.
  • Daten oder Signale können direkt von der Fuzzy-Schlußfolgerungsverarbeitungsschaltung nach außen ohne Verwendung der CPU ausgegeben werden. Beispielsweise kann im Falle der Steuerung eines Geräts oder dergleichen ein Steuersignal auch direkt von der Fuzzy-Schlußfolgerungsverarbeitungsschaltung unter Verwendung einer Schnittstellenschaltung ausgegeben werden.
  • Es ist auch möglich, einen solchen Aufbau vorzusehen, daß die Signale als Daten auf das Terminal, Drucker oder dergleichen ausgegeben werden, womit der Anwender in die Lage versetzt wird, die Daten oder dergleichen zu lesen. Als Ausgabeformat wird beispielsweise ein System in Betracht gezogen, bei welchem die Zugehörigkeitsfunktion direkt als numerische Werte ausgegeben wird, ein System, bei welchem die Zugehörigkeitsfunktion als Graph dargestellt wird, ein System, bei welchem die Zugehörigkeitsfunktion als Sprachausdruck, wie etwa "leicht heiß" ausgegeben wird, und dergleichen. Die Zugehörigkeitsfunktion wird auf einem Aufzeichnungsmedium, wie etwa einem Magnetband oder dergleichen aufgezeichnet und kann auch später verwendet werden.
  • Die Ausgabe der Fuzzy-Schlußfolgerungsverarbeitungsschaltung kann auch als Eingabe für andere Fuzzy-Computer verwendet werden. In diesem Fall ist es nicht stets erforderlich, das System mit den anderen Fuzzy-Computern direkt zu verbinden, sondern Daten, die einmal auf eine Magnetplatte oder dergleichen aufgezeichnet worden sind, können, wie später noch erläutert wird, ebenfalls verwendet werden.
  • Die Ausgabe der Fuzzy-Schlußfolgerungsverarbeitungsschaltung kann auch von dem Programm des digitalen Computers verwendet werden. Wenn beispielsweise ein Roboter, eine Maschine oder dergleichen durch das Programm des digitalen Computers gesteuert wird, kann durch Kombination mit der Fuzzy-Schlußfolgerung der mit dem gewöhnlichen Programm schwierig zu verarbeitende Teil ergänzend durch Fuzzy-Schlußfolgerung verarbeitet werden.
  • Andererseits kann durch Kombination mit einem Programm zur Durchführung der Schlußfolgerung, wie etwa AI (Artificial Intelligence; künstliche Intelligenz), der Teil, der nicht bedingungslos als JA oder NEIN bestimmt werden kann, mit der Fuzzy-Schlußfolgerung verarbeitet werden.
  • Bei der Fuzzy-Schlußfolgerungsverarbeitungsschaltung wird die Fuzzy-Schlußfolgerung dessen, was modus ponens (Wenn-Dann- Regel) genannt wird, ausgeführt. Die Wenn-Dann-Regel wird durch das folgende Format ausgedrückt.
  • Wenn a = A und b = B, dann c = C
  • Es wird nun der Fall betrachtet, wo a und b als deterministische Werte, wie Eingangssignale von den Sensoren oder dergleichen, anstelle einer Fuzzy-Menge gegeben sind. Wie in dem Fall der in Fig. 3 gezeigten MFCs wird eine Schaltung zur Erzeugung eines Funktionswerts (Grads) einer Zugehörigkeitsfunktion A oder B (ein solcher Funktionswert wird als Adaption der Eingabe a oder b an die Zugehörigkeitsfunktion A oder B bezeichnet), wenn die Eingabe a oder b gegeben ist, Voraussetzung-Verarbeitungsschaltung genannt. Die Fuzzy-Schlußfolgerung wird ausgeführt, indem das Ergebnis des Prozesses des Voraussetzung-Teils (die obige Adaption oder das Ergebnis der MIN- oder MAX-Operation einer Anzahl von Adaptionen) auf die Zugehörigkeitsfunktion C des Folge-(Hintersatz-)Teils gegeben werden.
  • Wie in Fig. 4 gezeigt, werden sieben Arten von Zugehörigkeitsfunktionen mit der Form eines gleichschenkligen Dreiecks angenommen. NL bezeichnet Negativ Groß (Negative Large); NM gibt Negativ Mittel (Negative Medium) an; NS Negativ Klein (Negative Small); ZR Nahezu Null (Almost Zero) ; PS Positiv Klein (Positive Small) ; PM Positiv Mittel (Positive Medium) ; und PL Positiv Groß (Positive Large). Die Eingabe a hat einen Bereich von -I bis +I.
  • Wenn ZR als Zugehörigkeitsfunktion A in die Wenn-Dann-Regel eingesetzt wird, wird, wenn die Eingabe a auf die Voraussetzung- Verarbeitungsschaltung gegeben wird, eine Adaption a&sub1; der Eingabe a auf die ZR von der Verarbeitungsschaltung ausgegeben. Wenn PS als Zugehörigkeitsfunktion A gesetzt wird, wird, wenn die Eingabe a gegeben ist, eine Adaption a&sub2; der Eingabe a auf die PS gewonnen.
  • Ein praktisches Beispiel der Voraussetzung-Verarbeitungsschaltung zur Gewinnung der Adaption der Eingabe a an die eingestellte Zugehörigkeitstunktion, wenn die Eingabe wie oben erwähnt gegeben ist, wird nun unter Bezugnahme auf die Fig. 5 und 6 beschrieben.
  • Fig. 5 zeigt die Voraussetzung-Verarbeitungsschaltung und Fig. 6 ist ein Diagramm zur Erläuterung des Arbeitens der Verarbeitungsschaltung. Anders als bei den in Fig. 3 gezeigten MFCs wird das Eingangssignal A als digitales Signal auf die Voraussetzung-Verarbeitungsschaltung gegeben, und eine Adaption (Ausgabe) der Eingabe a an die eingestellte Zugehörigkeitsfunktion wird ebenfalls durch einen digitalen Wert ausgedrückt. Das Eingangssignal a wird durch acht Bits i&sub0;, i&sub1;, ..., i&sub6;, und is ausgedrückt. Das Bit is gibt das positive oder negative Vorzeichen der Eingabe a an. Wenn is = 1, ist die Eingabe a ein negativer Wert. Wenn is = 0, ist die Eingabe a ein positiver Wert. Die anderen sieben Bits i&sub0; bis i&sub6; geben den Absolutwert der Eingabe a an. i&sub6; ist das höchstwertige Bit. i&sub0; ist das niedrigstwertige Bit. Die Werte der Bits der Eingabe a in einem Eingabebereich von -I bis +I werden, wie im unteren Teil der Fig. 6 gezeigt, eingestellt. Der Bereich von -I bis +I wird in acht Bereiche durch drei Bits is, i&sub6; und i&sub5; unterteilt. Jeder der acht Bereiche wird in 32 Bereiche durch fünf Bits i&sub4;, ..., i&sub0; in jedem Bereich unterteilt. Die Zugehörigkeitsfunktionen von NL, NM, ..., PL sind im oberen Teil der Fig. 6 gezeigt.
  • Bei der Schaltung der Fig. 5 werden die niedrigeren Bits i&sub4;, ..., i&sub0; des Eingangssignals jeweils individuell auf einen Eingangsanschluß einer jeden von NICHT-UND-Schaltungen G&sub4;, G&sub3;, ..., G&sub0; gegeben. Die höheren Bits i&sub6; und i&sub5; des Eingangssignals sind an die Eingänge einer NICHT-UND-Schaltung G angeschlossen. Ausgänge der NICHT-UND-Schaltung G sind mit den anderen Eingängen der NICHT-UND-Schaltungen G&sub4;, ..., G&sub0; verbunden. Ausgänge der NICHT-UND-Schaltung G&sub4;, ..., G&sub0; sind an eine Adaptionsausgabeschaltung 50 angeschlossen, die enthält: NICHT-UND-Schaltungen G&sub1;&sub4;, G&sub1;&sub3;, ..., G&sub1;&sub0;, ODER-Schaltungen, G&sub2;&sub4;, G&sub2;&sub3;, ..., G&sub2;&sub0; und NICHT- UND-Schaltungen, G&sub3;&sub4;, G&sub3;&sub3;, ..., G&sub3;&sub0;.
  • Die Bits i&sub5; und i&sub6; des Eingangssignals werden auf die Eingänge der ODER-Schaltung G&sub6; gegeben. Ferner ist das Bit i&sub5; an einen Inverter N&sub5; angeschlossen. Die Bits is, i&sub6; und i&sub5; des Eingangssignals werden an den einen Eingang eines jeden von Exclusiv-ODER-Schaltungen G&sub1;&sub5;, G&sub1;&sub6; und G&sub1;&sub5; gegeben. Ferner sind das Bit is, Ausgänge der ODER-Schaltung G&sub6; und Ausgänge des Inverters N&sub5; mit dem einen Eingang eines jeden von Exklusiv-ODER-Schaltungen G2s, G&sub2;&sub6; und G&sub2;&sub5; verbunden.
  • r&sub0;, r&sub1; und rs bezeichnen Codes, die die Art der Zugehörigkeitsfunktion a in der Regel angeben, die in der Voraussetzung- Verarbeitungschaltung eingestellt worden ist. Die Codes sind so definiert, daß NL = 111, NM = 110, NS = 101, ZR = *00 (* kann entweder auf 0 oder 1 gesetzt werden), PS = 001, PM = 010 und PL = 011. Die Codes werden so bestimmt, daß sie eine enge Beziehung zu den Codes haben, die die Bits is, i&sub6; und i&sub5; umfassen, die die Eingabedaten des Bereichs angeben, der durch die einzelnen Zugehörigkeitsfunktionen abgedeckt ist.
  • Das Bit r&sub0; ist an die anderen Eingänge der Exklusiv-ODER- Schaltungen G&sub1;&sub5; und G&sub2;&sub5; angeschlossen. Das Bit r&sub1; ist an die anderen Eingänge der Exclusiv-ODER-Schaltungen G&sub1;&sub6; und G&sub2;&sub6; angeschlossen. Das Bit rs ist mit den anderen Eingängen der Exklusiv-ODER-Schaltungen G1s und G2s verbunden. Die Bits r&sub0; und r&sub1; sind mit den Eingängen einer ODER-Schaltung G1R verbunden. Ausgänge der Exklusiv-ODER-Schaltung G1s und Ausgänge der ODER- Schaltung G1R sind mit Eingängen einer UND-Schaltung G&sub1;&sub7; verbunden. Ausgänge der Exklusiv-ODER-Schaltung G&sub1;&sub5; und G&sub1;&sub6; und UND- Schaltung G&sub1;&sub7; sind mit Eingängen einer NICHT-ODER-Schaltung G&sub1;&sub8; verbunden. Ausgänge der Exklusiv-ODER-Schaltungen G&sub2;&sub5;, G&sub2;&sub6; und G2s sind mit Eingängen einer NICHT-ODER-Schaltung G&sub2;&sub7; verbunden. Ausgänge der NICHT-ODER-Schaltung G&sub1;&sub8; sind direkt mit der Adaptionsausgangsschaltung 50 verbunden. Ausgänge der NICHT-ODER- Schaltung G&sub2;&sub7; sind mit der Adaptionsausgabeschaltung 50 über einen Inverter N&sub7; verbunden. Eine Gate-Steuerschaltung 51 ist durch die ODER-Schaltungen, UND-Schaltungen, Exklusiv-ODER- Schaltungen und NICHT-ODER-Schaltungen, welche in einem Bereich von der ODER-Schaltung G&sub6; und dem Inverter N&sub5; bis zum Inverter N&sub7; in Fig. 5 vorgesehen sind, und durch die oben erwähnten Inverter aufgebaut. Die Gate-Steuerschaltung 51 diskriminiert, ob das Eingangssignal a innerhalb eines Bereichs liegt, der durch die Zugehörigkeitsfunktion A (irgendeine von NL bis PL) der Regel, die in der Voraussetzung-Verarbeitungsschaltung gesetzt worden ist, abgedeckt wird, womit die Gates (Gruppe von NICHT-UND- Schaltungen) der Adaptionsausgabeschaltung 50 gesteuert werden.
  • Bei der Schaltung der Ausführungsform wird, wenn beide Bits i&sub6; und i&sub5; auf "1" zugesetzt sind, die Ausgabe der NICHT-UND- Schaltung G auf "0" zugesetzt, und alle Ausgaben OA&sub4;, ..., OA&sub0; der NICHT-UND-Schaltungen G&sub4;, ..., G&sub0; werden auf "1" zugesetzt. Diese Ausgaben entsprechen einem L&sub1;-Abschnitt der Zugehörigkeitsfunktion der Fig. 6
  • In anderen Fällen als dem Fall, wo beide Bits i&sub6; und i&sub5; auf "1" zugesetzt sind, wird die Ausgabe der NICHT-UND-Schaltung auf "1" zugesetzt. Die Ausgaben OA&sub4;, ..., OA&sub0; der NICHT-UND-Schaltungen G&sub4;, ..., G&sub0; führen zu den Bits, die durch Invertieren der Eingabebits i&sub4;, ..., 10 gewonnen werden. Dies bedeutet, daß beispielsweise auf der negativen Seite die Bits i&sub4;, ..., i&sub0; "11111" bis "00000" invertiert werden. Ausgaben der ersten Gruppe, die OAs, OA&sub6;, ..., OA&sub0; (is, i&sub6; und i&sub5; nehmen OAs, OA&sub6; und OA&sub5; an) umfassen, entsprechen einem L&sub2;-Abschnitt der Zugehörigkeitsfunktion der Fig. 6.
  • Das Bit is des Eingangssignals nimmt OBs an, die Ausgabe der ODER-Schaltung G&sub6; nimmt OB&sub6; an und die Ausgabe des Inverters N&sub5; nimmt OB&sub5; an. Andererseits nehmen die Ausgänge der Inverter N&sub4;, ..., N&sub0; Ausgaben OB&sub4;, ..., OB&sub0; an. Die Ausgaben OBs, OB&sub6;, ..., OB&sub0; bilden die Ausgaben der zweiten Gruppe. Für diesen Fall sind die Beziehungen zwischen den Eingangsbits is, i&sub6; und i&sub5; und den Ausgaben OBs, OB&sub6;, OB&sub5; in der folgenden Tabelle gezeigt.
  • In anderen als dem obigen Fall, wo beide Bits i&sub6; und i&sub5; auf "0" zugesetzt sind, wird die Ausgabe der NICHT-UND-Schaltung G auf "1" zugesetzt, so daß die Ausgaben der NICHT-UND-Schaltungen G&sub4;, ..., G&sub0; die Bits werden, die durch Invertieren der Eingaben i&sub4;, ..., i&sub0; gewonnen werden. Die Ausgaben der Inverter N&sub4;, ..., N&sub0;, d.h. die Ausgaben OB&sub4;, ..., OB&sub0;, geben daher die Bits i&sub4;, ..., i&sub0; des Eingangssignals an. Dies bedeutet, daß beispielsweise auf der negativen Seite die Bits "11111" bis "00000" von i&sub4;, ..., i&sub0; direkt als "11111" bis "00000" ausgegeben werden. Die Ausgaben der zweiten Gruppe, die OB&sub5;, OB&sub6;, ..., OB&sub0; umfassen, entsprechen einem L&sub3;-Abschnitt der Zugehörigkeitsfunktion der Fig. 6.
  • Wenn die Ausgaben OA&sub5;, OA&sub6; und OA&sub5; der ersten Gruppe mit dem Code r&sub0;, r&sub1; und rs zusammenfallen, wird das Steuersignal aus der NICHT-ODER-Schaltung G&sub1;&sub8; der Gate-Steuerschaltung 51 auf die Ausgabeschaltung 50 gegeben. Fünf Bits der Ausgaben OA&sub4;, ..., OA&sub0; werden direkt ausgegeben, d.h. die Signale, die durch Invertieren der Eingangsbits i&sub4;, ..., i&sub0; hergeleitet werden, werden von der Ausgabeschaltung 50 direkt als Signale 0&sub4;, ... 0&sub0; ausgegeben, die die Adaptionen angeben.
  • Andererseits wird, wenn die Ausgaben OB&sub5;, OB&sub6; und OB&sub5; der zweiten Gruppe mit dem Code r&sub1;, r&sub0; und rs zusammenfallen, das Ausgangssignal der NICHT-ODER-Schaltung G&sub2;&sub7; der Gate-Steuerschaltung 51 über den Inverter N&sub7; der Ausgabeschaltung 50 eingegeben. Fünf Bits von OA&sub4;, ..., OA&sub0; werden invertiert, das heißt, die Signale, die die gleichen wie die Eingabe i&sub4;, ..., i&sub0; sind, werden direkt von der Ausgabeschaltung 50 als die Signale 0&sub4;, ..., 0&sub0; ausgegeben, die die Adaptionen angeben.
  • Es wird nun angenommen, daß die Bits is, i&sub6;, ..., i&sub0; des Eingangssignals beispielsweise "10111110" sind und daß der Code r&sub0;, r&sub1; und rs "101" ist. Der Code r&sub0;, r&sub1; und rs fällt mit "101" von OAs, OA&sub6; und OA&sub5; zusammen. OA&sub4;, ..., OA&sub0; = "00001", die durch Invertieren der Eingangsbits i&sub4;, ..., i&sub0; hergeleitet werden, werden von der Ausgabeschaltung 50 als die Ausgaben 0&sub4;, ..., 0&sub0; erzeugt, die die Adaptionen angeben. Da andererseits die Ausgaben OB&sub5;, OB&sub6; und OB&sub5; der zweiten Gruppe auf "110" gesetzt sind, fällt dies mit dem Fall zusammen, wo der Code r&sub0;, r&sub1; und rs "110" ist. Die Eingangsbits i&sub4;, ..., i&sub0; werden von der Ausgabeschaltung 50 direkt als die Ausgaben OB&sub4;, ..., OB&sub0; = "11110" (0&sub4;, ..., 0&sub0;) erzeugt, die die Adaptionen angeben.
  • Andererseits beispielsweise fällt, wenn der Bit-Code is, i&sub6;, ..., i&sub0; des Eingangssignals auf "00100001" gesetzt wird und der Code r&sub0;, r&sub1; und rs auf "001", der Code r&sub0;, r&sub1; und r&sub5; mit OA&sub5;, OA&sub6; und OA&sub5; = "001" zusammen. OA&sub4;, ..., OA&sub0; = "11110", die durch Invertieren der Eingangsbits i&sub4;, ..., i&sub0; gewonnen werden, werden von der Ausgabeschaltung 50 als O&sub4;, ..., 0&sub0; ausgegeben, die die Adaptionen angeben. Andererseits werden, da die Ausgaben OBs, OB&sub6; und OB&sub5; der zweiten Gruppe auf "010" gesetzt sind, wenn der Code r&sub0;, r&sub1; und rs auf "010" gesetzt ist, die Eingangsbits i&sub4;, ..., i&sub0; auf OB&sub4;, ..., OB&sub0; = "00001" gesetzt, und diese werden von der Ausgabeschaltung 50 direkt als die Adaptionen 0&sub4;, ..., 0&sub0; ausgegeben.
  • Bei obiger Ausführungsform sind die Inverter N&sub4;, ..., N&sub0; zur leichteren Erläuterung der Ausgaben OB&sub4;, ..., OB&sub0; vorgesehen worden, tatsächlich sind sie aber unnötig.
  • Bei der Ausführungsform ist der Bereich der Eingangssignale auf einen Bereich von -I bis +I eingestellt worden. Die Erfindung ist offensichtlich jedoch auch auf den Fall einer einzelnen Polarität (d.h. den Fall, wo das Eingangssignal innerhalb eines Bereichs von -I bis 0 oder 0 bis +I liegt) anwendbar. Andererseits beschränkt sich die Zahleneingabe nicht auf 8 (= 1 + 7) Bits.
  • Es wurden Zugehörigkeitsfunktionen mit der Form eines gleichschenkligen Dreiecks als Beispiel verwendet, die Erfindung ist jedoch auch auf den Fall anwendbar, wo die Überlappformen der gleichschenkligen Dreiecke der Zugehörigkeitsfunktionen unterschiedlich sind oder wo die Zugehörigkeitsfunktionen Trapezform haben. Kurz gesagt, kann die Erfindung auf den Fall angewandt werden, wo die Zugehörigkeitsfunktionen fest sind und ihre Gradienten positive oder negative Geraden darstellen.
  • Obgleich die Ausführungsform mit Logikschaltungen realisiert worden ist, beschränkt sich andererseits die Erfindung nicht auf einen solchen Aufbau, sondern beinhaltet auch eine Anordnung, welche durch die Software-Prozesse in einem Digital-Computer realisiert ist.

Claims (4)

1. Fuzzy-Computersystem mit einem digitalen Prozessor (10), einem digitalen Speicher (11, 12), einer Fuzzy-Schlußfolgerungsverarbeitungsschaltung (22) und einer Fuzzy-Schlußfolgerungsverarbeitungsschaltungs-Schnittstelle (21), wobei
der digitale Speicher (11, 12) Programme des digitalen Prozessors und Schlußfolgerungsregeln der Fuzzy-Schlußfolgerungsverarbeitungsschaltung speichert,
die Fuzzy-Schlußfolgerungsverarbeitungsschaltung (22) Fuzzy- Schlußfolgerung auf der Grundlage einer gegebenen Schlußfolgerungsregel ausführt,
die Fuzzy-Schlußfolgerungsverarbeitungsschaltungs-Schnittstelle (21) den digitalen Prozessor und die Fuzzy-Schlußfolgerungsverarbeitungsschaltung verbindet, und
nach Maßgabe der in dem digitalen Speicher gespeicherten Programme der digitale Prozessor (10) die in dem digitalen Speicher gespeicherten Schlußfolgerungsregeln über die Schnittstelle (21) auf die Fuzzy-Schlußfolgerungsverarbeitungsschaltung (22) gibt und das Schlußfolgerungsergebnis der Fuzzy-Schlußfolgerungsverarbeitungsschaltung (22) über die Schnittstelle (21) abruft, dadurch gekennzeichnet, daß
die Fuzzy-Schlußfolgerungsverarbeitungsschaltung (22) Voraussetzung-Verarbeitungsmittel zur Durchführung einer Verarbeitung des Voraussetzung-Teils einer Fuzzy-Schlußfolgerungsregel enthält und die Voraussetzung-Verarbeitungsmittel
Gate-Steuermittel (51) zum Vergleichen bestimmter Bits eines Eingangssignals, welches durch ein Binärsignal aus einer Anzahl von Bits aussgedrückt wird, mit einem Code, welcher eine gesetzte Zugehörigkeitsfunktion angibt, und zum Ausgeben eines Gate- Steuersignals, wenn das Eingangssignal innerhalb eines Bereichs liegt, der durch die Zugehörigkeitsfunktion abgedeckt wird, und Adaptionsausgabemittel (50) zum Ausgeben eines Signals, welches eine Adaption des Eingangssignals an die gesetzte Zugehörigkeitsfunktion angibt, unter Verwendung der von den bestimmten Bits verschiedenen Bits, wenn das Gate-Steuersignal gegeben wird, und zum Ausgeben eines Signals, welches null angibt, wenn das Gate-Steuersignal nicht gegeben wird, aufweisen.
2. System nach Anspruch 1, wobei die Adaptionsausgabemittel diese verschiedenen Bits so, wie sie sind, oder die Bits, welche durch Invertieren dieser verschiedenen Bits gewonnen werden, nach Maßgabe des Ergebnisses des Vergleichens durch die Gate-Steuermittel ausgeben.
3. Voraussetzung-Verarbeitungsvorrichtung zur Durchführung einer Verarbeitung des Voraussetzung-Teils einer Fuzzy-Schlußfolgerungregel, wobei die Voraussetzung-Verarbeitungsvorrichtung
Gate-Steuermittel (51) zum Vergleichen bestimmter Bits eines Eingangssignals, welches durch ein Binärsignal aus einer Anzahl von Bits ausgedrückt wird, mit einem Code, welcher eine gesetzte Zugehörigkeitsfunktion angibt, und zum Ausgeben eines Gate- Steuersignals, wenn das Eingangssignal innerhalb eines Bereichs liegt, der durch die Zugehörigkeitsfunktion abgedeckt wird, und
Adaptionsausgabemittel (50) zum Ausgeben eines Signals, welches eine Adaption des Eingangssignals an die gesetzte Zugehörigkeitsfunktion angibt, unter Verwendung der von den bestimmten Bits verschiedenen Bits, wenn das Gate-Steuersignal gegeben wird, und zum Ausgeben eines Signals, welches null angibt, wenn das Gate-Steuersignal nicht gegeben wird, aufweist.
4. Vorrichtung nach Anspruch 3, wobei die Adaptionsausgabemittel (50) die anderen Bits so, wie sie sind, oder die Bits, welche durch Invertieren dieser anderen Bits gewonnen werden, nach Maßgabe des Ergebnisses des Vergleichens durch die Gate- Steuermittel (51) ausgeben.
DE68926557T 1988-09-20 1989-09-20 Fuzzy Computersystem Expired - Lifetime DE68926557T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63233579A JPH0282320A (ja) 1988-09-20 1988-09-20 ファジィ・コンピュータ・システム
JP63247777A JP2560801B2 (ja) 1988-09-30 1988-09-30 ファジィ推論装置

Publications (2)

Publication Number Publication Date
DE68926557D1 DE68926557D1 (de) 1996-07-04
DE68926557T2 true DE68926557T2 (de) 1997-01-30

Family

ID=26531090

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68926557T Expired - Lifetime DE68926557T2 (de) 1988-09-20 1989-09-20 Fuzzy Computersystem

Country Status (4)

Country Link
US (1) US5243687A (de)
EP (1) EP0360256B1 (de)
AT (1) ATE138745T1 (de)
DE (1) DE68926557T2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243687A (en) * 1988-09-20 1993-09-07 Omron Tateisi Electronics Co. Fuzzy computer system having a fuzzy inference processing circuit for controlling and adapting output signal to the set membership signal
JPH0444151A (ja) * 1990-06-11 1992-02-13 Omron Corp プロセッサ
US5497449A (en) * 1990-11-30 1996-03-05 Olympus Optical Co., Ltd. Fuzzy inference apparatus
US5604842A (en) * 1991-05-15 1997-02-18 Omron Corporation Fuzzy reasoning processor and method, and rule setting apparatus and method
KR930005599B1 (ko) * 1991-05-16 1993-06-23 삼성전자 주식회사 칼라텔레비젼의 화면 조정 회로 및 방법
JPH04343136A (ja) * 1991-05-20 1992-11-30 Omron Corp ファジィ推論処理システム
JPH04343138A (ja) * 1991-05-20 1992-11-30 Omron Corp 推論部開発システムおよびその動作方法
EP0516161A3 (en) * 1991-05-31 1993-10-13 Kabushiki Kaisha Toshiba Fuzzy rule-based system formed in a chip
US5673365A (en) * 1991-06-12 1997-09-30 Microchip Technology Incorporated Fuzzy microcontroller for complex nonlinear signal recognition
US5412752A (en) * 1991-06-12 1995-05-02 American Neurologix, Inc. Expandable fuzzy microcontroller core
US5710868A (en) * 1991-06-12 1998-01-20 Microchip Technology Incorporated Apparatus and method for generating a fuzzy number for use in fuzzy logic systems
IT1252131B (it) * 1991-11-27 1995-06-05 Sgs Thomson Microelectronics Architettura e metodo di organizzazione della memoria di un controllore elettronico operante con modalita' logiche di tipo fuzzy
JPH06110691A (ja) * 1992-08-11 1994-04-22 Ricoh Co Ltd グレード演算装置及びそれに用いる入力値分類装置
JPH06348744A (ja) * 1993-06-07 1994-12-22 Nippon Motorola Ltd データ処理装置
DE69415733T2 (de) * 1993-07-06 1999-05-20 Ford Motor Co Elektronisches Steuerungssystem
US5910765A (en) * 1993-11-02 1999-06-08 Advanced Optical Controls, Inc. Sensor module
US5481648A (en) * 1993-12-23 1996-01-02 United Technologies Corp. Fuzzy logic method and apparatus for changing the position of turbine blades via an induction motor, brake and a position lock.
EP0718753A1 (de) * 1994-12-22 1996-06-26 Motorola, Inc. Datenverarbeitungsanlage zur Evaluierung von "Fuzzy Logic"-Regeln und Verfahren dazu
EP0740261B1 (de) * 1995-04-28 2002-09-25 STMicroelectronics S.r.l. Programmierbarer analoger Fuzzy-Prozessor
EP0740260B1 (de) * 1995-04-28 2001-08-22 STMicroelectronics S.r.l. Analoger Fuzzy-Prozessor mit Temperaturkompensation
US5737493A (en) * 1995-12-11 1998-04-07 Motorola, Inc. Instruction set for evaluating fuzzy logic rules
US7734400B2 (en) * 2003-07-24 2010-06-08 Honeywell International Inc. Fault detection system and method using augmented data and fuzzy logic

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3794981A (en) * 1972-06-02 1974-02-26 Singer Co Realtime computer operation
US4332014A (en) * 1978-03-08 1982-05-25 Canon Kabushiki Kaisha Data retrieval system
JPH0682396B2 (ja) * 1985-10-22 1994-10-19 オムロン株式会社 メンバーシップ関数合成装置およびファジィ・システム
JPH0797284B2 (ja) * 1986-09-03 1995-10-18 株式会社日立製作所 ファジー推論によるディジタル制御方法
JPS63113736A (ja) * 1986-10-31 1988-05-18 Fuji Electric Co Ltd フアジイ推論演算装置の複数個並列動作方法
JPH0786893B2 (ja) * 1986-11-13 1995-09-20 オムロン株式会社 ファジィ情報処理装置
US4875044A (en) * 1986-12-09 1989-10-17 Sony Corporation Digital limiting circuit
JPS6422617A (en) * 1987-07-17 1989-01-25 Nissan Motor Air conditioner for vehicle
US5243687A (en) * 1988-09-20 1993-09-07 Omron Tateisi Electronics Co. Fuzzy computer system having a fuzzy inference processing circuit for controlling and adapting output signal to the set membership signal

Also Published As

Publication number Publication date
DE68926557D1 (de) 1996-07-04
US5243687A (en) 1993-09-07
EP0360256A2 (de) 1990-03-28
ATE138745T1 (de) 1996-06-15
EP0360256A3 (de) 1992-08-12
EP0360256B1 (de) 1996-05-29

Similar Documents

Publication Publication Date Title
DE68926557T2 (de) Fuzzy Computersystem
DE19581638C2 (de) Rechenvorrichtung mit einem Mikroprozessor, einem neuralen Netz-Koprozessor und einer DMA-Steuervorrichtung
DE2714805C2 (de)
DE68926589T2 (de) Prüfgerät
DE102018202654B4 (de) Vorrichtung für maschinelles Lernen, Servoregeleinrichtung, Servoregelsystem und Verfahren für maschinelles Lernen
DE2722099C2 (de)
DE69029390T2 (de) Programmierbare Schaltung für eine neurale Logik
DE69400710T2 (de) Fuzzy Logik Steuerungsverfahren bzw. -vorrichtung für einen Induktionsmotor
DE2648229A1 (de) Einschaltkreis als urlader fuer digitalrechner
DE19814422A1 (de) System zur Lösung eines Randbedingungsproblems und Aufbau eines derartigen Systems
DE112021002239T5 (de) Deep learning-beschleuniger und direktzugriffsspeicher mit einer kameraschnittstelle
DE19537694A1 (de) Verfahren zur Überwachung einer Maschine oder Anlage
DE3900246C2 (de)
DE4005042A1 (de) Architektur eines digitalen bewegungssteuerungselements hoher geschwindigkeit
EP0708936A1 (de) Anordnung zur modellierung eines nichtlinearen prozesses
DE3121046C2 (de)
DE69203700T2 (de) Architektur eines elektronischen Fuzzy-Logik-Kontroller.
DE68928609T2 (de) Fuzzy-Gerät
DE69203592T2 (de) Elektronische Fuzzy-Logiksteuerung und zugehöriges Speicheraufbauverfahren.
DE69032058T2 (de) Prozesszustandsüberwachungssystem
DE102023103798A1 (de) Automatische fehlervorhersage in rechenzentren
DE112019002061T5 (de) Zeit- und platzsparende sowie energieeffiziente neuronale inferenz durch parallelismus und on-chip-speicher
DE4103128C2 (de) Echtzeit-Expertencomputersystem
EP0525214B1 (de) Verfahren zum Betreiben eines Automatisierungsgeräts
Guzika et al. Organisation of Fuzzy Cognitive Maps Considering Real Parameters of Simulated Systems

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: OMRON CORP., KYOTO, JP

8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PATENT- UND RECHTSANWAELTE BARDEHLE, PAGENBERG, DO

8327 Change in the person/name/address of the patent owner

Owner name: DETELLE RELAY KG LLC, WILMINGTON, DEL., US