JPH029279A - Standard system converter - Google Patents
Standard system converterInfo
- Publication number
- JPH029279A JPH029279A JP63158994A JP15899488A JPH029279A JP H029279 A JPH029279 A JP H029279A JP 63158994 A JP63158994 A JP 63158994A JP 15899488 A JP15899488 A JP 15899488A JP H029279 A JPH029279 A JP H029279A
- Authority
- JP
- Japan
- Prior art keywords
- line
- field
- odd
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 101100102624 Drosophila melanogaster Vinc gene Proteins 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 244000201986 Cassia tora Species 0.000 description 2
- 241001062872 Cleyera japonica Species 0.000 description 1
- 238000013019 agitation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- NCAIGTHBQTXTLR-UHFFFAOYSA-N phentermine hydrochloride Chemical compound [Cl-].CC(C)([NH3+])CC1=CC=CC=C1 NCAIGTHBQTXTLR-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Television Systems (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テレビジョンの標準方式変換装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a television standard format conversion device.
本発明は、フィールド内ライン内挿を行なう標準方式変
換装置において、入力フィールド及び出力フィールドの
奇偶を判別し、入力フィールドが奇数で出力フィールド
が偶数の場合、フィールドメモリから入力フィールドの
先頭ラインを２度読よ出すことにより、入出カフイール
ドの奇偶に拘らず、出力ラインを画面上の正しい位置に
現わして、再生画像の縦揺れを除去したものである。The present invention provides a standard format conversion device that performs intra-field line interpolation, which determines whether an input field and an output field are odd or even, and when the input field is an odd number and the output field is an even number, the first line of the input field is converted from the field memory into two. By reading out the output line every time, the output line appears at the correct position on the screen regardless of the oddness or oddness of the input and output fields, thereby eliminating vertical shaking in the reproduced image.
周知のように、テレビジョンの標準方式としては、走査
線数５２５本、６０フイ一ルド／秒のＮＴＳＣ方式と、
走査線数６２５本、５０フイ一ルド／秒のＰＡＬ方式及
びＳＥＣＡＭ方式とがある。以下、前者を５２５／６０
方式と呼び、後者を６２５／ ５０方式と呼ぶ。As is well known, the standard television system is the NTSC system with 525 scanning lines and 60 fields/second.
There are PAL and SECAM systems with 625 scanning lines and 50 fields/sec. Below, the former is 525/60
The latter is called the 625/50 method.
この５２５／ ６０方式と６２５／ ５０方式との間で
走査方式の変換を行なう場合、走査線長の補正、ライン
数の変換、フィールド数の変換が必要になり、フィール
ドメモリが用いられる。When converting the scanning system between the 525/60 system and the 625/50 system, it is necessary to correct the scanning line length, convert the number of lines, and convert the number of fields, and a field memory is used.
走査線長の補正は、メモリへの書込みとメモリからの読
出しの速度を変えて、もしくは帰線消去期間を調整して
行なわれる。The scan line length is corrected by changing the speed of writing to and reading from memory, or by adjusting the blanking period.
ライン数の変換では、斜像のエツジの幾何ひずみを軽減
するため、人力の複数ラインを荷重合成して、これらの
間に位置すべき出力ラインを得る方法（ライン内陣）が
用いられる。In the conversion of the number of lines, in order to reduce the geometric distortion of the edges of the oblique image, a method (line naijin) is used in which a plurality of lines are weighted and combined manually to obtain an output line that should be located between them.
このライン内挿は、一般には、入力フィールド中の隣接
する２ラインを荷電合成するフィールド内ライン内挿が
用いられる。In this line interpolation, generally, intra-field line interpolation is used in which two adjacent lines in an input field are charge-synthesized.
また、フィールド数の変換では、動きの不連続性を軽減
するため、入力の複数フィールドを荷出合成して、これ
らの間に位置すべき出力フィールドを得る方法（フィー
ルド内挿）が用いられる。In addition, in converting the number of fields, in order to reduce discontinuity in motion, a method (field interpolation) is used in which a plurality of input fields are combined and an output field to be located between them is obtained.
従来、上述のような標準方式変換装置としては、３フイ
一ルド分のメモリを用いて、入力フレームのラインの荷
重合成により出力ラインを構成すると共に、画面の静止
部分と動きの部分を区別して殉車比を変える冶Ｌｂ形フ
レーム内ライン内挿方式が知られζいる（テレビジョン
学会誌１９７６年５月号参照）。Conventionally, the standard format conversion device described above uses a memory for three fields to construct an output line by weighted synthesis of the lines of the input frame, and also to distinguish between static parts and moving parts of the screen. A method of interpolating lines within the Lb-type frame is known to change the car loss ratio (see the May 1976 issue of the Journal of the Television Society).
前述のフレーム内ライン内挿方式では、３フイ一ルド分
のメモリを用いて、飛越走査している同じフレームに属
し、画面上で隣接する、即ち、それぞれ奇数フィールド
及び偶数フィールドの２本のラインから出力ラインを内
挿して、精度を上げており、また、入力フレームから奇
偶いずれの出力フィールドをも構成することができる。In the above-mentioned intra-frame line interpolation method, the memory for three fields is used to interpolate two lines that belong to the same frame that is being interlaced scanned and are adjacent on the screen, that is, an odd field and an even field, respectively. The output lines are interpolated from the input frame to increase accuracy, and either odd or even output fields can be constructed from the input frame.
反面、このフレーム内うイン内ｈ＋＋方式では、メモリ
の容量が大きくなり、構成が複雑になるという問題があ
った。On the other hand, this in-frame h++ method has problems in that the memory capacity becomes large and the configuration becomes complicated.
メモリの容量を１フイ一ルド分に制限すれば、上述の問
題は解消されるが、フィールド内ライン内１１を用いる
ごとになり、メモリに書き込まれた入力フィールドの奇
偶と、メモリから読み出されノ〕式変換された出力フィ
ールドの奇偶との組合せによって、以下に説明するよう
に、出力ラインの位置が画面上で変動し、再生画像が上
下に揺れて見えるという問題が生ずる。If the memory capacity is limited to one field, the above problem will be solved, but each time 11 lines within a field are used, the input field written to the memory is odd or even, and the input field read from the memory is Due to the combination of odd and even output fields converted by the formula (2), the position of the output line changes on the screen, causing a problem in which the reproduced image appears to oscillate up and down, as will be explained below.
即ち、１個のフィールドメモリを用いてライン内挿を行
なう場合、このメモリ上には奇数フィールドもしくは偶
数フィールドのいずれか一方のみが存在し、ライン内挿
によって、この奇数フィールドまたは偶数フィールドの
入力からそれぞれ奇数フィールド及び偶数フィールドの
出力を得ることになる。In other words, when performing line interpolation using one field memory, only either an odd field or an even field exists on this memory, and line interpolation allows the input of this odd field or even field to be Outputs of odd and even fields will be obtained respectively.
５２５／ ６０方式から６２５／ ５０方式へのアップ
変換の場合は、第５図に示すように、
［株］ 入力奇数フィールドから出力奇数フィールド、
■ 入力奇数フィールドから出力偶数フィールド、◎
入力偶数フィールドから出力奇数フィールド、■ 入力
偶数フィールドから出力偶数フィールドの４通りの組合
せ（モード）となる。In the case of up-conversion from the 525/60 system to the 625/50 system, as shown in Figure 5, [stock] input odd field to output odd field,
■ From input odd field to output even field, ◎
There are four combinations (modes): input even field to output odd field; (1) input even field to output even field.
なお、この第５図では、簡単のために、５２５／６０方
式及び６２５／ ５０方式のライン数の比を５二６とし
ているので、上述の［株］〜■モードとも、５本の人力
ライン毎に、それぞれの内挿パターンが繰返される。In addition, in this Fig. 5, for the sake of simplicity, the ratio of the number of lines in the 525/60 method and the 625/50 method is set to 526, so both of the above-mentioned [stock] to Each time, each interpolation pattern is repeated.
ところで、この第５図から明らかなように、入出カフイ
ールドが共に奇数である■モートと共に偶数である■モ
ートとは、変換前後のラインの相対位置が類似している
。入出カフイールドの奇偶が異なるΦ）モードと◎モー
ドとでも、シーケンスは異なるものの、同様に、変換前
後のラインの相対位置が類似している。By the way, as is clear from FIG. 5, the relative positions of the lines before and after conversion are similar to the ■ mote whose input and output cuff fields are both odd numbers and the ■ mote whose input and output cuff fields are even numbers. Although the sequences are different between the Φ) mode and the ◎ mode, in which the input and output cuff fields are different in odd-even, the relative positions of the lines before and after conversion are similar.
従って、■モードと■モード、■モードと◎モードでは
、それぞれライン内挿の前止係数を等しくすることがで
きて、例えば荷出係数を書き込むＲＯＭの′ｇ量が半減
されると共に、読出１．ｌ制御等が簡単になる。Therefore, in ■ mode and ■ mode, ■ mode and ◎ mode, the prestop coefficients of line interpolation can be made equal, and for example, the amount of 'g' in the ROM for writing the shipping coefficient is halved, and the readout coefficient is halved. ．． l Control etc. become easier.
ところが、上述のような内挿パターンの共通化のため、
入力フィールドが奇数で出力フィールドが偶数の■モー
ドだけ、出力フィールドの先頭ラインが欠けてしまう。However, due to the commonality of interpolation patterns as mentioned above,
Only in mode ■ where the input field is an odd number and the output field is an even number, the first line of the output field is missing.
それにも拘らず、従来は、この■モードのライン内挿を
他の３モードのライン内挿と同様に扱っていたため、■
モードだけ、出力ラインが画面上で１ライン分だけ上方
にずれた位置に現れてしまフ・
そして、アンプ変換では、奇数フィールド及び偶数フィ
ールドをそれぞれ「高ｊレベル及び「低」レベルで表せ
ば、第６図Ａのような入力フィールドが同図Ｂに示すよ
うなタイミングでメモリから疏み出され、同図Ｃに示す
ように、 １１５秒の周期の後半部の出力フィールドの
奇偶が反転するように処理される。Despite this, in the past, this ■mode line interpolation was treated in the same way as the other three modes of line interpolation, so ■
In this mode, the output line appears shifted upward by one line on the screen.And in amplifier conversion, if the odd field and even field are represented by "high j level" and "low" level, respectively, The input field shown in Figure 6A is extracted from the memory at the timing shown in Figure 6B, and the odd-even of the output field in the latter half of the 115 second period is reversed as shown in Figure 6C. will be processed.
これにより、同図１〕に示すように、出力偶数フィール
ドでは、人力偶数フィールドからライン内挿されたＯモ
ードと、入力台数フィールドからライン内挿された■モ
ードとが１／１０秒毎に交互に現れるため、出力偶数フ
ィールドの同一ラインの位置が変動して、再生画像が縦
に揺れて見えることになる。As a result, as shown in Figure 1], in the output even field, the O mode, which is line interpolated from the manual even field, and the ■ mode, which is line interpolated from the input number field, alternate every 1/10 seconds. As a result, the position of the same line in the output even field changes, causing the reproduced image to appear vertically swaying.
６２５／ ５０方式から ５２５／ ６０方式へのダウ
ン変換では、ライン内挿は第７図に０．［Ｆ］、■、■
で示す４モードとなるが、この場合も、前述の■モード
と同様に、人力奇数フィールドから出力偶数フィールド
を得るのモードで、出力フィールドの先頭ラインが欠け
てしまう。そして、第８図に示すように、この０モード
と、人力偶数フィールドから出力偶数フィールドを得る
■モードとが１／１０秒ごとに交互に現れて、前述と同
様に、再生画像が縦に揺れて見える。In the down-conversion from the 625/50 system to the 525/60 system, the line interpolation is 0. [F],■,■
There are 4 modes as shown in , but in this case as well, the first line of the output field is missing in the mode in which the output even field is obtained from the manual odd field, similar to the above-mentioned mode (2). Then, as shown in Fig. 8, this 0 mode and the ■ mode in which the output even field is obtained from the manually-powered even field appear alternately every 1/10 seconds, and the reproduced image is shaken vertically as described above. It looks like that.
かかる点に鑑み、本発明の目的は、フィールド内ライン
内挿を行ない、再生画像の縦揺れを除去した標準方式変
換装置を提供するところにある。In view of the above, it is an object of the present invention to provide a standard format conversion device that performs intra-field line interpolation and eliminates vertical shaking of a reproduced image.
本発明は、車−のフィールドメモリ （１０）から読み
出された第１の標準方式の映像信号にフィールド内ライ
ン内挿処理を施して、第２の標準方式の映像信号を得る
ようにした標準方式変換装置において、第１の標準方式
及び第２の標準方式の映像信号のフィールドの奇遇をそ
れぞれ判別する奇遇判別手段（３２）及び（３４）を設
け、奇数フィールドの第１の標準方式の映像信号から偶
数フィールドの第２の標１５方式の映像信号をｆ好る場
合、フィ−ルドメモリから奇数フィールドの先頭ライン
を２度読み出すようにした標準方式変換装置である。The present invention provides a standard system that performs intra-field line interpolation processing on a video signal of a first standard system read from a field memory (10) of a vehicle to obtain a video signal of a second standard system. The format conversion device is provided with odds determining means (32) and (34) for determining the odds of the fields of the video signal of the first standard format and the second standard format, respectively, and the video signal of the first standard format of the odd field is provided. This standard format conversion device reads out the first line of the odd field twice from the field memory when a video signal of the second standard 15 format of an even field is desired.
〔作用）
かかる構成によれば、内標準方式の映像信号の奇偶フィ
ールドの組合せに拘らず、出力ラインが内向の垂直方向
に関して正しい位置に現れ、再生ｉｔ！ｉｔ像の縦（彪
が除去される。[Function] According to this configuration, the output line appears at the correct position in the inward vertical direction regardless of the combination of odd and even fields of the internal standard video signal, and the reproduction it! The vertical part of the it image is removed.
〔実ｈＩＩ３例〕
ＪＥ）、 土、第１図〜第３図を参照しながら、本発明
による標準方式変換装置を、５２５／ ６０方式から６
２５／ ５０方式へのアップ変換に適用した一実施例に
ついて説明する。[3 Examples of Practical hII] JE), Sat. With reference to Figures 1 to 3, the standard format conversion device according to the present invention was used to convert from 525/60 format to 6
An example applied to up-conversion to the 25/50 format will be described.
本発明の一実施例の構成を第１図に示し、その要部の構
成を第２図に示す。The structure of an embodiment of the present invention is shown in FIG. 1, and the structure of its main parts is shown in FIG.
第１図に”おいて、（１０）はフィールドメモリであり
、（２０）及び（３０ンはこのメモリ （１ｏ）の書込
系及び続出糸を全体として示す。In FIG. 1, (10) is a field memory, and (20) and (30) indicate the writing system and subsequent threads of this memory (1o) as a whole.
入力端子（２１）からの５２５／ ６０方式のアナログ
複合映像信号が、Ａ−Ｄ変換器（２２）を介して信号処
理回路（２３）に供給されると共に、同期分離回路（２
４）に供給される。ここで分離された水平及び垂直の同
期信号Ｈ及び■が５２５／６０方式の同期信号発生回路
（２５）に供給されて同期結合される。この発生回路（
２５）からの同期信号Ｈ及び■がＩＤ発生回路（２６）
及び制御回路り２７）に共通に供給される。発生回路（
２６）においては、水平及び垂直同期信号の位相関係に
基いて、入力映像信号のフィールドの奇偶を判別し、そ
の識別のための１０信号を発生して信号処理回路（２３
）に供給する。制御回路（２７）の出力が信号処理回路
（２３）及びフィールドメモリ （１０）にそれぞれ供
給される。メモリ （１０）への制御信号としては、水
平アドレスリセット信号）１ｃＬＲ１垂直アドレスリセ
ット信号ＶＣＬ）ｌ及び垂直アドレス・インクレメント
信号νＩＮｃがある。これらの信号に制御されて、信号
処理回路（２３）の出力がフィールドメモリ（１０）に
順次書き込まれる。A 525/60 analog composite video signal from the input terminal (21) is supplied to the signal processing circuit (23) via the A-D converter (22), and is also supplied to the sync separation circuit (23).
4). The horizontal and vertical synchronizing signals H and (2) separated here are supplied to a 525/60 type synchronizing signal generation circuit (25) and synchronously combined. This generation circuit (
The synchronization signals H and ■ from 25) are the ID generation circuit (26)
and the control circuit 27). Generation circuit (
26), based on the phase relationship of the horizontal and vertical synchronizing signals, determines whether the fields of the input video signal are odd or even, generates 10 signals for this discrimination, and sends the signals to the signal processing circuit (23).
). The output of the control circuit (27) is supplied to the signal processing circuit (23) and the field memory (10), respectively. Control signals to the memory (10) include a horizontal address reset signal)1cLR1, a vertical address reset signal VCL)1, and a vertical address increment signal νINc. Under the control of these signals, the outputs of the signal processing circuit (23) are sequentially written into the field memory (10).
フィールドメモリ （１０）から続み出された映像信号
が信号処理回路（３１）に供給されると共に、ＩＤ信号
がＩＤ検出回路（３２）に供給され、これにより、メモ
リ （１０）から読み出された映像信号のフィールドの
奇偶が判別される。The video signal continued from the field memory (10) is supplied to the signal processing circuit (31), and the ID signal is supplied to the ID detection circuit (32), whereby the video signal is read out from the memory (10). It is determined whether the fields of the video signal are odd or even.
（３３）は６２５／ ５０方式の同期信号発生回路であ
って、書込糸（２０）の同期信号発生回路（２５）から
供給される垂直駆動信号ＶＤに基いて、水平及び垂直同
期信号Ｈ及び■を発生し、これらが奇偶判別回路（３４
）と制御回路（３５）とに共通に供給される。この制御
回路（３５）には、ＩＤ検出回路（３２）及び奇偶判別
回路（３４）の各出力も供給されており、制御回路（３
５）の出力が信号処理回路（３１）及びフィールドメモ
リ （１０）にそれぞれ供給される。前述と同様に、メ
モ’Ｊ （１０）への制御信号としては、水平及び垂
直のアドレスリセット信号ＨＣＬ）ｉ及びｆｉ Ｖ Ｃ
Ｌ ｌ？と、アドレス・インクレメント信号ＶＩＮＧと
がある。これらの信号に制御されて、映像信号がフィー
ルドメモＩＪ （１０）から順次統み出され、信号処
理回路（３１）及びＤ−へ変換器（３６）を介し−ζ、
出力端子（３７）に導出される。(33) is a 625/50 type synchronization signal generation circuit, which generates horizontal and vertical synchronization signals H and ■ These are the odd-even discrimination circuit (34
) and the control circuit (35). The control circuit (35) is also supplied with the outputs of the ID detection circuit (32) and the odd/even discrimination circuit (34), and the control circuit (35) is
The output of 5) is supplied to a signal processing circuit (31) and a field memory (10), respectively. As before, the control signals to Memo'J (10) include the horizontal and vertical address reset signals HCL)i and fi V C
L l? and an address increment signal VING. Under the control of these signals, video signals are sequentially extracted from the field memo IJ (10) and sent to -ζ through the signal processing circuit (31) and converter (36) to D-
It is led out to the output terminal (37).
続出例の信号処理回路（３１）は第２図に示すようなラ
イン内挿部（３１０）を含んでいる。このライン内挿部
（３１０）はＩＨ遅延線（３１１） 、係数器（３１２
） 、 （３１３）及び加算器（３１４）を有し、一
方の係数器（３１２）が遅延線（３１１）の出力端と加
算器（３１４）との間に接続されると共に、他方の係数
器（３１３）が遅延線（３１１）の入力端と加算器（３
１４）との間に接続されて構成される。The signal processing circuit (31) of the subsequent example includes a line interpolation section (310) as shown in FIG. This line interpolation unit (310) includes an IH delay line (311) and a coefficient unit (312).
) , (313) and an adder (314), one coefficient unit (312) is connected between the output end of the delay line (311) and the adder (314), and the other coefficient unit (313) is the input terminal of the delay line (311) and the adder (3
14).
両係数器（３１２）及び（３１３）には図示を省略した
ＲＯＭからの荷車係数がそれぞれ供給される。Both coefficient multipliers (312) and (313) are supplied with cart coefficients from a ROM (not shown), respectively.
次に、第３図を参照しながら、第１図の実施例の動作に
ついて説明する。Next, the operation of the embodiment shown in FIG. 1 will be explained with reference to FIG.
書込系（２０）の制御回路（２７）から、各フィールド
の開始時点でνＣＬＲ信号が出力されると共に、各ライ
ンの開始時点でＨＣＬＩｉ信号が出力されて、フィール
ドメモリ （１０）の垂直アドレス及び水平アドレスが
それぞれリセットされる。また、νｌ Ｎ Ｃ４号がラ
イン毎に１回出力されて、５２５／ ６０方式の映像信
号が、ライン数を変換されることなく、フィールドメモ
リ （１０）に書き込まれる。この際、奇数フィールド
では第１ラインが、偶数フィールドでは第２６３ライン
がそれぞれメモリ （１０）上で先頭に来るように制御
される。The control circuit (27) of the write system (20) outputs the νCLR signal at the start of each field, and the HCLIi signal at the start of each line to determine the vertical address and address of the field memory (10). Each horizontal address is reset. In addition, νl N C4 is output once for each line, and a 525/60 video signal is written into the field memory (10) without converting the number of lines. At this time, control is performed so that the first line in odd-numbered fields and the 263rd line in even-numbered fields come first on the memory (10).
続出系（３０）の制御回路（３５）からのＶＣＬＲ信号
及びＨＣＬ）ｌ信号は、前述と同様に、各フィールド及
び各ラインの開始時点で出力される。一方、ＶＩＮＣ信
号は、第３図で黒丸を付けた各ラインではそれぞれ１回
休止して、当該ラインが２回読み出される。The VCLR signal and HCL) signal from the control circuit (35) of the succession system (30) are output at the start of each field and each line, as described above. On the other hand, the VINC signal pauses once in each line marked with a black circle in FIG. 3, and the line is read out twice.
即ち、入出カフイールドの奇偶がそれぞれ一致する［株
］モード及び■モードでは、先頭ラインから５ライン毎
に２回読み出されるラインが存在し、入出カフイールド
の奇偶が異なる■モードおよび◎モードでは、それぞれ
第３ライン及び第２６６ラインから５ライン毎に２回読
み出されるラインが存在する。That is, in [Stock] mode and ■ mode, where the input and output cuff fields are the same, there are lines that are read twice every 5 lines from the first line, and in the ■ mode and ◎ mode, where the input and output cuff fields are different, the lines are read twice. There are lines that are read twice every 5 lines starting from the 3rd line and the 266th line.
更に、■モードでは、図中に白丸で示した先頭ラインで
νＩＮＣ信号が１回休止するように制御されて、上述の
第３．第８．・・・・第（５ｎ＋３）ラインに加えて、
先頭ラインも２回読み出される。但し、第６．第１１．
・・・・第（５ｎ＋１）ラインが２回読み出されること
はない。Furthermore, in the ■ mode, the νINC signal is controlled to pause once at the first line indicated by a white circle in the figure, and the above-mentioned 3. 8th. ...In addition to the (5n+3)th line,
The first line is also read twice. However, 6th. 11th.
...The (5n+1)th line is never read twice.
■モードにおいて、奇数フィールドの先頭ラインがフィ
ールドメモリ （１０）から２回読み出されると、この
先頭ラインのデータがライン内陣部（３１０）のＩＨ遅
延線（３１１）の入力端及び出力側にそれぞれ現れる。■ In mode, when the first line of an odd field is read twice from the field memory (10), the data of this first line appears at the input end and output side of the IH delay line (311) of the line inner part (310), respectively. .
これにより、係数器（３１２）及び（３１３）に供給さ
れるデータが同一となるため、両係数器（３１２）及び
（３１３）の荷車係数の如何に拘らず、加算器（３１４
）からは、入力奇数フィールドの先頭ラインがそのまま
出力偶数フィールドの先頭ラインとして取り出される。As a result, the data supplied to the coefficient multipliers (312) and (313) are the same, so regardless of the cart coefficients of both coefficient multipliers (312) and (313), the data supplied to the adder (314) is the same.
), the first line of the input odd field is taken out as is as the first line of the output even field.
続いて、人力フィールドの第２ラインが読み出されると
、この第２ラインが遅延線（３１１）の入力側に現れる
と共に、遅延線（３１１）の出力側には入力フィールド
の第１ラインが現れる。このとき、係数器（３１２）及
び（３１３）の荷重係数が所定の値に設定されており、
加算器（３１４’）からは、出力偶数フィールドの内挿
された第２ラインが得られる。以下、同様にして、ライ
ン内挿が行なわれる。Subsequently, when the second line of the human input field is read out, this second line appears at the input side of the delay line (311), and the first line of the input field appears at the output side of the delay line (311). At this time, the loading coefficients of the coefficient units (312) and (313) are set to predetermined values,
A second interpolated line of the output even field is obtained from the adder (314'). Thereafter, line interpolation is performed in the same manner.
上述のように、本実施例によれば、アップ変換時、入力
フィールドの奇偶に拘らず、■〜◎の全モードで出力フ
ィールドの各先頭ラインを得ることができるので、回生
画像が縦に揺れて見えることはない。As described above, according to this embodiment, each leading line of the output field can be obtained in all modes from ■ to ◎ during up-conversion, regardless of whether the input field is odd or even. It never looks like that.
次に、第４図を参照ながら、本発明を６２５／ ５０方
式から５２５／ ６０方式へのダウン変換に通用した他
の実施例について説明する。Next, with reference to FIG. 4, another embodiment in which the present invention is applied to down conversion from 625/50 system to 525/60 system will be described.
本実施例の構成は、前出第１図の同期信号発生１（２５
）及び（３３）を入れ換えたものとなるので、その図示
を省略する。The configuration of this embodiment is based on the synchronization signal generation 1 (25
) and (33) are replaced, so their illustration is omitted.
本実施例の動作は次のとおりである。The operation of this embodiment is as follows.
ダウン変換において、書込系は前述のアップ変換の場合
と全く同様に動作する。一方、続出系の制御回路（３５
） （第１図参照）からは、第４図でＸ印を付けた各
ラインに対応して、νＩＮｃ信号が２回出力される。こ
れにより、■〜■の各モードとも、当該ラインをｙ投び
越して読み出しが行なわれて、読み出されるライン数が
減少する。本実施例では、このライン飛越が各モードと
も６ライン毎に１回行なわれ、読み出されたラインに基
いて内１；トが行なわれる。In down-conversion, the write system operates in exactly the same way as in the up-conversion described above. On the other hand, a series of control circuits (35
) (see FIG. 1), the νINc signal is output twice corresponding to each line marked with an X in FIG. As a result, in each of the modes ① to ②, the line is read out by y-casting, and the number of read lines is reduced. In this embodiment, this line jumping is performed once every 6 lines in each mode, and one of the lines is performed based on the read line.
史に、ｉｉｊ述の■モートと同様に、［Ｆ］モードでは
、図中に白丸で示した先頭ラインでＶＩＮＣ信号が１回
休止するように制御されて、先頭ラインが２回読み出さ
れる。但し、第７、第１３、・・・・第（６ｎ＋１）ラ
インが２回読み出されることはない。Historically, in the same way as in mode ③ described in iii., in [F] mode, the VINC signal is controlled to pause once at the first line indicated by a white circle in the figure, and the first line is read out twice. However, the 7th, 13th, . . . (6n+1)th lines are not read twice.
これにより、前述のアップ変換時と同様に、ダウン変換
時も、■〜■の全モードで出力フィールドの各先頭ライ
ンを得ることができて、再生画像の縦振れが除去される
。As a result, in the same manner as in the above-mentioned up-conversion, during down-conversion, each leading line of the output field can be obtained in all modes ① to ②, and vertical shake of the reproduced image is eliminated.
以上詳述のように、本発明によれば、フィールド内うイ
ン内庫において、入力フィールド及び出力フィールドの
奇偶を判別し、人力フィールドが奇数で出力フィールド
が偶数の場合、フィールドメモリから人力フィールドの
先頭ラインを２度読よ出すようにしたので、入出カフイ
ールドの奇偶に拘らず、出力ラインが画面上の正しい位
置に現れて、再生画像のＩＩＫれが除去された標準方式
変換装置が得られる。As described in detail above, according to the present invention, the input field and the output field are determined in the in-field storage, and if the manual field is an odd number and the output field is an even number, the manual field is stored from the field memory. Since the first line is read out twice, the output line appears at the correct position on the screen regardless of whether the input/output fields are odd or even, and a standard format conversion device is obtained in which the IIK distortion of the reproduced image is removed.
第１図は本発明による標準方式変換装置の一実施例の構
成を示すブロック図、第２図は第１図の実施例の要部の
構成を示すブロック図、第３図は本発明の一実施例の動
作を説明するための概念図第４図は本発明の他の実施例
の動作を説明するための概念図、第５図及び第７図は従
来の標準方式変換装置の動作を説明するための概念図、
第６図及び第８図は本発明の説明のためのタイムチャー
トである。
（１０）はフィールドメモリ、（２０）は書込系、（２
６）はＩＤ発生回路、（３０）は続出系、（３２）はＩ
Ｄ検出回路、（３４）は全１馬判別回路である。
−寅施例の７４− ＩＬ ）−内フィシ内神第３図
イ也の寅施イ列のフィー１しＦ内フィシ内碑第４図
（袢３２３）
ぐ足釆のフィールド°内うイフ内榊（ア１７°変↑＊）
第５図
■
科１
■
（拌２６３）
丈粂のブイーＩＬＩ−同うイン内す申（デクン愛を奥）
第７図FIG. 1 is a block diagram showing the configuration of an embodiment of a standard system conversion device according to the present invention, FIG. 2 is a block diagram showing the configuration of the main part of the embodiment of FIG. 1, and FIG. A conceptual diagram for explaining the operation of the embodiment. FIG. 4 is a conceptual diagram for explaining the operation of another embodiment of the present invention. FIGS. 5 and 7 are for explaining the operation of the conventional standard system conversion device. Conceptual diagram for
6 and 8 are time charts for explaining the present invention. (10) is field memory, (20) is writing system, (2
6) is an ID generation circuit, (30) is a continuous system, and (32) is an I
The D detection circuit (34) is a total one horse discrimination circuit. - Tora Example 74 - IL ) - Inner Fishi Naishin Figure 3 Iya's Tora Serii Row Fee 1 and F Inner Fishi Nai Monument Figure 4 (袢 323) Field of Gusashiba° Inside Uif Inside Sakaki (A17° change ↑*)
Fig. 5 ■ Department 1 ■ (Agitation 263) Takekue's Boo ILI-Same in-nai Sumon (Dekun Ai wo Oku)
Figure 7
Claims (1)
式の映像信号にフィールド内ライン内挿処理を施して、
第２の標準方式の映像信号を得るようにした標準方式変
換装置において、 上記第１の標準方式及び第２の標準方式の映像信号のフ
ィールドの奇遇をそれぞれ判別する奇遇判別手段を設け
、 奇数フィールドの上記第１の標準方式の映像信号から偶
数フィールドの上記第２の標準方式の映像信号を得る場
合、 上記フィールドメモリから上記奇数フィールドの先頭ラ
インを２度読み出すようにしたことを特徴とする標準方
式変換装置。[Claims] Performing intra-field line interpolation processing on a first standard video signal read from a single field memory,
A standard format converting device configured to obtain a video signal of a second standard format, comprising oddness determining means for determining whether or not the fields of the video signal of the first standard format and the second standard format are odd, respectively; When obtaining a video signal of the second standard format of an even field from a video signal of the first standard format of the standard, the first line of the odd field is read twice from the field memory. System conversion device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158994A JPH029279A (en) | 1988-06-27 | 1988-06-27 | Standard system converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63158994A JPH029279A (en) | 1988-06-27 | 1988-06-27 | Standard system converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH029279A true JPH029279A (en) | 1990-01-12 |
Family
ID=15683901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63158994A Pending JPH029279A (en) | 1988-06-27 | 1988-06-27 | Standard system converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH029279A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0275290A (en) * | 1988-09-09 | 1990-03-14 | Matsushita Electric Ind Co Ltd | Scanning number converter |
| JPH04299687A (en) * | 1991-03-28 | 1992-10-22 | Matsushita Electric Ind Co Ltd | Television system conversion device |
-
1988
- 1988-06-27 JP JP63158994A patent/JPH029279A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0275290A (en) * | 1988-09-09 | 1990-03-14 | Matsushita Electric Ind Co Ltd | Scanning number converter |
| JPH04299687A (en) * | 1991-03-28 | 1992-10-22 | Matsushita Electric Ind Co Ltd | Television system conversion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63272195A (en) | Video signal processing circuit capable of reproducing still picture | |
| JP2555986B2 (en) | High-sensitivity TV camera device | |
| US6040868A (en) | Device and method of converting scanning pattern of display device | |
| JPS63205778A (en) | Video signal digitizing circuit | |
| JP2584138B2 (en) | Television system converter | |
| JPH029279A (en) | Standard system converter | |
| JP3106485B2 (en) | Video signal reproduction device and video signal processing device | |
| SU1262745A1 (en) | Method of reproducing colour television picture | |
| US6266101B1 (en) | Y/C separator | |
| JPS6150474A (en) | Scanning converter | |
| KR100620930B1 (en) | Image signal processing circuit | |
| JP3361710B2 (en) | Image synthesis method for surveillance camera system | |
| JPS61114682A (en) | Image processing circuit | |
| JP2809738B2 (en) | Video signal converter | |
| JP3078024B2 (en) | Video signal recording and playback processing device | |
| JPS63156486A (en) | Television signal converting method | |
| KR100323661B1 (en) | How to change the scan player and frame rate of the video signal | |
| JPH0522680A (en) | Picture processor | |
| JPH0713834B2 (en) | Image information processing method | |
| JPH077655A (en) | High definition image pickup device | |
| JP2957808B2 (en) | Video signal processing device | |
| JPH08237611A (en) | Image storage device and scanning converter | |
| JPH0698275A (en) | Video signal converter | |
| JPS63256065A (en) | Video processor unit | |
| JPH10191207A (en) | Display method for reproduction screen |