JPH029220A - 電力トランジスタの低吸収制御回路 - Google Patents
電力トランジスタの低吸収制御回路Info
- Publication number
- JPH029220A JPH029220A JP1045567A JP4556789A JPH029220A JP H029220 A JPH029220 A JP H029220A JP 1045567 A JP1045567 A JP 1045567A JP 4556789 A JP4556789 A JP 4556789A JP H029220 A JPH029220 A JP H029220A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- turn
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010521 absorption reaction Methods 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 abstract description 15
- 230000009467 reduction Effects 0.000 abstract description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、電力トランジスタ、特にソース、ドレイン、
ゲートの３つの端子を持ち、非導通状態から導通状態に
切り替わることにより負荷を駆動するように設けられ、
かつ導通時には予め決められた電圧がゲートに加わるよ
うに設けられたＤＭＯＳトランジスタを制御するための
低吸収制御回路に関する。
ゲートの３つの端子を持ち、非導通状態から導通状態に
切り替わることにより負荷を駆動するように設けられ、
かつ導通時には予め決められた電圧がゲートに加わるよ
うに設けられたＤＭＯＳトランジスタを制御するための
低吸収制御回路に関する。
［従来の技術］
ＤＭＯ８ｎチャンネル電力トランジスタは、誘導性負荷
を駆動するためのブリッジ回路の高電位側のドライバと
して、現在広範に使用されている。
を駆動するためのブリッジ回路の高電位側のドライバと
して、現在広範に使用されている。
このようなブリッジ回路は、供給電圧Ｖｃｃに加えて、
高電位側のドライバとして使用されている電力トランジ
スタのゲート端子に電圧Ｖｃｃよりも高い電圧を加える
ための、もう一つの供給電圧Ｖｃｐを必要とする。この
補助電圧は、電力トランジスタが最大の電流を供給して
おり、ソースとドレインとの間の電圧降下が最小になっ
ている動作状態において特に必要とされる。
高電位側のドライバとして使用されている電力トランジ
スタのゲート端子に電圧Ｖｃｃよりも高い電圧を加える
ための、もう一つの供給電圧Ｖｃｐを必要とする。この
補助電圧は、電力トランジスタが最大の電流を供給して
おり、ソースとドレインとの間の電圧降下が最小になっ
ている動作状態において特に必要とされる。
さらにこの補助電圧は、前記電力トランジスタに、この
補助電圧を加える目的のために設けられたターンオン回
路により供給される。
補助電圧を加える目的のために設けられたターンオン回
路により供給される。
補助電圧Ｖｃｐは、電源により供給することもできる。
しかしそのような電源が利用できない場合には、その電
圧を、電荷を蓄積するように設けられた所謂ブートスト
ラップコンデンサＣｐの一端に発生させることもできる
。コンデンサＣｐのこの端子には、ブリッジ回路の高電
位側ドライバとして使用されている各電力トランジスタ
のターンオン回路が接続される。
圧を、電荷を蓄積するように設けられた所謂ブートスト
ラップコンデンサＣｐの一端に発生させることもできる
。コンデンサＣｐのこの端子には、ブリッジ回路の高電
位側ドライバとして使用されている各電力トランジスタ
のターンオン回路が接続される。
コンデンサＣｐは、電圧Ｖｃｐを一定に保つために、再
充電回路により周期的に再充電される。
充電回路により周期的に再充電される。
従来は、各電力トランジスタに対してそれぞれ、コンデ
ンサＣｐに接続され、このコンデンサＣｐにより直接に
給電される一つのターンオン回路が使用されていた。し
かもコンデンサＣｐに、複数のブリッジ回路に属する複
数の電力トランジスタが接続される場合もあった。
ンサＣｐに接続され、このコンデンサＣｐにより直接に
給電される一つのターンオン回路が使用されていた。し
かもコンデンサＣｐに、複数のブリッジ回路に属する複
数の電力トランジスタが接続される場合もあった。
［発明が解決しようとする課題］
この従来技術には、電力トランジスタを非導通状態から
導通状態に切り替えた時に電力トランジスタのゲート端
子に所定の電圧を加えるための電圧の供給が、全面的に
、前記コンデンサに要求され、そのためにコンデンサが
多くの電荷を吸収するという問題点があった。その結果
、大きなサイズのコンデンサとそれに対応する大きなサ
イズの再充電回路を使用しなければならなかった。
導通状態に切り替えた時に電力トランジスタのゲート端
子に所定の電圧を加えるための電圧の供給が、全面的に
、前記コンデンサに要求され、そのためにコンデンサが
多くの電荷を吸収するという問題点があった。その結果
、大きなサイズのコンデンサとそれに対応する大きなサ
イズの再充電回路を使用しなければならなかった。
この発明の目的は、電力トランジスタを非導通状態から
導通状態に切り替えた際の、容量性電源による電荷吸収
を最小にすることができ、それにより上記従来技術の問
題点を解決することができる電力トランジスタの低吸収
制御回路を提供することである。
導通状態に切り替えた際の、容量性電源による電荷吸収
を最小にすることができ、それにより上記従来技術の問
題点を解決することができる電力トランジスタの低吸収
制御回路を提供することである。
［課題を解決するための手段］
本発明は、第１の電圧供給源に接続された第１のターン
オン回路と、第２の電圧供給源に接続された第２のター
ンオン回路と、入力がそれぞれ基準電圧供給源と電力ト
ランジスタのゲート電極に接続され、出力がそれぞれ前
記第１と第２のターンオン回路に接続された比較回路と
、を具備することを特徴とする電力トランジスタの低吸
収制御回路により、上記課題を解決したものである。
オン回路と、第２の電圧供給源に接続された第２のター
ンオン回路と、入力がそれぞれ基準電圧供給源と電力ト
ランジスタのゲート電極に接続され、出力がそれぞれ前
記第１と第２のターンオン回路に接続された比較回路と
、を具備することを特徴とする電力トランジスタの低吸
収制御回路により、上記課題を解決したものである。
本発明による回路の特徴と利点は、本発明の一実施例の
詳細な説明により、より良く理解されるであろう。なお
本明細書と添付の図面に記載した実施例は、あくまで本
発明の説明のための一実施例であり、本発明の範囲を限
定するものではない。
詳細な説明により、より良く理解されるであろう。なお
本明細書と添付の図面に記載した実施例は、あくまで本
発明の説明のための一実施例であり、本発明の範囲を限
定するものではない。
［実 施 例］
実施例について、図面を参照して説明する。図において
、参照符号１は、本発明による電力トランジスタ２の低
吸収制御回路を示す。トランジスタ２は、本実施例では
ＤＭＯ８ｎチャネル型の電力トランジスタで、同型のト
ランジスタ３と共に、誘導性の負荷５を駆動するための
ブリッジ回路４を構成している。
、参照符号１は、本発明による電力トランジスタ２の低
吸収制御回路を示す。トランジスタ２は、本実施例では
ＤＭＯ８ｎチャネル型の電力トランジスタで、同型のト
ランジスタ３と共に、誘導性の負荷５を駆動するための
ブリッジ回路４を構成している。
トランジスタ２は、ソースＳ１ ドレインＤ１ゲートＧ
の３つの端子を有している。ドレイン端子りは電圧供給
源Ｖｃｃに接続されている。またソース端子Ｓとゲート
端子Ｇとの間にはダイオードＤ８が接続されている。
の３つの端子を有している。ドレイン端子りは電圧供給
源Ｖｃｃに接続されている。またソース端子Ｓとゲート
端子Ｇとの間にはダイオードＤ８が接続されている。
参照符号６で示すのは第１のターンオン回路である。こ
の回路６は、１対のｐチャネルＭＯ８型トランジスタＭ
１及びＭ２から構成されている。
の回路６は、１対のｐチャネルＭＯ８型トランジスタＭ
１及びＭ２から構成されている。
トランジスタＭ１及びＭ２のゲート端子Ｇ１及びＧ２は
互いに接続され、ソース端子Ｓ１及びＳ２はそれぞれ電
圧供給源Ｖｃｃに接続されている。
互いに接続され、ソース端子Ｓ１及びＳ２はそれぞれ電
圧供給源Ｖｃｃに接続されている。
トランジスタＭ１のゲート端子Ｇ１とドレイン端子Ｄ１
は互いに短絡されている。またトランジスタＭ２のドレ
イン端子Ｄ２により構成されるターンオン回路６の出力
は、ダイードＤ５を介して電力トランジスタ２のゲート
端子Ｇに接続されている。
は互いに短絡されている。またトランジスタＭ２のドレ
イン端子Ｄ２により構成されるターンオン回路６の出力
は、ダイードＤ５を介して電力トランジスタ２のゲート
端子Ｇに接続されている。
参照符号７で示すのは、第２のターンオン回路である。
この回路７は、ｐチャネルＭＯ８型の１対のトランジス
タＭ３及びＭ４から構成されている。トランジスタＭ３
及びＭ４のゲート端子Ｇ３及びＧ４は、互いに接続され
ている。またソース端子Ｓ３及びＳ４は、電圧Ｖｃｐを
供給するための所謂ブートストラップコンデンサＣｐの
一端に接続されている。
タＭ３及びＭ４から構成されている。トランジスタＭ３
及びＭ４のゲート端子Ｇ３及びＧ４は、互いに接続され
ている。またソース端子Ｓ３及びＳ４は、電圧Ｖｃｐを
供給するための所謂ブートストラップコンデンサＣｐの
一端に接続されている。
トランジスタＭ３のゲート端子Ｇ３とドレイン端子Ｄ３
は互いに短絡されており、第２のターンオン回路７の出
力を構成するドレイン端子Ｄ４は、電力トランジスタ２
のゲート端子Ｇに直接に接続されている。ゲート端子Ｇ
は、ターンオフ回路８にも接続されている。
は互いに短絡されており、第２のターンオン回路７の出
力を構成するドレイン端子Ｄ４は、電力トランジスタ２
のゲート端子Ｇに直接に接続されている。ゲート端子Ｇ
は、ターンオフ回路８にも接続されている。
参照符号９で示すのは比較回路である。この比較回路９
は、１対のｎチャネルＭＯ８型トランジスタＤＭＩ及び
ＤＭ２から構成されている。一方のトランジスタＤＭＩ
のゲート端子ＧＭＩは、比較回路９の第１の入力を構成
し、定電流源Ａを介してグラウンドに接続され、またツ
ェナーダイオードＤＺを介して電圧供給源Ｖｃｃに接続
されている。ツェナーダイオードＤＺは、流れる電流に
よらず、はぼ一定の電圧降下Ｖｚを生じさせる。
は、１対のｎチャネルＭＯ８型トランジスタＤＭＩ及び
ＤＭ２から構成されている。一方のトランジスタＤＭＩ
のゲート端子ＧＭＩは、比較回路９の第１の入力を構成
し、定電流源Ａを介してグラウンドに接続され、またツ
ェナーダイオードＤＺを介して電圧供給源Ｖｃｃに接続
されている。ツェナーダイオードＤＺは、流れる電流に
よらず、はぼ一定の電圧降下Ｖｚを生じさせる。
トランジスタＤＭＩのゲート端子ＧＭＩとソース端子Ｓ
ＭＩは、抵抗Ｒ１を介して互いに接続されている。また
ドレイン端子Ｐ１は、比較回路の第１の出力として、第
１のターンオン回路６のトランジスタＭ１のドレイン端
子Ｄ１に接続されている。
ＭＩは、抵抗Ｒ１を介して互いに接続されている。また
ドレイン端子Ｐ１は、比較回路の第１の出力として、第
１のターンオン回路６のトランジスタＭ１のドレイン端
子Ｄ１に接続されている。
第２のトランジスタＤＭ２のドレイン端子Ｐ２は、第２
の出力として、第２のターンオン回路７のトランジスタ
Ｍ３のドレイン端子Ｄ３に接続されている。トランジス
タＤＭ２のゲート端子ＧＭ２は、比較回路９の第２の入
力を構成し、直列に接続された２つのダイードＤ６とＤ
７を介して、電力トランジスタ２のゲート端子Ｇに接続
されている。ゲート端子ＧＭ２とソース端子ＳＭ２は、
抵抗Ｒ２を介して互いに接続されている。
の出力として、第２のターンオン回路７のトランジスタ
Ｍ３のドレイン端子Ｄ３に接続されている。トランジス
タＤＭ２のゲート端子ＧＭ２は、比較回路９の第２の入
力を構成し、直列に接続された２つのダイードＤ６とＤ
７を介して、電力トランジスタ２のゲート端子Ｇに接続
されている。ゲート端子ＧＭ２とソース端子ＳＭ２は、
抵抗Ｒ２を介して互いに接続されている。
比較回路９のトランジスタＤＭ１及びＤＭ２のソース端
子ＳＭＩ及び３Ｍ２は互いに接続され、直列に接続され
たスイッチ１０と定電流源Ａ１とを介してグラウンドに
接続されている。
子ＳＭＩ及び３Ｍ２は互いに接続され、直列に接続され
たスイッチ１０と定電流源Ａ１とを介してグラウンドに
接続されている。
次に上記回路１の動作について説明する。いま、電力ト
ランジスタ２のゲート端子Ｇが零ボルトに引き下げられ
ていて電力トランジスタ２が非導通状態にあり、またス
イッチ１０は閉じているものとする。
ランジスタ２のゲート端子Ｇが零ボルトに引き下げられ
ていて電力トランジスタ２が非導通状態にあり、またス
イッチ１０は閉じているものとする。
すると、トランジスタＤＭＩのゲート端子ＧＭ１には、
電源電圧ＶｃｃからツェナーダイオードＤＺの端子間の
電圧降下Ｖｚを引いた電圧Ｖｒがかかっているので、ト
ランジスタＤＭＩが導通し、第１のターンオン回路６を
作動させる。この結果、第１のターンオン回路６は、ト
ランジスタ２を導通させる。
電源電圧ＶｃｃからツェナーダイオードＤＺの端子間の
電圧降下Ｖｚを引いた電圧Ｖｒがかかっているので、ト
ランジスタＤＭＩが導通し、第１のターンオン回路６を
作動させる。この結果、第１のターンオン回路６は、ト
ランジスタ２を導通させる。
トランジスタ２のゲート端子Ｇには、第１のターンオン
回路６を通して、電源電圧ＶｃｃからトランジスタＭ２
のソースとドレインとの間の電圧降下とダイオードＤ５
の電圧降下を引いた電圧が加わる。
回路６を通して、電源電圧ＶｃｃからトランジスタＭ２
のソースとドレインとの間の電圧降下とダイオードＤ５
の電圧降下を引いた電圧が加わる。
ゲート端子Ｇにおける電圧を上昇させるため、比較回路
９が、その入力ＧＭＩ及びＧＭ２間の電圧値に基づいて
第２のターンオン回路７を活性化させることにより、そ
の時点で第２のターンオン回路７が作動し始める。具体
的には、ゲート端子Ｇにおける電圧が、電圧Ｖｒとダイ
オードＤ６及びＤ７による電圧降下との和によって与え
られる値を超えると、回路７は作動状態になる。電圧Ｖ
ｒの値は、ツェナーダイオードＤＺを適切に選択するこ
とによって調節され得、その目的は、コンデンサＣｐに
よる電荷の吸収を最小にしながら同時にトランジスタＭ
２の飽和に起因する切替速度の低下を避けるという相反
する要求を均衡させるということにある。
９が、その入力ＧＭＩ及びＧＭ２間の電圧値に基づいて
第２のターンオン回路７を活性化させることにより、そ
の時点で第２のターンオン回路７が作動し始める。具体
的には、ゲート端子Ｇにおける電圧が、電圧Ｖｒとダイ
オードＤ６及びＤ７による電圧降下との和によって与え
られる値を超えると、回路７は作動状態になる。電圧Ｖ
ｒの値は、ツェナーダイオードＤＺを適切に選択するこ
とによって調節され得、その目的は、コンデンサＣｐに
よる電荷の吸収を最小にしながら同時にトランジスタＭ
２の飽和に起因する切替速度の低下を避けるという相反
する要求を均衡させるということにある。
回路７が作動した瞬間、定電流源Ａから流出するすべて
の電流はトランジスタＤＭ２を通って流れ、第１の回路
６は非導通状態となり、そして、この第１の回路６はダ
イオードＤ５の働きによりブリッジ回路４から切り離さ
れる。
の電流はトランジスタＤＭ２を通って流れ、第１の回路
６は非導通状態となり、そして、この第１の回路６はダ
イオードＤ５の働きによりブリッジ回路４から切り離さ
れる。
各切替段階が終了すると、抵抗Ｒ１及びＲ２は、比較回
路９を平衡状態に復帰させる。
路９を平衡状態に復帰させる。
それぞれの回路６．７．９におけるトランジスタＭ１及
びＭ２、Ｍ３及びＭ４、ＤＭＩ及びＤＭ２に特性が同じ
トランジスタを使用することにより、ゲート端子Ｇの電
圧を連続的に上昇させること、そして、その結果、同波
形の出力電圧を誘導性負荷５に加えることが可能になる
。
びＭ２、Ｍ３及びＭ４、ＤＭＩ及びＤＭ２に特性が同じ
トランジスタを使用することにより、ゲート端子Ｇの電
圧を連続的に上昇させること、そして、その結果、同波
形の出力電圧を誘導性負荷５に加えることが可能になる
。
［発明の効果］
以上のように、本発明による回路は、コンデンサＣｐに
よる電荷の吸収を最小にすることができ、それにより、
コンデンサのサイズを小さくすることができるという利
点がある。この利点により、コンデンサ端子間の基準電
圧を維持するために設けられる再充電回路のサイズを小
さくしたり、あるいは、必要であれば、多数のブリッジ
回路を高い切替速度で駆動することも可能になる。
よる電荷の吸収を最小にすることができ、それにより、
コンデンサのサイズを小さくすることができるという利
点がある。この利点により、コンデンサ端子間の基準電
圧を維持するために設けられる再充電回路のサイズを小
さくしたり、あるいは、必要であれば、多数のブリッジ
回路を高い切替速度で駆動することも可能になる。
図面は、本発明による電力トランジスタの低吸収制御回
路の一実施例の回路図を示す。 ２・・・・・電力トランジスタ ４・・・・・ブリッジ回路 ５・・・・・負荷 ６・・・・・第１のターンオン回路 ７・・・・・第２のターンオン回路 ８・・・・・ターンオフ回路 ９・・・・・比較回路 １０・・・・スイッチ
路の一実施例の回路図を示す。 ２・・・・・電力トランジスタ ４・・・・・ブリッジ回路 ５・・・・・負荷 ６・・・・・第１のターンオン回路 ７・・・・・第２のターンオン回路 ８・・・・・ターンオフ回路 ９・・・・・比較回路 １０・・・・スイッチ
Claims (1)
- 【特許請求の範囲】 １、電力トランジスタ（２）、特にゲート（Ｇ）、ソー
ス（Ｓ）、ドレイン（Ｄ）電極を有するＤＭＯＳトラン
ジスであって、非導通状態から導通状態に切り替わるこ
とにより負荷（５）を駆動するように設けられ、かつ導
通状態ではゲート電極（Ｇ）に所定の電圧（Ｖｃｐ）が
加わるように設けられた該ＤＭＯＳトランジスタを導通
させるための電力トランジスタの低吸収制御回路におい
て、 第１の電圧供給源（Ｖｃｃ）に接続された第１のターン
オン回路（６）と、 第２の電圧供給源（Ｖｃｐ）に接続された第２のターン
オン回路（７）と、 入力がそれぞれ基準電圧供給源（Ｖｒ）と電力トランジ
スタ（２）のゲート電極（Ｇ）に接続され、出力がそれ
ぞれ第１と第２のターンオン回路（６、７）に接続され
た比較回路と、 を具備することを特徴とする電力トランジスタの低吸収
制御回路。 ２、前記第１のターンオン回路（６）が１対のＭＯＳト
ランジスタ（Ｍ１、Ｍ２）から構成され、各トランジス
タのゲート電極（Ｇ１、Ｇ２）が互いに接続され、各ト
ランジスタのソース電極（Ｓ１、Ｓ２）がそれぞれ前記
電圧供給源（Ｖｃｃ）に接続され、一方のトランジスタ
（Ｍ１）のゲート電極（Ｇ１）とドレイン電極（Ｄ１）
が互いに接続されて比較回路（９）に接続され、他方の
トランジスタ（Ｍ２）のドレイン電極（Ｄ２）が該回路
（６）の出力として前記電力トランジスタ（２）のゲー
ト電極（Ｇ）に接続されている請求項１記載の電力トラ
ンジスタの低吸収制御回路。 ３、前記第２のターンオン回路（７）が１対のＭＯＳト
ランジスタ（Ｍ３、Ｍ４）から構成され、各トランジス
タのゲート電極（Ｇ３、Ｇ４）が互いに接続され、各ト
ランジスタのソース電極（Ｓ３、Ｓ４）がそれぞれ前記
第２の電圧供給源（Ｖｃｐ）に接続され、一方のトラン
ジスタ（Ｍ３）のゲート電極（Ｇ３）とドレイン電極（
Ｄ３）が互いに接続されて比較回路（９）に接続され、
他方のトランジスタ（Ｍ４）のドレイン電極（Ｄ４）が
該回路（７）の出力として前記電力トランジスタ（２）
のゲート電極（Ｇ）に接続されている請求項１記載の電
力トランジスタの低吸収制御回路。 ４、前記比較回路（９）が１対のＭＯＳトランジスタ（
ＤＭ１、ＤＭ２）から構成され、各トランジスタのソー
ス電極（ＳＭ１、ＳＭ２）が互いに接続され、一方のト
ランジスタ（ＤＭ１）のゲート電極（ＧＭ１）が第１の
入力として基準電圧源（Ｖｒ）に接続され、他方のトラ
ンジスタ（ＤＭ２）のゲート電極（ＧＭ２）が前記トラ
ンジスタ（２）のゲート電極（Ｇ）に接続されている請
求項１記載の電力トランジスタの低吸収制御回路。 ５、前記トランジスタ（ＤＭ１）のゲート電極（ＧＭ１
）が定電流源（Ａ）を介してグラウンドに接続され、ま
たツェナーダイオード（ＤＺ）を介して前記第１の電圧
供給源（Ｖｃｃ）に接続されている請求項１記載の電力
トランジスタの低吸収制御回路。 ６、前記１対のＭＯＳトランジスタ（ＤＭ１、ＤＭ２）
の前記ソース電極（ＳＭ１、ＳＭ２）が、直列に接続さ
れたスイッチ（１０）と定電流源（Ａ１）とを介してグ
ラウンドに接続されている請求項４記載の電力トランジ
スタの低吸収制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8819588A IT1216481B (it) | 1988-02-29 | 1988-02-29 | Potenza. dispositivo circuitale a basso assorbimento per comandare in accensione un transistore di |
| IT19588A/88 | 1988-02-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH029220A true JPH029220A (ja) | 1990-01-12 |
| JP2777175B2 JP2777175B2 (ja) | 1998-07-16 |
Family
ID=11159268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1045567A Expired - Fee Related JP2777175B2 (ja) | 1988-02-29 | 1989-02-28 | 電力トランジスタの低吸収制御回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4931676A (ja) |
| EP (1) | EP0330823B1 (ja) |
| JP (1) | JP2777175B2 (ja) |
| DE (1) | DE68922762T2 (ja) |
| IT (1) | IT1216481B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2644651B1 (fr) * | 1989-03-15 | 1991-07-05 | Sgs Thomson Microelectronics | Circuit de commande de transistor mos de puissance sur charge inductive |
| EP0398170A3 (en) * | 1989-05-17 | 1991-04-17 | National Semiconductor Corporation | Timed current boost for dmost driver with rapid turn-on and low quiescent current |
| JP2623934B2 (ja) * | 1989-07-26 | 1997-06-25 | 日本電気株式会社 | 電流検出回路 |
| US5177374A (en) * | 1990-10-03 | 1993-01-05 | International Business Machines Corporation | Current mode gate drive for power mos transistors |
| US5124632A (en) * | 1991-07-01 | 1992-06-23 | Motorola, Inc. | Low-voltage precision current generator |
| US5467051A (en) * | 1993-09-01 | 1995-11-14 | Motorola, Inc. | Low voltage precision switch |
| DE10154642C1 (de) | 2001-11-07 | 2003-07-17 | Siemens Ag | Auswerteschaltung für einen induktiven Sensor |
| DE10252827B3 (de) | 2002-11-13 | 2004-08-05 | Siemens Ag | Schaltungsanordnung zur schnellen Ansteuerung insbesondere induktiver Lasten |
| US6919651B2 (en) | 2002-11-26 | 2005-07-19 | Siemens Aktiengesellschaft | Circuit arrangement for high-speed switching of inductive loads |
| US8964436B2 (en) * | 2012-10-16 | 2015-02-24 | Hong Kong Applied Science & Technology Research Institute Company, Limited | Self-starting transistor-only full-wave rectifier for on-chip AC-DC conversion |
| US8797776B2 (en) * | 2012-10-16 | 2014-08-05 | Hong Kong Applied Science & Technology Research Institute Co., Ltd. | Diode-less full-wave rectifier for low-power on-chip AC-DC conversion |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3496441A (en) * | 1965-10-05 | 1970-02-17 | Licentia Gmbh | D.c. motor control circuit |
| NL7105838A (ja) * | 1971-04-29 | 1972-10-31 | ||
| FR2470484A1 (fr) * | 1979-11-23 | 1981-05-29 | Thomson Csf | Procede de commande d'un montage darlington et montage darlington a faibles pertes |
| FR2525841B1 (fr) * | 1982-04-21 | 1990-11-02 | Motorola Inc | Dispositif de traitement de signaux pour circuit de conversation telephonique |
| US4540899A (en) * | 1982-09-30 | 1985-09-10 | International Rectifier Corporation | Hammer drive circuit using power MOSFETs |
| JPS6022862A (ja) * | 1983-07-18 | 1985-02-05 | Rohm Co Ltd | 電源回路 |
| FR2561471B1 (fr) * | 1984-03-16 | 1986-09-19 | Thomson Csf | Circuit de commande de commutation d'un transistor de puissance |
| US4553082A (en) * | 1984-05-25 | 1985-11-12 | Hughes Aircraft Company | Transformerless drive circuit for field-effect transistors |
| JPS61212907A (ja) * | 1985-03-18 | 1986-09-20 | Fujitsu Ltd | 半導体集積回路 |
| US4689607A (en) * | 1986-01-27 | 1987-08-25 | General Datacomm, Inc. | Bidirectional transconductance amplifier |
| FR2606960A1 (fr) * | 1986-11-14 | 1988-05-20 | Efcis | Circuit d'emission de signaux numeriques pour un reseau telephonique |
-
1988
- 1988-02-29 IT IT8819588A patent/IT1216481B/it active
-
1989
- 1989-01-18 US US07/298,652 patent/US4931676A/en not_active Expired - Lifetime
- 1989-01-20 EP EP89100946A patent/EP0330823B1/en not_active Expired - Lifetime
- 1989-01-20 DE DE68922762T patent/DE68922762T2/de not_active Expired - Fee Related
- 1989-02-28 JP JP1045567A patent/JP2777175B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0330823A3 (en) | 1991-07-03 |
| US4931676A (en) | 1990-06-05 |
| JP2777175B2 (ja) | 1998-07-16 |
| DE68922762T2 (de) | 1995-10-12 |
| IT8819588A0 (it) | 1988-02-29 |
| EP0330823B1 (en) | 1995-05-24 |
| DE68922762D1 (de) | 1995-06-29 |
| IT1216481B (it) | 1990-03-08 |
| EP0330823A2 (en) | 1989-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3607033B2 (ja) | 半導体装置 | |
| US4445055A (en) | Circuit arrangement for controlling a power field-effect switching transistor | |
| US20210050779A1 (en) | Drive circuit, drive method and integrated circuit thereof | |
| US4736121A (en) | Charge pump circuit for driving N-channel MOS transistors | |
| US5397967A (en) | Slew rate circuit for high side driver for a polyphase DC motor | |
| US6847237B2 (en) | 32V H-bridge driver with CMOS circuits | |
| JPH029220A (ja) | 電力トランジスタの低吸収制御回路 | |
| US5057721A (en) | Level shift circuit for controlling a driving circuit | |
| US5335263A (en) | Power supply switching circuit for a compact portable telephone set | |
| EP0369180B1 (en) | A circuit device, made up of a reduced number of components, for simultaneously turning on a plurality of power transistors | |
| US5952869A (en) | High power MOS transistor | |
| JPH0678527A (ja) | 駆動電圧供給装置とその集積回路 | |
| JPH0281090A (ja) | 電力回収回路 | |
| KR102142459B1 (ko) | 릴레이 구동 장치 및 방법 | |
| US7319359B2 (en) | High current charge pump for intelligent power switch drive | |
| JPH0583100A (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| JP2797338B2 (ja) | ゲートドライブ回路 | |
| JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JPH0430821Y2 (ja) | ||
| JP2001024492A (ja) | Ｍｏｓトランジスタのドライブ回路 | |
| JP2003037487A (ja) | 半導体スイッチの制御方法 | |
| KR100320174B1 (ko) | 부트스트랩 방식 파워소자 구동아이씨의 초기충전회로 | |
| JP2002033648A (ja) | 縦続接続回路 | |
| WO2021250096A1 (en) | Circuit arrangement for a gate driver with a feedback resistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |