JPH0291737A - Monitoring and controlling method for runaway of controller - Google Patents

Abstract

PURPOSE:To eliminate the need of a special additional circuit for monitoring a runaway by updating successively a numerical value of a reference value holding means, and also, detecting it as abnormality, when the numerical value reaches a prescribed value, and setting the numerical value of the reference value holding means to an initial value, whenever a second control unit executes a first processing. CONSTITUTION:In a second processing in which a first control unit 300 transmits periodically and repeatedly data to a second control unit 100 and a second control unit 100 executes an interruption in response thereto, a numerical value of a reference value holding means is updated successively, and also, when the numerical value concerned reaches a prescribed value, it is detected as abnormality. Also, whenever a second control unit 100 executes a first processing, the numerical value of the reference value holding means is set to an initial value. In such a way, even a runaway generated in only a main routine can be detected, and a special complicated hardware becomes unnecessary.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は１例えば複写機などの制御に用いられる制御装
置の監視制御に関し、特にマイクロコンピュータなどの
互いに独立した制御ユニットを複数備える制御装置にお
ける監視制御に関する。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to (1) monitoring and control of a control device used for controlling a copying machine, etc., and particularly to a control device including a plurality of mutually independent control units such as a microcomputer. Regarding supervisory control.

［従来の技術］ 事務機器２例えば複写機、ファクシミリ、プリンタ等々
においては、マイクロコンピュータ（以下、ＣＰＵと言
う）を制御装置として備えるものが多く、特に最近では
、１つの装置に３つ以上のＣＰＵを備えるものも珍しく
ない。[Prior Art] Office equipment 2, such as copying machines, facsimile machines, printers, etc., are often equipped with microcomputers (hereinafter referred to as CPUs) as control devices, and especially recently, one device has three or more CPUs. It is not uncommon for some to be equipped with the following.

ところで、ＣＰＵ等においては、通常のプログラムの内
容とは全く異なる異常動作を行なう暴走と呼ばれる現象
が生じる可能性がある。−担、暴走が生じると、リセッ
ト信号を印加してプログラムの実行を初期状態に戻さな
ければ、動作を正常に復帰できない。Incidentally, in a CPU or the like, there is a possibility that a phenomenon called a runaway occurs in which an abnormal operation that is completely different from the contents of a normal program occurs. - If a runaway occurs, normal operation cannot be restored unless a reset signal is applied to return the program execution to its initial state.

そこで従来より、ＣＰＵを用いた装置においては１次の
ような方法によって暴走発生の有無を監視している。Therefore, conventionally, in devices using a CPU, the presence or absence of runaway has been monitored using the following method.

（１）ウォッチドッグタイマなどの専用のハードウェア
を用いて、ＣＰＵが定期的に出力するパルス信号を監視
する。(1) Use dedicated hardware such as a watchdog timer to monitor pulse signals periodically output by the CPU.

（２）ＣＰＵが定期的に出力するパルス信号を、別のＣ
ＰＵによって監視する。(2) The pulse signal that the CPU periodically outputs is transferred to another CPU.
Monitored by PU.

［発明が解決しようとする課題］ しかし、従来の方法では、！１視のために専用のハード
ウェアを付加する必要があり、構成が複雑化する。また
、外部から到来するノイズの影響を受けて、ＣＰＵの出
力するパルス信号の状態を誤まって認識し、暴走をして
いないにも関わらず暴走が検出される恐れがある。更に
、ＣＰＵのソフトウェアの負担が非常に大きい。[Problem to be solved by the invention] However, with the conventional method! It is necessary to add dedicated hardware for single viewing, which complicates the configuration. Further, due to the influence of external noise, the state of the pulse signal output by the CPU may be mistakenly recognized, and runaway may be detected even though there is no runaway. Furthermore, the burden on the CPU software is extremely large.

また、複数のＣＰＵを互いに通信ラインを介して接続し
た構成の装置においては、お互いの情報を各々のＣＰＵ
が送受信することによって、相手側の異常を識別するこ
とが可能である。即ち、−定の周期で第１のＣＰＵから
第２のＣＰＵに情報を繰り返し送信し、第２のＣＰＵは
第１のＣＰＵからの情報が受信される間隔（時間）を識
別し、それが予め定めた正常時の値を越えたら、送信側
の第１のＣＰＵに異常が生じたものとみなす、というふ
うにすれば、！Ａ常を検知できる。In addition, in a device configured with multiple CPUs connected to each other via communication lines, each CPU
By transmitting and receiving messages, it is possible to identify an abnormality on the other party's side. That is, information is repeatedly transmitted from a first CPU to a second CPU at a fixed period, and the second CPU identifies the interval (time) at which information from the first CPU is received, and the second CPU identifies the interval (time) at which information from the first CPU is received; If it exceeds a predetermined normal value, it is assumed that an abnormality has occurred in the first CPU on the sending side. A: Can detect constant occurrences.

ところで、この種の定期的に行なうべき処理は、一般に
、ハードウェア割り込みとして処理され、通常のメイン
ルーチンの処理とは独立して実行される。従って、この
場合には送信側のＣＰＵの割り込み処理に異常が生じる
と、所定時間内に情報が送信されなくなり、受信側のＣ
ＰＵで異常が検知される。ところが、ＣＰＵの暴走には
１通常の処理が暴走しても、割り込み処理だけは正常な
実行が継続される場合がある。Incidentally, this type of processing that should be performed periodically is generally processed as a hardware interrupt and executed independently of normal main routine processing. Therefore, in this case, if an abnormality occurs in the interrupt processing of the CPU on the sending side, information will not be sent within a predetermined time, and the CPU on the receiving side will
An abnormality is detected in the PU. However, when the CPU runs out of control, there are cases where even if normal processing goes out of control, only interrupt processing continues to be executed normally.

例えば、プログラム読取時にデータの誤読取を行ない、
メインルーチンで、ボルト命令や、現在のプログラムカ
ウンタが示すアドレスへのジャンプ命令が実行されると
、それ以後はメインルーチンが実行されなくなるが、こ
の種の暴走は割り込み処理には影響を及ぼさないので、
正常に割り込み処理が実行され、情報が送信されるので
、受信側のＣＰＵは送信側のＣＰＵの暴走を検知できな
り）。For example, if data is read incorrectly when reading a program,
If a bolt instruction or a jump instruction to the address indicated by the current program counter is executed in the main routine, the main routine will no longer be executed, but this type of runaway does not affect interrupt processing. ,
Since the interrupt processing is executed normally and the information is sent, the CPU on the receiving side cannot detect the runaway of the CPU on the sending side.)

［発明の目的］ 本発明は、暴走監視のための特別な付加回路を不要とし
、しかもメインルーチンが異常で割り込み処理は正常な
場合でも確実に暴走を検知しうる制御装置の暴走監視制
御方法を提供することを目的とする。[Object of the Invention] The present invention provides a runaway monitoring control method for a control device that does not require a special additional circuit for runaway monitoring and can reliably detect runaway even when the main routine is abnormal and interrupt processing is normal. The purpose is to provide.

［１１＋題を解決するための手段］ 上記目的を達成するため、本発明においては、各々、制
御すべき入力手段及び負荷手段の少なくとも一方と接続
され、予め定めたプログラムに従って動作し、繰り返し
実行される第１の処理と、他方の制御ユニットからのデ
ータの受信に応答して前記第１の処理に対し割込みで実
行される第２の処理を行ない、互いにデータ伝送ライン
を介して接続された独立した複数の制御ユニットを備え
る制御装置の暴走監視制御方法において：第１の制御ユ
ニットが第２の制御ユニットに対して周期的に繰り返し
データを送信し、第２の制御ユニットがそれに応答して
割込みで実行される第２の処理において、参照値保持手
段の数値を順次に更新するとともに該数値が所定値に達
すると異常として検出し、該第２の制御ユニットが前記
第１の処理を実行する毎に、前記参照値保持手段の数値
を初期値に設定する。[Means for Solving Problem 11+] In order to achieve the above object, in the present invention, each of the input means and the load means to be controlled is connected to at least one, operates according to a predetermined program, and is repeatedly executed. an independent control unit connected to each other via a data transmission line, and a second process executed by interrupting the first process in response to receiving data from the other control unit In a runaway monitoring control method for a control device including a plurality of control units, a first control unit periodically and repeatedly transmits data to a second control unit, and the second control unit interrupts the control unit in response to the data. In the second process executed in the second process, the numerical value of the reference value holding means is updated sequentially, and when the numerical value reaches a predetermined value, it is detected as an abnormality, and the second control unit executes the first process. Each time, the numerical value of the reference value holding means is set to an initial value.

［作用］ 本発明によれば、第１の処理、即ちメインルーチンを実
行する毎に、参照値保持手段の数値が初期化されるので
、第２の処理、即ち割り込み処理を実行して参照値保持
手段の数値を更新しても。[Operation] According to the present invention, each time the first process, that is, the main routine is executed, the numerical value of the reference value holding means is initialized, so the second process, that is, the interrupt process is executed, and the reference value is Even if you update the value of the retention means.

その値は、正常時は大きく変化する前に再び初期化され
、異常でないものと認識される。ところが、ＣＰＵの暴
走によってメインルーチンに異常が生じると、参照値保
持手段の数値の初期化が停止するので、その後で割り込
み処理を所定回数繰り返すと、参照値保持手段の数値が
しきい値を越え。Under normal conditions, the value is initialized again before it changes significantly and is recognized as not abnormal. However, if an abnormality occurs in the main routine due to a runaway CPU, the initialization of the numerical value of the reference value holding means is stopped, so if the interrupt processing is repeated a predetermined number of times, the numerical value of the reference value holding means will exceed the threshold value. .

それをＣＰＵの暴走として検出する。つまり、メインル
ーチンに異常が生じ９割り込み処理が正常な場合には、
異常の発生したＣＰＵの割り込み処理中において、異常
が検知される。This is detected as CPU runaway. In other words, if there is an error in the main routine and interrupt 9 processing is normal,
An abnormality is detected during interrupt processing of the CPU in which the abnormality has occurred.

一般に、複数のＣＰＵを備える制御システムにおいては
、お互いのＣＰＵはシリアル通信ラインを介して接続さ
れ、各々のＣＰＵはそれ自身の制御情報を他方のＣＰＵ
に送信するように構成される。シリアル通信のための回
路ユニットは、一般に、ＣＰＵに内蔵されており、伝送
中のデータの誤りに対応する回路も含んでいる。従って
１通信のために特別な回路を新規に追加する必要はない
し、ＣＰＵ同志のデータ伝送に関しては、比較的ノイズ
の影響も受けにくい、ＣＰＵを備える複数の制御ユニッ
トを互いに接続し、お互いに情報の伝送を行なわせるこ
とによって、送信側のＣＰＵの異常を検知できる。Generally, in a control system comprising multiple CPUs, the CPUs are connected to each other via a serial communication line, and each CPU transmits its own control information to the other CPU.
configured to send to. A circuit unit for serial communication is generally built into a CPU, and also includes a circuit for dealing with errors in data being transmitted. Therefore, there is no need to add a new special circuit for one communication, and data transmission between CPUs is relatively less affected by noise. An abnormality in the CPU on the transmitting side can be detected by causing the transmission to occur.

本発明の他の目的及び特徴は、以下の、図面を参照した
実施例説明により明らかになろう。Other objects and features of the present invention will become apparent from the following description of embodiments with reference to the drawings.

［実施例］ 第２図に、本発明を実施する一形式の複写機を示す。第
２図を参照して説明する。概略でいうと、この複写機は
、複写機本体と、ＡＤＦ　（自動原稿送り装置）６０．
ソータ７０．自動両面処理ユニット８０等のオプション
ユニット群で構成されている。記録シートを供給する給
紙系は５段になっている。即ち、第１給紙系及び第２給
紙系は複写機本体に備わっており、第３給紙系である第
２給紙ユニット１７０及び第４給紙系と第５給紙系を含
む第３給紙ユニット１８０が複写機本体に接続されてい
る。２１，２２．２３及び２４はそれぞれ第１給紙系、
第２給紙系、第３給紙系及び第４給紙系に設けられたカ
セットであり、２５が第５給紙系のトレイである。[Embodiment] FIG. 2 shows one type of copying machine embodying the present invention. This will be explained with reference to FIG. Briefly speaking, this copying machine consists of a copying machine body, an ADF (automatic document feeder) 60.
Sorter 70. It is composed of a group of optional units such as an automatic double-sided processing unit 80. The paper feed system that supplies recording sheets has five stages. That is, the first paper feeding system and the second paper feeding system are provided in the main body of the copying machine, and the second paper feeding unit 170, which is the third paper feeding system, and the third paper feeding system, which includes the fourth paper feeding system and the fifth paper feeding system, 3 paper feed unit 180 is connected to the main body of the copying machine. 21, 22, 23 and 24 are the first paper feeding system, respectively;
These are cassettes provided in the second paper feeding system, the third paper feeding system, and the fourth paper feeding system, and 25 is a tray of the fifth paper feeding system.

複写機本体の最上部に原稿を載置するコンタクトガラス
１が備わっており、その下方に光学走査系３０が備わっ
ている。光学走査系３０には、露光ランプ３１．第１ミ
ラー３２．第３ミラー３３゜第４ミラー３４．レンズ３
５．第５ミラー３６゜スリット３７等々が備わっている
。原稿読取走査を行なう場合、光路長が変化しないよう
に、露光ランプ３１と第１ミラー３２を搭載した第１キ
ヤリツジと第３ミラー３３及び第４ミラー３４を搭載し
た第２キヤリツジとが、２：１の相対速度で機械的に走
査駆動される。レンズ３５はズームレンズであり、モー
タ駆動によって倍率を変えることができる。A contact glass 1 on which a document is placed is provided at the top of the main body of the copying machine, and an optical scanning system 30 is provided below the contact glass 1. The optical scanning system 30 includes an exposure lamp 31. First mirror 32. Third mirror 33° Fourth mirror 34. lens 3
5. A fifth mirror is provided with a 36° slit 37, etc. When performing document reading scanning, a first carriage carrying an exposure lamp 31 and a first mirror 32 and a second carriage carrying a third mirror 33 and a fourth mirror 34 are arranged in two positions so that the optical path length does not change. Mechanically scan-driven at a relative speed of 1. The lens 35 is a zoom lens, and its magnification can be changed by driving a motor.

従って、露光ランプ３１から出た光は、第１ミラー３２
．第３ミラー３３．第４ミラー３４．レンズ３５．第５
ミラー３６及びスリット３７を介して、感光体ドラム２
上に結像される。Therefore, the light emitted from the exposure lamp 31 is transmitted to the first mirror 32.
．． Third mirror 33. Fourth mirror 34. Lens 35. Fifth
Through the mirror 36 and the slit 37, the photosensitive drum 2
imaged on top.

感光体ドラム２の周囲には、メインチャージャ３゜イレ
ーザ４．現像器５．転写前除電ランプ６、転写チャージ
ャ７、分離チャージャ８．ダニ−リングユニット９等々
が備わっている。Around the photoreceptor drum 2, there are a main charger 3 and an eraser 4. Developing device5. Pre-transfer static elimination lamp 6, transfer charger 7, separation charger 8. It is equipped with a dangling unit 9, etc.

像再生プロセスを簡単に説明する。感光体ドラム２の表
面は、メインチャージャ３の放電によって所定の高電位
に一様に帯電する。像再生に利用されない部分の電荷は
、イレーザ４によって消去される。感光体ドラム２の帯
電した面に、原稿からの反射光が照射されると、照射さ
れる光の強度に応じて、その部分の電位が変化（低下）
する。感光体ドラム２は図に矢印で示す方向に回転し、
それに同期して光学走査系３０は原稿面を順次走査する
ので、感光体ドラム２の表面には、原稿像の濃度（光反
射率）分布に応じた電位分布、即ち静電潜像が形成され
る。The image reproduction process will be briefly explained. The surface of the photosensitive drum 2 is uniformly charged to a predetermined high potential by the discharge of the main charger 3. The charge in the portion not used for image reproduction is erased by the eraser 4. When the charged surface of the photoreceptor drum 2 is irradiated with reflected light from the original, the potential of that part changes (decreases) depending on the intensity of the irradiated light.
do. The photosensitive drum 2 rotates in the direction shown by the arrow in the figure.
In synchronization with this, the optical scanning system 30 sequentially scans the document surface, so that a potential distribution corresponding to the density (light reflectance) distribution of the document image, that is, an electrostatic latent image, is formed on the surface of the photoreceptor drum 2. Ru.

静電潜像が形成された部分が現像器５の近傍を通ると、
ｆ＠電位分布応じて現像器５内のトナーが感光体２の表
面に吸着し、それによって静電潜像が現像され、静電潜
像に応じた可視像が感光体ドラム２上に形成される。一
方、コピープロセスの進行に同期して、５つの給紙系の
いずれか選択されたものから記録シートが供給される。When the portion on which the electrostatic latent image is formed passes near the developing device 5,
f@The toner in the developing device 5 is attracted to the surface of the photoreceptor 2 according to the potential distribution, thereby developing the electrostatic latent image, and a visible image corresponding to the electrostatic latent image is formed on the photoreceptor drum 2. be done. On the other hand, in synchronization with the progress of the copying process, recording sheets are supplied from one of the five paper feeding systems selected.

この記録シートは、レジストローラ２７を介して、所定
のタイミングで感光体ドラム２の表面に重なるように送
り込まれる。This recording sheet is fed through the registration rollers 27 at a predetermined timing so as to overlap the surface of the photosensitive drum 2.

そして、転写チャージャ７によって、感光体ドラム２上
の可視像（トナー像）が記録シート側に転写し、更に分
離チャージャ８によって、可視像が転写された記録シー
トは感光体ドラム２から分離する０分離した記録シート
は、搬送ベルト１１によって定着器１２まで搬送される
。定着器１２を通ると、記録シート上のトナー像は、定
着器１２内の熱によって記録シート上に定着される。定
着を終えた記録シートは、所定の排紙経路を通って、ソ
ータ７０又は自動両面ユニット８０に排出される。Then, the transfer charger 7 transfers the visible image (toner image) on the photoreceptor drum 2 to the recording sheet side, and the separation charger 8 separates the recording sheet to which the visible image has been transferred from the photoreceptor drum 2. The recording sheet separated by 0 is conveyed to a fixing device 12 by a conveyor belt 11. After passing through the fixing device 12, the toner image on the recording sheet is fixed onto the recording sheet by heat within the fixing device 12. The recording sheet that has been fixed is discharged to the sorter 70 or the automatic duplex unit 80 through a predetermined paper discharge path.

第３図に、第２図の複写機の本体上面に配置された操作
ボードの外観を示す。第３図を参照すると、この操作ボ
ードには多数のキースイッチＫｌ。FIG. 3 shows the appearance of the operation board arranged on the top surface of the main body of the copying machine shown in FIG. Referring to FIG. 3, this operation board has a large number of key switches Kl.

Ｋ　２　ｐ　Ｋ　３　＋　Ｋ　４　ａ　ｇ　Ｋ　４　ｂ
　ｇ　Ｋ　５　ｍ　Ｋ　６　ａ　＋に６ｂ、に７．に８
＋　Ｋ９ａ、に９ｂ、に９ｃ＋Ｋ　１０　、Ｋ　１１　
、Ｋ　１２　ａ　、Ｋ　１２　ｂ　、Ｋ　１３　＊ＫＣ
，ＫＳ、に＃、ＫＩ及びＫＴと、多数の表示器Ｄｉ、Ｄ
２．Ｄ３．Ｄ４．Ｄ５等々が備わっている。K 2 p K 3 + K 4 a g K 4 b
g K 5 m K 6 a + 6b, 7. to 8
+ K9a, 9b, 9c+K 10 , K 11
, K 12 a , K 12 b , K 13 *KC
, KS, #, KI and KT and a number of indicators Di, D
2. D3. D4. It is equipped with D5 etc.

第１図に、第２図に示す複写機の制御システムの構成の
概略を示す。第１図を参照すると、この制御システムは
、概略で３つのユニット１００゜２００及び３００から
構成されている。１００がメイン制御ボード、２００が
操作ボード、３００が光学系制御ボードであり、各々の
ボードには、それぞれ独立したマイクロコンピュータ１
１０゜２１０及び３１０が備わっている。FIG. 1 shows an outline of the configuration of a control system for the copying machine shown in FIG. 2. Referring to FIG. 1, this control system generally consists of three units 100, 200 and 300. 100 is a main control board, 200 is an operation board, and 300 is an optical system control board, and each board is equipped with an independent microcomputer 1.
10°210 and 310 are provided.

操作ボード２００のマイクロコンピュータ１１０は、表
示制御回路２３０．キースイッチマトリクス２４０．ラ
ンプ制御回路２５０．ヒータ制御回路２６０等々と互い
に接続されており１表示ユニット２２０の表示制御、各
種キースイッチの状態読取走査制御、露光ランプ３１の
調光制御、定着器１２に備わったヒータの温度制御等々
を行なう。The microcomputer 110 of the operation board 200 has a display control circuit 230. Key switch matrix 240. Lamp control circuit 250. It is connected to the heater control circuit 260 and the like, and performs display control of the 1 display unit 220, status reading and scanning control of various key switches, dimming control of the exposure lamp 31, temperature control of the heater provided in the fixing device 12, etc.

光学系制御ボード３００のマイクロコンピュータ３１０
は、ＲＡＭ　（読み書きメモリ）３２０．モータ制御回
路３３０，３４０．ドライバ３６０等々と接続されてお
り、光学走査系３０の往復走査駆動制御、複写像倍率制
御、像消去制御等々を行なう、Ｍｌが光学走査系３０を
駆動する電気モータ、Ｍ２が光学系のレンズ３５の倍率
を調整する電気モータである。なお、ＲＡＭ３２０の電
源回路にはバッテリーが接続されており、複写機の電源
がオフした場合でも、その記憶内容を保持するように構
成されている。Microcomputer 310 of optical system control board 300
is RAM (read/write memory) 320. Motor control circuits 330, 340. Ml is an electric motor that drives the optical scanning system 30, and M2 is the lens 35 of the optical system. It is an electric motor that adjusts the magnification. A battery is connected to the power supply circuit of the RAM 320, and the RAM 320 is configured to retain its stored contents even when the copying machine is powered off.

上記以外の複写機の制御要素、即ち、メインモータ、給
紙機構、搬送機構、排紙機構、各種像再生プロセス要素
、ファン、各種オプションユニット等々は、メイン制御
ボード１０００マイクロコンピユータ１１０によって制
御される。複写機各部に備わったセンサ群１３０からの
信号は、各々、信号処理回路１８０を介してマイクロコ
ンピュータ１１０に印加される。ソレノイド、クラッチ
。Control elements of the copying machine other than those mentioned above, such as the main motor, paper feeding mechanism, conveyance mechanism, paper ejection mechanism, various image reproduction process elements, fans, various optional units, etc., are controlled by the main control board 1000 and the microcomputer 110. . Signals from the sensor group 130 provided in each part of the copying machine are applied to the microcomputer 110 via a signal processing circuit 180, respectively. Solenoid, clutch.

ファン等々の負荷は、ドライバ１９０を介してマイクロ
コンピュータ１１０と接続されている。高圧電源ユニッ
ト１２０は、メインチャージャ３゜転写チャージャ７、
分離チャージャ８及び現像器５のバイアス電極と接続さ
れており、それらの電極に、所定のタイミングで像再生
プロセスに必要な所定の高電圧又は電流を供給する。Loads such as fans are connected to the microcomputer 110 via a driver 190. The high voltage power supply unit 120 includes a main charger 3°, a transfer charger 7,
It is connected to the bias electrodes of the separation charger 8 and the developing device 5, and supplies a predetermined high voltage or current necessary for the image reproduction process to these electrodes at a predetermined timing.

なおこの実施例では、高圧電源ユニット１２０は、パル
ス幅制御（ＰＷＭ）によって電圧又は電流の値を調整し
ており、このパルス幅を決定する信号は、プログラマブ
ルタイマ１６０によって生成している。In this embodiment, the high-voltage power supply unit 120 adjusts the voltage or current value by pulse width control (PWM), and the signal that determines this pulse width is generated by the programmable timer 160.

マイクロコンピュータ１１０には、バッテリーバックア
ップ回路を備えたＲＡＭ　（読み書きメモリ）１５０が
接続されている。このＲＡＭ　１５０には、高圧電源ユ
ニット１２０が発生する各種電圧及び電流を決定する数
値、ｎ光ランプの光量を設定する数値、定着ヒータの設
定温度に対応する数値等々が記憶されている。A RAM (read/write memory) 150 equipped with a battery backup circuit is connected to the microcomputer 110 . The RAM 150 stores numerical values that determine various voltages and currents generated by the high-voltage power supply unit 120, numerical values that set the light intensity of the n-light lamp, numerical values that correspond to the set temperature of the fixing heater, and the like.

また、メイン制御ボードのマイクロコンピュータ１１０
は、操作ボードのマイクロコンピュータ２１０及び光学
系制御ボードのマイクロコンピュータ３１０と互いに情
報を伝達できるように、シリアル通信ラインを介して、
それらと接続されている。In addition, the microcomputer 110 of the main control board
is connected to the microcomputer 210 of the operation board and the microcomputer 310 of the optical system control board via a serial communication line so that information can be transmitted to each other.
connected with them.

即ち、マイクロコンピュータ１１０のシリアル信号送信
ポートＴｘＤは、ゲート付バッファＧ１ｂ及びバッファ
Ｇ３ｃを介して、マイクロコンピュータ３１０のシリア
ル信号受信ポーｈＲｘＤと接続されるとともに、ゲート
付バッファＧｌｅ及びバッファＧ２ｃを介して、マイク
ロコンピュータ２１０のシリアル信号受信ポートＲｘＤ
と接続されており、また、マイクロコンピュータ１１０
のシリアル信号受信ポートＲｘＤは、ゲート付バッファ
Ｇｌｃ及びバッファＧ３ｂを介して、マイクロコンピュ
ータ３１０のシリアル信号送信ボートＴｘＤと接続され
るとともに、ゲート付バッファＧｌｆ及びバッファＧ２
ｂを介してマイクロコンピュータ２１０のシリアル信号
送信ポートＴｘＤと接続されている。That is, the serial signal transmitting port TxD of the microcomputer 110 is connected to the serial signal receiving port hRxD of the microcomputer 310 via the gated buffer G1b and the buffer G3c, and the serial signal receiving port hRxD of the microcomputer 310 is connected via the gated buffer Gle and the buffer G2c. Serial signal receiving port RxD of microcomputer 210
It is also connected to the microcomputer 110
The serial signal reception port RxD of is connected to the serial signal transmission port TxD of the microcomputer 310 via a gated buffer Glc and a buffer G3b, and also connected to a gated buffer Glf and a buffer G2.
It is connected to the serial signal transmission port TxD of the microcomputer 210 via b.

マイクロコンピュータ１１０の出力ポートＳＥＬが、バ
ッフｙＧ１ｂ、Ｇｌｃ、Ｇｌｅ、Ｇｌｆのゲート端子と
接続されており、ＳＥＬが高レベルＨの時にバッファＧ
ｌｂ及びＧｌｃのゲートが開いてＯｌｅ及びＧｌｆのゲ
ートが閉じ、ＳＥＬが低レベルＬの時にバッファＧｌｂ
及びＧｌｃのゲートが閉じてＧｌａ及びＧｌｆのゲート
が開くようになっている。つまり、ＳＥＬがＨの時に、
マイクロコンピュータ１１０と３１０との間での通信が
可能になり、ＳＥＬがＬの時に、マイクロコンピュータ
１１０と２１０との間での通信が可能になる。The output port SEL of the microcomputer 110 is connected to the gate terminals of the buffers yG1b, Glc, Gle, and Glf, and when SEL is at a high level H, the buffer G
When the gates of lb and Glc are open and the gates of Ole and Glf are closed, and SEL is at a low level L, the buffer Glb
The gates of Glc and Glc are closed, and the gates of Gla and Glf are opened. In other words, when SEL is H,
Communication between the microcomputers 110 and 310 becomes possible, and when SEL is L, communication between the microcomputers 110 and 210 becomes possible.

メイン制御ボード１００には、装置電源のオン／オフ時
にそれぞれリセット信号を発生するリセットＩＣ（７７
０５）　　１９５が備わっている。リセットＩＣ１９５
が出力する信号は、オアゲートＧ１ｇを介してマイクロ
コンピュータ１１０のリセット端子に印加されるととも
に、リセット信号ライン（ＲＥＳＥＴ）を介して、他の
制御ボードに送られる。The main control board 100 includes a reset IC (77) that generates a reset signal when the device power is turned on/off.
05) Equipped with 195. Reset IC195
The signal outputted by the microcomputer 110 is applied to the reset terminal of the microcomputer 110 via the OR gate G1g, and is also sent to other control boards via the reset signal line (RESET).

即ち、リセット信号は、オアゲート０３ａを介してマイ
クロコンピュータ３１０のリセット端子に印加されると
ともに、オアゲートＧ２ａを介してマイクロコンピュー
タ２１０のリセット端子に印加される。That is, the reset signal is applied to the reset terminal of the microcomputer 310 via the OR gate 03a, and is also applied to the reset terminal of the microcomputer 210 via the OR gate G2a.

更に、各々のマイクロコンピュータ１１０，２１０及び
３１０は、それぞれリセット信号を生成し、それを他の
マイクロコンピュータに印加してそれの動作を初期化す
る。即ち、マイクロコンピュータ１１０がその出力ポー
トＰＣ２に出力するリセット信号ＲＥＳＢは、バッファ
Ｇｌａ及びオアゲートＧ３ａを介して、マイクロコンピ
ュータ３１０のリセット端子に印加され、マイクロコン
ピュータ１１０がその出力ポートＰＣ３に出力するリセ
ット信号ＲＥＳＣは、バッファＧｌｄ及びオアゲートＧ
２ａを介して、マイクロコンピュータ２１０のリセット
端子に印加される。また、マイクロコンピュータ３１０
がその出力ポートＰＣ２に出力するリセット信号ＲＨ５
ＡＩは、バッファＧ３ｄ及びオアゲートＧｉｇを介して
、マイクロコンピュータ２１０がその出力ポートＰＣ２
に出力するリセット信号ＲＥＳＡ２は、バッファＧ２ｄ
及びオアゲートＧｉｇを介して、それぞれマイクロコン
ピュータ１１０のリセット端子に印加される。Further, each microcomputer 110, 210, and 310 generates a reset signal and applies it to the other microcomputers to initialize their operation. That is, the reset signal RESB that the microcomputer 110 outputs to its output port PC2 is applied to the reset terminal of the microcomputer 310 via the buffer Gla and the OR gate G3a, and the reset signal RESB that the microcomputer 110 outputs to its output port PC3 is applied to the reset terminal of the microcomputer 310. RESC is a buffer Gld and an or gate G
2a to the reset terminal of the microcomputer 210. In addition, the microcomputer 310
Reset signal RH5 outputted to its output port PC2
AI is output by the microcomputer 210 to its output port PC2 via the buffer G3d and the OR gate Gig.
The reset signal RESA2 output to the buffer G2d
and are applied to the reset terminal of the microcomputer 110 via the OR gate Gig.

従って、メイン制御ボードのマイクロコンピュータ１１
０は、操作ボードのマイクロコンピュータ２１０及び光
学系制御ボードのマイクロコンピュータ３１０にリセッ
ト信号を印加してその動作を初期化することができ、ま
た、操作ボードのマイクロコンピュータ２１０及び光学
系制御ボードのマイクロコンピュータ３１０は、各々、
メイン制御ボードのマイクロコンピュータ１１０にリセ
ット信号を印加してその動作を初期化することができる
。Therefore, the microcomputer 11 of the main control board
0 can apply a reset signal to the microcomputer 210 of the operation board and the microcomputer 310 of the optical system control board to initialize their operations, and can also apply a reset signal to the microcomputer 210 of the operation board and the microcomputer 310 of the optical system control board. The computers 310 each have:
A reset signal can be applied to the main control board microcomputer 110 to initialize its operation.

この例では、マイクロコンピュータ１１０，２１０及び
３１０として、日本電気（株）製の７８１１Ｇを使用し
ている。このマイクロコンピュータの内部構成の概略を
第４図に示す、第４＠を参照すると、このマイクロコン
ピュータは１発振回路Ｏ８Ｃ，シリアルＩ１０回路Ｂｌ
、割込み制御回路Ｂ２．タイマ回路Ｂ３．タイマ／イベ
ントカウンタ回路Ｂ４．Ａ／Ｄ変換回路Ｂ５．レジスタ
Ｂ６゜Ｅ　ＰＲＯＭメ−１−ＩＪ　Ｂ　７　、　ＲＡＭ
メ−ｔ−ＩＪ　Ｂ　８およびその他処理に必要な各種制
御ブロックでなっている。In this example, 7811G manufactured by NEC Corporation is used as the microcomputers 110, 210, and 310. An outline of the internal configuration of this microcomputer is shown in FIG.
, interrupt control circuit B2. Timer circuit B3. Timer/event counter circuit B4. A/D conversion circuit B5. Register B6゜E PROM Me-1-IJ B7, RAM
It consists of the mailbox IJB 8 and other various control blocks necessary for processing.

シリアルＩ１０回路Ｂ１は、シリアルデータ入力端子Ｒ
’ｘＤ、シリアルデータ出力端子ＴｘＤ、シリアルクロ
ック入出力端子ＳＣＫの３本の端子と１図示しない８ビ
ツトのシリアルレジスタ、バッファレジスタおよび送受
信制御回路を備えた送信部。The serial I10 circuit B1 has a serial data input terminal R.
'xD, serial data output terminal TxD, serial clock input/output terminal SCK; one 8-bit serial register (not shown); a buffer register; and a transmission/reception control circuit.

受信部と、動作モードを指定するモードレジスタでなっ
ている。なお各端子ＲｘＤ　、　Ｔ　ｘＤ及びＳＣＫは
、ボートＰＣＩ、ＰＣＯ及びＰＣ２’とそれ゛ぞれ共用
になっている。It consists of a receiving section and a mode register that specifies the operating mode. Note that the terminals RxD, TxD, and SCK are shared with the boats PCI, PCO, and PC2', respectively.

送信バッフアルレジスタは、内部データが空（エンプテ
ィ）になると割込み要求ＩＮＴＳＴを発生し。The transmit buffer register generates an interrupt request INTST when the internal data becomes empty.

受信バッファレジスタは、内部にフルにデータが蓄えら
れると割込み要求信号ＩＮＴＳＲを発生する。The reception buffer register generates an interrupt request signal INTSR when data is fully stored inside.

第１図の３つのマイクロコンピュータ１１０゜２１０．
３１０の間で行なわれるデータ伝送の手順の概略を第５
図に示す、第５図を参照して説明する。この実施例では
、最初に、メイン制御ボード１００のマイクロコンピュ
ータが、システム全体のデータ伝送の処理を起動し、そ
れに続いて連鎖的にシステムのマイクロコンピュータ間
でデータ伝送が繰・り返される。The three microcomputers 110°210. in FIG.
The outline of the data transmission procedure performed between 310 and 310 is shown in
This will be explained with reference to FIG. 5 shown in FIG. In this embodiment, the microcomputer of the main control board 100 first starts processing of data transmission for the entire system, and then data transmission is repeated between the microcomputers of the system in a chain.

つまり、マイクロコンピュータ１１０が最初にボートＳ
ＥＬを高レベルＨに設定して、データを送信すると、そ
のデータが光学系制御ボード３００のマイクロコンピュ
ータ３１０で受信される。マイクロコンピュータ３１０
は、そのデータを受信すると、その内部で発生する割込
要求信号ＩＮＴＳＲに応答して後述する割込処理を実行
し、受信したデータを処理するとともに、それ自身の内
部データを、メイン制御ボードのマイクロコンピュータ
１１０に送信する。このデータを受信すると、メイン制
御ボードのマイクロコンピュータ１１０は、割込要求信
号ＩＮＴＳＲに応答して後述する割込処理を実行し、受
信したデータを処理するとともに、出力ポートＳＥＬに
Ｌを出力した後、それ自身の内部データを今度は操作ボ
ードのマイクロコンピュータ２１０に送信する。マイク
ロコンピュータ２１０は、そのデータを受信すると、割
込要求信号ＩＮＴＳＲに応答して後述する割込処理を実
行し、受信したデータを処理するとともに、それ自身の
内部データをメイン制御ボードのマイクロコンピュータ
１１０に送信する。In other words, the microcomputer 110 first
When EL is set to a high level H and data is transmitted, the data is received by the microcomputer 310 of the optical system control board 300. microcomputer 310
When it receives the data, it executes the interrupt processing described later in response to the interrupt request signal INTSR generated internally, processes the received data, and sends its own internal data to the main control board. It is transmitted to the microcomputer 110. Upon receiving this data, the microcomputer 110 of the main control board executes interrupt processing to be described later in response to the interrupt request signal INTSR, processes the received data, and outputs L to the output port SEL. , in turn transmits its own internal data to the microcomputer 210 of the operating board. When the microcomputer 210 receives the data, it executes interrupt processing to be described later in response to the interrupt request signal INTSR, processes the received data, and transfers its own internal data to the microcomputer 110 of the main control board. Send to.

以上の動作の繰り返しによって、メイン制御ボード１０
０．光学系制御ボード３００及び操作ボード２００の間
でデータの送信と受信とが順番に繰り返し実行される。By repeating the above operations, the main control board 10
0. Transmission and reception of data is repeatedly executed in order between the optical system control board 300 and the operation board 200.

伝送されるデータは、システム全体の制御を管理するた
めに利用されるが、その他に、各制御ボードにおけるマ
イクロコンピュータのプログラムの暴走などの異常の検
出にも利用される。The transmitted data is used to manage the control of the entire system, but is also used to detect abnormalities such as runaway of microcomputer programs on each control board.

以下、各々のマイクロコンピュータの主として通信制御
に関する動作について説明する。第６ａ図、第６ｂ図、
第６ｃ図及び第６ｄ図にメイン制御ボードのマイクロコ
ンピュータ１１０の動作を示し、第７ａ図、第７ｂ図、
第７ｃｒｊ！ｉ及び第７ｄ図に、光学系制御ボード３０
０のマイクロコンピュータ３１０の動作を示す。なお、
操作ボードのマイクロコンピュータ２１０の通信関係の
動作は、光学系制御ボードのマイクロコンピュータ３１
０と同様であるので、１！ｌ示は省略しである。The operations of each microcomputer mainly related to communication control will be explained below. Figure 6a, Figure 6b,
FIGS. 6c and 6d show the operation of the microcomputer 110 of the main control board, and FIGS. 7a, 7b,
7th CRJ! i and 7d, the optical system control board 30
3 shows the operation of the microcomputer 310 of No. 0. In addition,
The communication-related operations of the microcomputer 210 on the operation board are carried out by the microcomputer 31 on the optical system control board.
Since it is the same as 0, 1! Identification is omitted.

まず、第６ａ図を参照してマイクロコンピュータ１１０
の動作を説明する。図示しない初期化を行なった後、ま
ず、ステップ１で出力ポートＳＥＬを高レベルＨに設定
し、次にステップ２で内部データをＢユニット、即ち光
学系制御ボード３００に送信し、続いてステップ３で内
部タイマＢ３に所定値をセットしてそれをスタートする
。タイマＢ３に設定する時間は１通常の動作状態におい
てマイクロコンピュータ１１０がデータ伝送処理を行な
う周期（１１０がデータを受信して受信割込要求信号Ｉ
ＮＴＳＲが発生する周期）よりも少し長い時間に設定し
である。First, with reference to FIG. 6a, the microcomputer 110
Explain the operation. After performing initialization (not shown), first, in step 1, the output port SEL is set to high level H, then in step 2, internal data is sent to the B unit, that is, the optical system control board 300, and then in step 3. Then, a predetermined value is set in the internal timer B3 and it is started. The time set in timer B3 is 1 period in which the microcomputer 110 performs data transmission processing in a normal operating state (110 receives data and receives interrupt request signal I).
This is set to a slightly longer time than the period in which NTSR occurs.

１起処理が終了したら、ステップ４のメイン処理ルーチ
ンを実行し、通常の複写機の動作に必要な各種の制御を
行なう。When the initial processing is completed, the main processing routine of step 4 is executed to perform various controls necessary for normal operation of the copying machine.

ステップ５では、異常検出用のカウンタとして使用され
るレジスタＣＮＩＡをクリアする。In step 5, the register CNIA used as a counter for abnormality detection is cleared.

ステップ５が終了すると再びステップ４に戻り、以後、
ステップ４とステップ５を交互に繰り返し実行する。従
って、マイクロコンピュータ１１０が正常な動作を行な
っている場合には、カウンタＣＮＩＡの値は比較的短い
周期で繰り返しクリアされる。When step 5 is completed, return to step 4 again, and from then on,
Repeat step 4 and step 5 alternately. Therefore, when the microcomputer 110 is operating normally, the value of the counter CNIA is repeatedly cleared at relatively short intervals.

但し、それらの処理を実行中であっても、この実施例で
は、シリアルＩ１０回路Ｂ１がデータを受信した場合に
は、受信割込要求信号ＩＮＴＳＲが発生し、それに応答
して直ちに第６ｂ図に示す処理を割込処理として実行す
る。また、ステップ３でスタートしたタイマＢ３がタイ
ムオーバした場合には、タイマ割込要求信号が発生し、
それに応答して直ちに第６ｄ図に示すタイマ割込処理を
実行する。これにより、相手側のマイクロコンピュータ
２１０又は３１０の暴走等の異常動作が検知される。However, even while these processes are being executed, in this embodiment, if the serial I10 circuit B1 receives data, a reception interrupt request signal INTSR is generated, and in response, the process immediately returns to FIG. 6b. The process shown is executed as an interrupt process. Furthermore, when timer B3 started in step 3 times out, a timer interrupt request signal is generated.
In response, the timer interrupt process shown in FIG. 6d is immediately executed. As a result, abnormal operations such as runaway of the microcomputer 210 or 310 of the other party are detected.

第６ｂ図の受信割込処理を説明する。The reception interrupt processing shown in FIG. 6b will be explained.

ステップ１１では、タイマＢ３の動作を停止し。In step 11, the operation of timer B3 is stopped.

ステップ１２ではタイマＢ３をクリアした後で再スター
トする。In step 12, the timer B3 is cleared and restarted.

従って、タイマＢ３は、受信割込みがかかってから次の
受信割込みがかかるまでの時間を計数することになる。Therefore, timer B3 counts the time from when a reception interrupt occurs until when the next reception interrupt occurs.

通常は、タイマＢ３に設定した時間より短い周期で受信
割込みがかかるので、タイムオーバが生じることはない
が、もしタイムオーバすると、タイマ割込み要求が発生
し、それに応答して、第６ｄ図に示す処理を実行する。Normally, a reception interrupt occurs at a cycle shorter than the time set in timer B3, so no time-over occurs. However, if a time-over occurs, a timer interrupt request is generated, and in response, a timer interrupt request is generated as shown in Figure 6d. Execute processing.

即ち、第６ｃ図に示される異常処理のサブルーチンを実
行する。That is, the abnormality processing subroutine shown in FIG. 6c is executed.

ステップ１３では、シリアルＩ１０回路Ｂ１の受信レジ
スタにストアされた受信データを処理し、そのデータの
種別を識別し、その種別に応じて定まるアドレスのメモ
リにデータをストアする。In step 13, the received data stored in the receive register of the serial I10 circuit B1 is processed, the type of the data is identified, and the data is stored in a memory at an address determined according to the type.

ステップ１４及び１６では、受信したデータをチエツク
する。もし、Ｂリセット命令ならステップ１５に進んで
、リセット信号ＲＥＳＢを出力し、マイクロコンピュー
タ３１０を強制的にリセットし。Steps 14 and 16 check the received data. If it is a B reset command, the process advances to step 15, where a reset signal RESB is output and the microcomputer 310 is forcibly reset.

もしＣリセット命令ならステップ１７に進んでリセット
信号ＲＥＳＣを出力し、マイクロコンピュータ２１０を
強制的にリセットする。If it is a C reset command, the process proceeds to step 17, where a reset signal RESC is output, and the microcomputer 210 is forcibly reset.

異常カウンタＣＮＩＡは、ステップ１８でインクリメン
ト（＋１）される、そして、その値が次のステップ１９
でチエツクされる。もし、異常カウンタＣＮＩＡが所定
時間Ｔ　ｅｒｒを越えている場合には、ステップ２０に
進み、所定の送信レジスタに、Ａリセット命令を出力す
る。異常カウンタＣＮ　Ｉ　Ａは、前述のように第６ａ
図に示すメインルーチンで短い周期で繰り返しクリアさ
れるので、通常はＣＮＩＡの値がＴ　ｅｒｒを越えるこ
とはない。The abnormality counter CNIA is incremented (+1) in step 18, and its value is incremented (+1) in step 19.
will be checked. If the abnormality counter CNIA exceeds the predetermined time Terr, the process proceeds to step 20, and an A reset command is output to a predetermined transmission register. The abnormality counter CN IA is the 6th a as described above.
Since it is repeatedly cleared in short cycles in the main routine shown in the figure, the value of CNIA does not normally exceed Terr.

しかし、マイクロコンピュータ１１０に暴走が生じると
、そのメインルーチンの実行が停止するので、何回か受
信割込みを繰り返すうちに、Ｊ％常カウンタＣＮＩＡの
値がＴ　ｅｒｒより大きくなる。つまり、マイクロコン
ピュータ１１０が、自己の異常を検知した場合には、ス
テップ２０が実行される。However, if a runaway occurs in the microcomputer 110, the execution of its main routine is stopped, and as the reception interrupt is repeated several times, the value of the J% normal counter CNIA becomes larger than T err. That is, when the microcomputer 110 detects an abnormality in itself, step 20 is executed.

ステップ２１では、出力ポートＳＥＬの状態を識別する
。ＳＥＬがＨなら、即ちその前の処理で光学系制御ボー
ド３００とのデータ伝送を行なっていた場合には、次の
ステップ２２に進み、出力ポートＳＥＬをＬに切換える
。また、ポートＳＥＬがＬなら、即ちその前の処理で操
作ボード２００とのデータ伝送を行なっていた場合には
、ステップ２４に進み、出力ポートＳＥＬをＨに切換え
る。In step 21, the state of the output port SEL is identified. If SEL is H, that is, if data was being transmitted with the optical system control board 300 in the previous process, the process proceeds to the next step 22, and the output port SEL is switched to L. Further, if the port SEL is L, that is, if data was being transmitted with the operation board 200 in the previous process, the process proceeds to step 24 and the output port SEL is switched to H.

ステップ２２の次には、ステップ２３に進み、予め用意
した１バイトのデータを、Ｃユニット、即ち操作ボード
２００に送信する。After step 22, the process proceeds to step 23, in which 1 byte of data prepared in advance is transmitted to the C unit, that is, the operation board 200.

同様に、ステップ２４の次には、ステップ２５に進み、
予め用意した１バイトのデータを、Ｂユニット、即ち光
学系制御ボード３００に送信する。Similarly, after step 24, proceed to step 25,
One byte of data prepared in advance is sent to the B unit, that is, the optical system control board 300.

もしも、ステップ２０が実行されていると、ステップ２
３でＣユニットに送信されるデータ又はステップ２５で
Ｂユニットに送信されるデータは、Ａリセット命令であ
る。後述するように、Ｂユニット又はＣユニットは、Ａ
リセット命令を受信すると、直ちにリセット信号（ＲＥ
ＳＡＩ又はＲｔ’５Ａ２）をマイクロコンピュータ１１
０に対して出力する。これにより、暴走したマイクロコ
ンピュータ１１０は、初期化され、正常に戻る。If step 20 is executed, step 2
The data sent to the C unit at step 3 or the data sent to the B unit at step 25 is the A reset command. As described later, the B unit or C unit is
Upon receiving the reset command, the reset signal (RE
SAI or Rt'5A2) on the microcomputer 11
Output for 0. As a result, the runaway microcomputer 110 is initialized and returned to normal.

各ステップ１７，１８，２１又は２２を実行した後で、
割込処理を終了し、第６ａ図に示す処理に戻る。メイン
制御ボード１００が光学系制御ボード３００及び操作ボ
ード２００に送信するデータは各々多数あるが、それら
は第６ｂ図のステップ２３又はステップ２５の処理を実
行する毎に１バイトづつ順番に送信される。After performing each step 17, 18, 21 or 22,
The interrupt process is completed and the process returns to the process shown in FIG. 6a. There is a large amount of data that the main control board 100 sends to the optical system control board 300 and the operation board 200, and each of them is sent one byte at a time each time the process of step 23 or step 25 in FIG. 6b is executed. .

また、マイクロコンピュータ１１０のプログラムが暴走
し、第６ｂ図の割込処理が正常に実行されなくなった場
合には、メイン制御ボード１００から光学系制御ボード
３００へのデータ送信、及びメイン制御ボード１００か
ら操作ボード２００へのデータ送信が行なわれなくなる
。操作ボード２００及び光学系制御ボード３００では、
各々、メイン制御ボード１００からのデータ受信の周期
を識別し、その周期が所定より長くなった場合には、メ
イン制御ボード１００の異常とみなす。Furthermore, if the program of the microcomputer 110 goes out of control and the interrupt processing shown in FIG. Data transmission to the operation board 200 is no longer performed. In the operation board 200 and the optical system control board 300,
Each of them identifies the period of data reception from the main control board 100, and if the period becomes longer than a predetermined value, it is considered that the main control board 100 is abnormal.

同様に、光学系制御ボード３００及び操作ボード２００
は、それが正常に動作していれば、メイン制御ボード１
００からのデータ送信に応答して、所定時間以内にデー
タを返送するので、マイクロコンピュータ１１０がデー
タを受信する周期の長さを識別することによって、操作
ボード２００及び光学系制御ボード３００の異常の有無
を識別できる。Similarly, the optical system control board 300 and the operation board 200
If it is working properly, the main control board 1
In response to the data transmission from 00, the data is returned within a predetermined time. Therefore, by identifying the length of the cycle in which the microcomputer 110 receives data, abnormalities in the operation board 200 and the optical system control board 300 can be detected. Can identify presence/absence.

この実施例では、第６ｂ図の割込処理を実行する毎にタ
イマＢ３に所定時間をセットして時間を計数しているの
で、光学系制御ボード３００及び操作ボード２００が通
常のデータ返送動作を行なう場合には、タイマＢ３がタ
イムオーバせず、タイマＢ３がタイムオーバした場合に
は、光学系制御ボード３００又は操作ボード２００の異
常として識別している。つまり、タイマＢ３がタイムオ
ーバすると、タイマ割込要求が発生して第６ｄ図に示す
タイマ割込処理を実行し、ステップ４０で異常処理（第
６ｃ図の内容）が実行される。In this embodiment, each time the interrupt process shown in FIG. 6b is executed, a predetermined time is set in the timer B3 to count the time, so that the optical system control board 300 and the operation board 200 can perform the normal data return operation. In this case, if the timer B3 does not time out and the timer B3 times out, it is identified as an abnormality in the optical system control board 300 or the operation board 200. That is, when the timer B3 times out, a timer interrupt request is generated and the timer interrupt processing shown in FIG. 6d is executed, and in step 40, abnormality processing (contents of FIG. 6c) is executed.

次に第６ｃ図を参照して異常処理を説明する。Next, abnormality handling will be explained with reference to FIG. 6c.

ステップ５１では、出力ポートＳＥＬの状態を調べて、
異常が生じた制御ボードが光学系制御ボード３００と操
作ボード２００のいずれかを識別する。In step 51, check the state of the output port SEL,
The control board in which the abnormality has occurred is identified as either the optical system control board 300 or the operation board 200.

ＳＥＬがＨなら、光学系制御ボード３００の異常である
のでステップ５２に進み、ＳＥＬがＬならステップ５６
に進む。If SEL is H, there is an abnormality in the optical system control board 300, so proceed to step 52; if SEL is L, proceed to step 56.
Proceed to.

ステップ５２では、ＢＪ％常カウンタをインクリメント
（＋１）Ｌ、、ステップ５３ではＢ異常カウンタの内容
を識別する。カウンタの値が予め設定した値未満ならス
テップ５４に進み、その値を越えた場合にはステップ５
５に進む。In step 52, the BJ% normal counter is incremented (+1)L, and in step 53, the contents of the B abnormal counter are identified. If the value of the counter is less than the preset value, proceed to step 54; if it exceeds that value, proceed to step 5.
Proceed to step 5.

ステップ５４では、マイクロコンピュータ１１０の出力
ポートＰＣ２にＯ（Ｌ）を出力し、その直後にＰＯ２に
１　　（Ｈ）を出力する。これによって。In step 54, O (L) is output to the output port PC2 of the microcomputer 110, and immediately after that, 1 (H) is output to PO2. by this.

１個のリセットパルスが、バッファＧｌａ及びオアゲー
トＧ３ａを介して、光学系制御ボードのマイクロコンピ
ュータ３１０のリセット端子に印加される。リセットパ
ルスが印加されると、マイクロコンピュータは、プログ
ラムカウンタを０に初期化して、プログラムの最初から
処理を再スタートする。従って、ノイズなどの原因によ
ってプログラムの暴走を生じた場合などは、リセットパ
ルスによって、マイクロコンピュータの動作は正常に戻
る。One reset pulse is applied to the reset terminal of the microcomputer 310 of the optical system control board via the buffer Gla and the OR gate G3a. When the reset pulse is applied, the microcomputer initializes the program counter to 0 and restarts processing from the beginning of the program. Therefore, if a runaway program occurs due to noise or other causes, the reset pulse returns the microcomputer to normal operation.

また、ステップ５５では、マイクロコンピュータ１１０
の出力ポートＰＣ２に０（Ｌ）を出力し、その状態を保
持する。これによって、光学系制御ボードのマイクロコ
ンピュータ３１０のリセット端子がＬレベルに保持され
るので、マイクロコンピュータ３１０は動作を停止する
。つまり、Ｂ異常カウンタの値が所定以上の値になった
ということは、異常が繰り返し発生したということであ
り、リセットパルスを印加してもマイクロコンピュータ
３１０の動作は保証されないので、それ以上の異常動作
を行なわないように、マイクロコンピュータ３１０の動
作を禁止する。Further, in step 55, the microcomputer 110
It outputs 0 (L) to the output port PC2 and maintains that state. As a result, the reset terminal of the microcomputer 310 of the optical system control board is held at L level, so the microcomputer 310 stops operating. In other words, if the value of the B error counter exceeds a predetermined value, it means that the error has repeatedly occurred, and even if a reset pulse is applied, the operation of the microcomputer 310 is not guaranteed. The operation of the microcomputer 310 is prohibited so that it does not perform any operation.

同様に、ステップ５６では、Ｃ異常カウンタをインクリ
メント（＋１）Ｌ、、ステップ５７ではＣｉ常カウンタ
の内容を識別する。カウンタの値が予め設定した値未満
ならステップ５９に進み、その値を越えた場合にはステ
ップ５８に進む。Similarly, in step 56, the C abnormal counter is incremented (+1)L, and in step 57, the contents of the Ci normal counter are identified. If the value of the counter is less than a preset value, the process proceeds to step 59, and if it exceeds that value, the process proceeds to step 58.

ステップ５９では、マイクロコンピュータ１１０の出力
ポートＰＣ３にＯ（Ｌ）を出力し、その直後にＰＯ２に
１　（Ｈ）を出力する。これによって、１個のリセット
パルスが、バッファＧｌｄ及びオアゲートＧ２ａを介し
て、操作ボードのマイクロコンピュータ２１０のリセッ
ト端子に印加される。In step 59, O (L) is output to the output port PC3 of the microcomputer 110, and immediately after that, 1 (H) is output to PO2. As a result, one reset pulse is applied to the reset terminal of the microcomputer 210 on the operation board via the buffer Gld and the OR gate G2a.

また、ステップ５８では、マイクロコンピュータ１１０
の出力ポートＰＣ３に０（Ｌ）を出力し。Further, in step 58, the microcomputer 110
Outputs 0 (L) to output port PC3.

その状態を保持する。これによって、操作ボードのマイ
クロコンピュータ２１０のリセット端子がＬレベルに保
持されるので、マイクロコンピュータ２１０は動作を停
止する。Maintain that state. As a result, the reset terminal of the microcomputer 210 on the operation board is held at L level, so the microcomputer 210 stops operating.

ステップ５５及びステップ５８の次には、ステップ６０
に進み、操作ボード２００上の異常表示器を点灯し、異
常の発生を表示する。Step 55 and step 58 are followed by step 60
Then, the abnormality indicator on the operation board 200 is lit to indicate the occurrence of an abnormality.

次に、光学系制御ボードのマイクロコンピュータ３１０
の動作を説明する。まず、第７ａ図を参照する。図示し
ない初期化を行なった後、まず。Next, the microcomputer 310 of the optical system control board
Explain the operation. First, reference is made to FIG. 7a. First, after performing initialization (not shown).

ステップ７１で内部タイマ（Ｂ３）に所定値をセットし
てそれをスタートする。タイマに設定する時間は、通常
の動作状態においてマイクロコンピュータ３１０がデー
タを受信する周期よりも少し長い時間に設定しである。In step 71, an internal timer (B3) is set to a predetermined value and started. The time set in the timer is set to a time slightly longer than the period at which the microcomputer 310 receives data in a normal operating state.

ステップ７２では、光学系制御ボード３００に必要とさ
れる、光学系走査駆動制御、レンズモータ制御及びイレ
ーサ制御を行なう。In step 72, the optical system scanning drive control, lens motor control, and eraser control required by the optical system control board 300 are performed.

ステップ７３では、異常カウンタＣＮ３１をクリアする
。In step 73, the abnormality counter CN31 is cleared.

ステップ７３が終了したら、ステップ７２に戻り。When step 73 is completed, return to step 72.

以後、ステップ７２とステップ７３とを交互に繰す返し
実行する。従って、異常カウンタＣＮ３１の値は、比較
的短い周期で、繰り返しクリアされる。但し、その処理
を実行中であっても、この実施例では、シリアルＩ１０
回路（Ｂ１）がデータを受信した場合には、受信割込要
求信号ＩＮＴＳＲが発生し、それに応答して直ちに第７
ｂ図に示す処理を割込処理として実行する。またステッ
プ７１で設定したタイマＢ３がタイムオーバした場合に
は、タイマ割込要求信号が発生し、それに応答して直ち
に第７ｃ図に示すタイマ割込処理を実行する。Thereafter, steps 72 and 73 are repeatedly executed alternately. Therefore, the value of the abnormality counter CN31 is repeatedly cleared in relatively short cycles. However, even while this process is being executed, in this embodiment, the serial I10
When the circuit (B1) receives data, a reception interrupt request signal INTSR is generated, and in response, the seventh
The process shown in figure b is executed as an interrupt process. If the timer B3 set in step 71 times out, a timer interrupt request signal is generated, and in response, the timer interrupt process shown in FIG. 7c is immediately executed.

第７ｂ図の受信割込処理を実行する。The reception interrupt process shown in FIG. 7b is executed.

ステップ７４では、タイマＢ３の動作を停止し、ステッ
プ７５ではタイマＢ３をクリアした後で再スタートする
。従って、タイマＢ３は、受信割込みがかかってから次
の受信割込みがかかるまでの時間を計数することになる
。通常は、タイマＢ３に設定した時間より短い周期で受
信割込みがかかるので、タイムオーバが生じることはな
いが、もしタイムオーバすると、タイマ割込みが発生し
、それに応答して第７ｃ図のサブルーチンを実行する。In step 74, the operation of timer B3 is stopped, and in step 75, after clearing timer B3, it is restarted. Therefore, timer B3 counts the time from when a reception interrupt occurs until when the next reception interrupt occurs. Normally, a reception interrupt occurs at a cycle shorter than the time set in timer B3, so a time-over will not occur. However, if a time-over occurs, a timer interrupt will occur, and in response, the subroutine shown in Figure 7c will be executed. do.

即ち、第７ｄ図に示される異常処理を実行する。That is, the abnormality processing shown in FIG. 7d is executed.

ステップ７６では、シリアルＩ１０回路Ｂｌの受信レジ
スタにストアされた受信データを処理し、そのデータの
種別を識別し、その種別に応じて定まるアドレスのメモ
リにストアする。In step 76, the received data stored in the receive register of the serial I10 circuit Bl is processed, the type of the data is identified, and the data is stored in the memory at an address determined according to the type.

ステップ７７では、直前のステップ７６で受信したデー
タをチエツクする。もし、Ａリセット命令を受信した場
合には、次のステップ７８に進んで、リセット信号ＲＥ
ＳＡＩを出力し、マイクロコンピュータ１１０をリセッ
トする。つまり、マイクロコンピュータが自己のメイン
ルーチンの異常を検出すると、第６ｂに示す割込処理の
ステップ２５において、Ａリセット信号を送信するので
、それに応答して、マイクロコンピュータ１１０の動作
を正常に戻すためにリセット信号を出力する。In step 77, the data received in the previous step 76 is checked. If the A reset command is received, the process advances to the next step 78 and the reset signal RE is received.
The SAI is output and the microcomputer 110 is reset. That is, when the microcomputer detects an abnormality in its own main routine, it transmits the A reset signal in step 25 of the interrupt processing shown in step 6b, and in response, the microcomputer 110 returns to normal operation. Outputs a reset signal to

異常カウンタＣＮ３１の値は、次のステップ７９を実行
する毎にインクリメントされる。そして、その値が次の
ステップ８０でチエツクされる。もし、異常カウンタＣ
Ｎ３１が所定時間Ｔ　ｅｒｒを越えてする場合には、ス
テップ８１で、所定の送信レジスタに、Ｂリセット命令
をストアする。異常カウンタＣＮ３１は、前述のように
第７ａ図のメインルーチンで短い周期で繰り返しクリア
されるので２通常はＣＮ３１がＴ　ｅｒｒを越えること
はない、しかし、マイクロコンピュータ３１０に暴走が
生じると、そのメインルーチンの処理が停止するので、
何回か受信割込みを繰り返すうちに、異常カウンタＣＮ
３１の値がＴ　ｅｒｒより大きくなる。The value of the abnormality counter CN31 is incremented each time the next step 79 is executed. The value is then checked in the next step 80. If abnormal counter C
If N31 exceeds the predetermined time T err, in step 81, a B reset command is stored in a predetermined transmission register. As mentioned above, the error counter CN31 is repeatedly cleared in short cycles in the main routine of FIG. The routine will stop processing, so
After repeating the reception interrupt several times, the error counter CN
The value of 31 becomes greater than T err.

つまり、マイクロコンピュータ３１０が自己の異常を検
知した場合には、ステップ８１が実行される。That is, if the microcomputer 310 detects its own abnormality, step 81 is executed.

ステップ８２では、Ａユニット、即ちメイン制御ボード
１００に対して、予め送信レジスタにストアされた光学
系制御ボード３００のデータを送信する。送信するデー
タは多数あるが、この例ではステップ８２を実行する毎
に１バイトずつ順番に送信している。もし、ステップ８
１が実行された直後であると、Ｂリセット命令が、送信
されることになる。その場合、マイクロコンピュータ３
１Ｏは、Ｂリセット命令の受信に応答して、第６ｂ図の
ステップ１５で、リセット信号ＲＥＳＢを出力し、マイ
クロコンピュータ３１０の動作を初期化する。In step 82, the data of the optical system control board 300 stored in the transmission register in advance is transmitted to the A unit, that is, the main control board 100. Although there is a large amount of data to be transmitted, in this example, one byte is sequentially transmitted each time step 82 is executed. If step 8
1 is executed, the B reset command will be sent. In that case, microcomputer 3
In response to receiving the B reset command, the microcomputer 10 outputs a reset signal RESB in step 15 of FIG. 6b to initialize the operation of the microcomputer 310.

異常カウンタＣＮ３１で検出される異常は、メインルー
チンだけに生じた異常で、受信割込みが正常に処理され
ている時に、その処理中で識別されるものである。しか
し、光学系制御ボードのマイクロコンピュータ３１０が
暴走して、割込処理も実行しなくなった場合には、メイ
ン制御ボードにデータの送信が行なわれなくなるので、
光学系制御ボード３００がメイン制御ボード１００にデ
ータを送信する周期が所定時間を越えるので、それによ
って、マイクロコンピュータ１１０が異常を識別する。The abnormality detected by the abnormality counter CN31 is an abnormality that occurs only in the main routine, and is identified during the normal processing of reception interrupts. However, if the microcomputer 310 on the optical system control board goes out of control and no longer executes interrupt processing, data will no longer be sent to the main control board.
Since the period in which the optical system control board 300 transmits data to the main control board 100 exceeds a predetermined period of time, the microcomputer 110 identifies an abnormality.

メイン制御ボードのマイクロコンピュータ１１０が暴走
し、その割込処理を実行しなくなった場合には、光学系
制御ボード３００でデータが受信されなくなるので、光
学系制御ボード３００では。If the microcomputer 110 on the main control board goes out of control and stops executing its interrupt processing, the optical system control board 300 will no longer receive data.

データを受信する周期の長さを調べることによって、メ
イン制御ボード１００での異常の有無を識別できる。こ
の実施例では、タイマＢ３を利用してその周期の検出を
行なっている。By checking the length of the data reception cycle, it is possible to identify whether there is an abnormality in the main control board 100. In this embodiment, the timer B3 is used to detect the period.

即ち、タイマＢ３は、データを受信する毎に、即ち第７
ｂ図を実行する毎に再スタートするので。That is, timer B3 is activated every time data is received, that is, the seventh
Because it restarts every time you execute diagram b.

タイマＢ３の計数値は、前にデータを受信してがらの経
過時間を示す、タイマＢ３には、通常時のデータ受信周
期よりも大きな値が設定されているので、通常はタイム
オーバしないが、メイン制御ボードｌＯＯに異常が生じ
て、光学系制御ボード３００でデータが受信されなくな
ると、それがタイムオーバする。The count value of timer B3 indicates the elapsed time since the previous data was received. Since timer B3 is set to a value larger than the normal data reception cycle, normally it does not time out, but When an abnormality occurs in the main control board lOO and the optical system control board 300 no longer receives data, a timeout occurs.

タイマＢ３がタイムオーバすると、タイマ割込要求が発
生し、それに応答して第７ｃ図に示すタイマ割込処理が
実行される。そして、ステップ８２の異常処理（第７ｄ
図の内容）が実行される。When the timer B3 times out, a timer interrupt request is generated, and in response to the timer interrupt request, the timer interrupt process shown in FIG. 7c is executed. Then, the abnormality processing in step 82 (7d
The contents of the figure) are executed.

次に、第７ｄ図に示す異常処理の内容を説明する。ステ
ップ８３では、異常カウンタＣＮ３２の内容をインクリ
メントし、ステップ８４ではその異常カウンタの内容を
チエツクして、異常カウンタの値が所定値以下の場合に
はステップ８７に進み、所定値を越えるとステップ８５
に進む。Next, the contents of the abnormality processing shown in FIG. 7d will be explained. In step 83, the contents of the abnormality counter CN32 are incremented, and in step 84, the contents of the abnormality counter are checked. If the value of the abnormality counter is less than or equal to a predetermined value, the process proceeds to step 87, and if it exceeds the predetermined value, the process proceeds to step 85.
Proceed to.

ステップ８７では、マイ、クロコンピユータ３１０の出
力ポートＰＣ２にＯ（Ｌ）を出力し、その直後にＰＯ２
に１　（Ｈ）を出力する。これによって、１個のリセッ
トパルスが、バッファＧ３ｄ及びオアゲートＧｉｇを介
して、メイン制御ボードのマイクロコンピュータ１１０
のリセット端子に印加される。In step 87, O(L) is output to the output port PC2 of the microcomputer 310, and immediately after that, O(L) is output to the output port PC2 of the microcomputer 310.
Outputs 1 (H) to . As a result, one reset pulse is sent to the microcomputer 110 of the main control board via the buffer G3d and the OR gate Gig.
applied to the reset terminal of

リセットパルスが印加されると、マイクロコンピュータ
１１０は、プログラムカウンタを０に戻してプログラム
をそれの最初から再スタートするので、暴走が生じた場
合でも、動作を正常に戻すことができる。When the reset pulse is applied, the microcomputer 110 returns the program counter to 0 and restarts the program from the beginning, so even if a runaway occurs, the operation can be restored to normal.

また、ステップ８５では、マイクロコンピュータ３１０
の出力ポートＰＣ２に０（Ｌ）を出力し、その状態を保
持する。これによって、メイン制御ボードのマイクロコ
ンピュータ１１０は、そのリセット端子がＬレベルに保
持されるので、動作を停止する。そして、ステップ８６
に進み、異常が生じたことを表示する。Further, in step 85, the microcomputer 310
It outputs 0 (L) to the output port PC2 and maintains that state. As a result, the microcomputer 110 of the main control board stops operating because its reset terminal is held at L level. And step 86
to display that an abnormality has occurred.

操作ボードのマイクロコンピュータ２１０のデータ伝送
の処理は、上述の光学系制御ボードのマイクロコンピュ
ータ３１０の場合と同様である。The data transmission process of the microcomputer 210 of the operation board is the same as that of the microcomputer 310 of the optical system control board described above.

なお、上記実施例では、ＣＰＵが自己のメインルーチン
の異常を検知した場合に、他のＣＰＵにリセット命令を
送信して、他のＣＰＵがリセット信号を制御しているが
、自分自身の出力ポートでリセット信号を制御してもよ
い。但し、リセット信号を出力した後でリセット状態が
解除されるように出力ポートのリセット状態での信号レ
ベルを設定する必要がある。また、例えば遅延回路を介
して、出力ポートとリセット端子とを接続するように構
成してもよい。In the above embodiment, when a CPU detects an abnormality in its own main routine, it sends a reset command to another CPU, and the other CPU controls the reset signal. The reset signal may be controlled by However, it is necessary to set the signal level of the output port in the reset state so that the reset state is canceled after the reset signal is output. Alternatively, the output port and the reset terminal may be connected, for example, via a delay circuit.

［効果コ 以上のとおり、本発明によれば、ＣＰＵの一般的な暴走
だけでなく、メインルーチンだけに生じた暴走をも検知
することができる。また、一般のマイクロコンピュータ
に備わっている通信機能をそのまま利用して異常の検出
ができるので、本発明を実施するために特別複雑なハー
ドウェアを追加する必要はなく、しかもこの種の通信回
路にはデータエラー検出等の機能が備わっているので、
外部から到来する電気ノイズの影響を受けにくく、信頼
性が非常に高い。[Effects] As described above, according to the present invention, not only a general runaway of the CPU but also a runaway that occurs only in the main routine can be detected. Furthermore, since abnormalities can be detected using the communication functions provided in general microcomputers as is, there is no need to add any particularly complex hardware to implement the present invention, and this type of communication circuit has functions such as data error detection,
It is not easily affected by electrical noise coming from the outside and has extremely high reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は、第２図の複写機の電装部の構成を示すブロッ
ク図である。 第２図は、本発明を実施する一形式の複写機の機構部の
構成を示す正面図である。 第３図は、第２図の複写機に備わった操作ボードの外観
を示す平面図である。 第４図は、第１図の各々のマイクロコンピュータの内部
構成を示すブロック図である。 第５図は、第１図に示す複数の制御ボード間のデータ伝
送の手順を示すフローチャートである。 第６ａ図、第６ｂ図、第６ｃ図及び第６ｄ図は。 第１図のマイクロコンピュータ１１０の動作の概略を示
すフローチャートである。 第７ａ図、第７ｂ図、第７ｃ図及び第７ｄ図は、第１図
のマイクロコンピュータ３１０の動作の概略を示すフロ
ーチャートである。 １：コンタクトガラス　２：感光体ドラム４：イレーザ
　　　　　３０：光学走査系１００：メイン制御ボード
（第２の制御ユニット）１１０、．２１０，３１０：マ
イクロコンピュータ１２０：高圧電源ユニット １５０：ＲＡＭ　　　　　１９５：リセットＩＣ２００
：操作ボード　　２２０：表示ユニット２３０ニ一表示
制御回路 ２４０：キースイッチマトリクス ２５０＝ランプ制御回路　２６０：ヒータ制御回路３０
０：光学系制御ボード（第１の制御ユニット）３２０　
：　ＲＡＭ　　　　３３０．３４０：モータ制御回路Ｂ
１ニジリアルＩ１０回路 Ｂ３：タイマ回路FIG. 1 is a block diagram showing the configuration of an electrical component of the copying machine shown in FIG. 2. FIG. FIG. 2 is a front view showing the structure of a mechanical section of a copying machine of one type that implements the present invention. FIG. 3 is a plan view showing the appearance of an operation board provided in the copying machine shown in FIG. 2. FIG. FIG. 4 is a block diagram showing the internal configuration of each microcomputer shown in FIG. 1. FIG. 5 is a flowchart showing the procedure of data transmission between the plurality of control boards shown in FIG. Figures 6a, 6b, 6c and 6d. 2 is a flowchart showing an outline of the operation of the microcomputer 110 of FIG. 1. FIG. 7a, 7b, 7c, and 7d are flowcharts outlining the operation of the microcomputer 310 in FIG. 1: Contact glass 2: Photosensitive drum 4: Eraser 30: Optical scanning system 100: Main control board (second control unit) 110, . 210, 310: Microcomputer 120: High voltage power supply unit 150: RAM 195: Reset IC 200
: Operation board 220: Display unit 230 - Display control circuit 240: Key switch matrix 250 = lamp control circuit 260: Heater control circuit 30
0: Optical system control board (first control unit) 320
: RAM 330.340: Motor control circuit B
1 digit real I10 circuit B3: timer circuit

Claims (1)

【特許請求の範囲】 各々、制御すべき入力手段及び負荷手段の少なくとも一
方と接続され、予め定めたプログラムに従って動作し、
繰り返し実行される第１の処理と、他方の制御ユニット
からのデータの受信に応答して前記第１の処理に対し割
込みで実行される第２の処理を行ない、互いにデータ伝
送ラインを介して接続された独立した複数の制御ユニッ
トを備える制御装置の暴走監視制御方法において： 第１の制御ユニットが第２の制御ユニットに対して周期
的に繰り返しデータを送信し、第２の制御ユニットがそ
れに応答して割込みで実行される第２の処理において、
参照値保持手段の数値を順次に更新するとともに該数値
が所定値に達すると異常として検出し、該第２の制御ユ
ニットが前記第１の処理を実行する毎に、前記参照値保
持手段の数値を初期値に設定する、制御装置の暴走監視
制御方法。[Claims] Each is connected to at least one of an input means and a load means to be controlled, and operates according to a predetermined program,
A first process that is repeatedly executed and a second process that is executed by interrupting the first process in response to reception of data from the other control unit, and are connected to each other via a data transmission line. In the runaway monitoring control method for a control device comprising a plurality of independent control units, the first control unit periodically and repeatedly transmits data to the second control unit, and the second control unit responds to the data. In the second process executed by interrupt,
The numerical value of the reference value holding means is updated sequentially, and when the numerical value reaches a predetermined value, it is detected as an abnormality, and each time the second control unit executes the first process, the numerical value of the reference value holding means is updated. A runaway monitoring control method for a control device that sets the initial value.