JPS63268063A - Serial communication system - Google Patents

Abstract

PURPOSE:To realize a serial communication system with high reliability by using a pair of serial communication ports of a master CPU to perform serial communication between the master CPU and plural slave CPUs. CONSTITUTION:A pair of serial communication ports TXD and RXD of a master CPU 100 are used together with those selection outputs for slave CPU 101, 102 and 103 so that the 1:1 serial communication is secured between the CPU 100 and the CPU 101-103. For this purpose, a selection circuit 107 is used. In such constitution, the defective working a certain CPU does not affect the communication with other CPUs. Thus the system reliability is improved.

Description

【発明の詳細な説明】 （技術分野） 本発明は複数のＣＰＵ間のデータ通信方式に関する。[Detailed description of the invention] (Technical field) The present invention relates to a data communication system between multiple CPUs.

（従来技術） 例えば、最近の複写機においては機能が多様化、複雑化
し、またマイコンの発達による低価格化が進んでいるた
め、１台の複写機において複数個のＣＰＵが使われる事
が多くなってきている。(Prior art) For example, the functions of recent copying machines have become more diverse and complex, and prices have been falling due to the development of microcomputers, so multiple CPUs are often used in one copying machine. It has become to.

例えば複写機のメイン制御に１つのＣＰ　ＩＪを用・い
、さらに光学系側？！Ｉｔ（スキャナー、レンズ制御）
操作部制御（表示、キー制御）、ＡＣ制御（定着ヒータ
ー、露光ランプ制御）、ＡＤＦ制御、ソータ制御、両面
制御等に対してもそれぞれ１個ずつのＣＰＵを持ち、メ
イン制御からの指令によって動作、制御する様なシステ
ム構成になっているものもある。For example, if you use one CP IJ for the main control of a copying machine, and also for the optical system side? ! It (scanner, lens control)
There is also one CPU each for operation unit control (display, key control), AC control (fixing heater, exposure lamp control), ADF control, sorter control, duplex control, etc., and they operate according to commands from the main control. , some have system configurations that control them.

この様にマスター〇ＰＵ　（メイン制御部）と複数のス
レーブＣＰＵ　（光学系制御部、操作制御部等）との間
でシリアル通信を行う場合には、従来、第１４図、第１
５図に示す方式が採用されていた。In this way, when performing serial communication between a master PU (main control unit) and multiple slave CPUs (optical system control unit, operation control unit, etc.), conventional
The method shown in Figure 5 was adopted.

第１４図はマスターＣＰＵ１００がシリアル通信用のボ
ート（ＴＸＤ、ＲＸＤ）を１組持っている場合である。FIG. 14 shows a case where the master CPU 100 has one set of ports (TXD, RXD) for serial communication.

この場合は、シリアル通信用ＬＳＩ　　（８２５１Ａ等
）を２個、マスター〇ＰＵ１００とパスラインを通して
通信を行い、シリアル通信用ＬＳＩｌ０４．１０５と、
スＬ／−ブ１０２．１０３との間をシリアル通信させる
。スレーブＣＰＵ１０１は直接、マスター１００と接続
される。In this case, two serial communication LSIs (8251A, etc.) communicate with the master PU100 through the pass line, and the serial communication LSI 104.105 and
Serial communication is performed with the slave L/-sub 102 and 103. Slave CPU 101 is directly connected to master 100.

第１５図はマスターＣＰＵ１００にはシリアル通信用の
ボートが無い場合を示す。FIG. 15 shows a case where the master CPU 100 does not have a serial communication port.

この場合は３つのシリアル通信用ＬＳ１１０４゜１０５
．１０６を用いてそれぞれ独立にスレーブＣＰＵｌ０１
．１０２．１０３とシリアル通信させるようになってい
る。In this case, three serial communication LS1104゜105
．． 106 to independently create slave CPU101.
．． It is designed to perform serial communication with 102.103.

上記の様にシリアル通信用ＬＳＩを用いた場合には、マ
スターＣＰＵは各スレーブＣＰＵとそれぞれ独立して通
信が行えるという利点があるが、（１）シリアル通信用
ＬＳＩを１つのスレーブＣＰＵに対して１つずつ必要と
なり、ハード状のコストアップとなる。When using a serial communication LSI as described above, there is an advantage that the master CPU can communicate with each slave CPU independently. One by one is required, which increases the hardware cost.

（２）部品が多くなるためプリント板が大きくなる。(2) The printed board becomes larger because there are more parts.

（３）マスターＣＰＵは各々のスレーブＣＰＵとの通信
ソフトを別々に持つ必要があり、処理時間が長くなる。(3) The master CPU must have separate communication software for each slave CPU, which increases processing time.

と言った欠点もある。There are also drawbacks.

（目的） 本発明は上述した従来技術の欠点を解消し、且つ複数の
ＣＰＵ間でのシリアル通信において、１つのＣＰＵの動
作が不良となっても他のＣＰＵとの間での通信には影響
を与えない様にし、機械の信幀性をアップさせることを
目的とする。(Objective) The present invention solves the above-mentioned drawbacks of the prior art, and also eliminates the problem of serial communication between multiple CPUs, in which even if one CPU malfunctions, it does not affect communication with other CPUs. The purpose is to improve the reliability of the machine by preventing it from causing damage.

（構成） そのために本発明はマスターＣＰＵの１組のシリアル通
信ボートを用いて複数のスレーブＣＰＵとシリアル通信
を行うようにしたものである。(Structure) For this purpose, the present invention uses a set of serial communication ports of a master CPU to perform serial communication with a plurality of slave CPUs.

以下、本発明の実施例を図面に基づき説明する。Embodiments of the present invention will be described below based on the drawings.

第１図に全体のブロック図を示す。Figure 1 shows the overall block diagram.

マスターＣＰＵＩ　００のシリアル通信用のポートＴＸ
Ｄ、ＲＸＤＩ組と各スレーブＣＰＵＩ　０１゜１０２．
１０３を選択するためのセレクト出力を用いて各々のス
レーブＣＰＵｌ０Ｉ、１０２．１０３とマスク−ＣＰＵ
　１００とが１対１でシリアル通信できる様にしたもの
である。そのためにセレクト回路１０７を設けている。Master CPUI 00 serial communication port TX
D, RXDI group and each slave CPUI 01°102.
Each slave CPU with select output to select 103, 102.103 and mask-CPU
100 to enable one-to-one serial communication. For this purpose, a select circuit 107 is provided.

第２Ａ図に実際の回路例を示す。第２Δ図を用いて各々
のスレーブＣＰＵｌ０Ｉ、１０２．１０３を選択した時
のマスターＣＰｔＪ１００との通信動作について説明す
る。FIG. 2A shows an actual circuit example. The communication operation with the master CPtJ100 when each slave CPU10I, 102.103 is selected will be explained using FIG. 2Δ.

第２Ａ図においてセレクト回路１０７はｉｃｌ。In FIG. 2A, the select circuit 107 is icl.

ＩＣ２，ＩＣ３，１Ｃ４，ＩＣ５によって構成されてい
る。マスターＣＰＵ１００のセレクト出力ボートＳＯと
８１の出力状態（Ｈｉ／Ｌｏｗ）の組み合わせによって
（第２Ｂ図参照）スレーブＣＰＵ−Ａ（１０１）、スレ
ーブＣＰＵ−Ｂ　（１０２）、スレ・−ブＣＰＵ−Ｃ（
１０３）の３個のＣＰＵのＴＸＤとＲＸＤをマスターＣ
ＰＵＩ　ＯＯのＲＸＤとＴＸＤに動作上、１対ｌに対応
させることが、できる。It is composed of IC2, IC3, 1C4, and IC5. Depending on the combination of the select output port SO of the master CPU 100 and the output state (Hi/Low) of the output port 81 (see Figure 2B), the slave CPU-A (101), slave CPU-B (102), slave CPU-C (
103) TXD and RXD of the three CPUs are master C
It is possible to make the RXD and TXD of PUI OO have a one-to-l correspondence in terms of operation.

〈スレーブＣＰＵ−Ａを選択する場合〉ＳＯをＬｏｗ、
ＳｌをＨｉとする。そうするとＩＣ４はＩＣ４はＩＣ４
−１がＬｏｗｓ　Ｉ　Ｃ４２がＨｉであり、ＩＣ４はＡ
ＮＤゲートであるので、ＩＣ４−３はＬｏｗとなり、Ｉ
Ｃ５−２がＩＣ５がインバータであるためＨｉ　となる
。つまりＩＣｌ−５とＩＣ２−５がＨｉ　となるので、
まずスレーブＣＰＵ−Ｂに対してのＴＸＤ、ＲＸＤ信号
は無視される。同様にＳｌがＨｉであるので、ＩＣ−１
０とＩＣ２−１０もＨｉとなり、スレーブＣＰＵ−Ｃの
ＴＸＤ、ＲＸＤ信号を無視される。そしてＳＯがＬｏｗ
なのでＩＣｌ−２とＩＣ２−２がＬＯＷであり、スレー
ブＣＰＵ−ＡとマスターＣＰＵとのＴＸＤ、ＲＸＤ信号
のみが通信可能となっている事がわかる。<When selecting slave CPU-A> Set SO to Low,
Set Sl to Hi. Then IC4 is IC4 is IC4
-1 is Low I C42 is Hi, IC4 is A
Since it is an ND gate, IC4-3 becomes Low and I
C5-2 becomes Hi because IC5 is an inverter. In other words, ICl-5 and IC2-5 become Hi, so
First, the TXD and RXD signals for slave CPU-B are ignored. Similarly, since Sl is Hi, IC-1
0 and IC2-10 also become Hi, and the TXD and RXD signals of slave CPU-C are ignored. and SO is low
Therefore, it can be seen that ICl-2 and IC2-2 are LOW, and only the TXD and RXD signals between the slave CPU-A and the master CPU can communicate.

（スレーブＣＰＵ−Ｂを選択する場合）　〈スレーブＣ
ＰＵ−Ｃを選択する場合〉も前記の〈スレ−ブＣＰＵ−
Ａを選択する場〉と同様の考え方により、マスターＣＰ
Ｕと１対１にシリアル通信が可能となる。(When selecting slave CPU-B) <Slave C
When selecting PU-C, the above-mentioned <slave CPU-
Based on the same idea as when selecting A, the master CP
One-to-one serial communication with U becomes possible.

第３図に１つのマスター〇ＰＵＩ　００と３つのスレー
ブＣＰＵｌ０Ｉ、１０２，１０３間でのシリアル通信を
行った場合のタイムチャートを示す。FIG. 3 shows a time chart when serial communication is performed between one master PUI 00 and three slave CPUs I0I, 102, and 103.

また第４図〜第９図にシリアル通信を行う場合のフロー
図を示す。以下、第３図〜第９図を参考にして動作の説
明を行う。Further, FIGS. 4 to 9 show flowcharts for performing serial communication. The operation will be explained below with reference to FIGS. 3 to 9.

第４図はマスク−〇ＰＵＩ　００によるシリアル通信開
始のための処理である。本発明におけるシリアル通信方
式はまずデーターを受は取ったら次ぎのデータを出す方
式であるが、ＣＰＵリセット後の最初だけはマスターＣ
ＰＵＩ　００がデータを送信する必要があるので、第４
図の処理は必ず１回だけ行われる。FIG. 4 shows processing for starting serial communication using mask-○PUI 00. The serial communication method in the present invention is a method that first receives data and then outputs the next data, but only at the beginning after resetting the CPU.
Since PUI 00 needs to send data, the fourth
The processing of the diagram is always performed only once.

５ＴＥＰＩ−１：最初にデータ通信を行うスレーブＣＰ
Ｕ（この場合はＣＰＵ−Ａ）をセレクトするため、セレ
クト出力の状態を決める。5TEPI-1: Slave CP that performs data communication first
In order to select U (CPU-A in this case), the state of the select output is determined.

５ＴＥＰＩ−２：　ＣＰ　Ｕ　−Ａへ出力するデータを
内部のバッファ（ＲＡＭ）よりアキュムレータにロード
する。5TEPI-2: Load the data to be output to CPU-A from the internal buffer (RAM) into the accumulator.

５ＴＥＰＩ−３：通信エラー（ＣＰＵ−Ａからの応答が
無い）をチェックするためタイマーカウンタ（ＴＡ　）
に５をセットする。5TEPI-3: Timer counter (TA) to check for communication errors (no response from CPU-A)
Set 5 to .

（本実施例においては５　ｍ５６（毎タイマーカウンタ
のチェックを行っているので５をセットすると５　Ｘ　
５ｍ５ｅｃ　＝　２５ｍ５ｅｃとなり、応答が２５　ｍ
５ｅｃ以上来ない場合に通信エラーとして次の処理へ進
む様になっているが、２５　ｍ５ｅｃにこだわる必要は
なく、それぞれの実施システムによって異なっても良い
）。(In this example, 5 m56 (the timer counter is checked every time, so if you set 5, it will be 5
5m5ec = 25m5ec, so the response is 25m
If 5 ec or more does not arrive, it is assumed that it is a communication error and the process proceeds to the next step, but there is no need to limit it to 25 m5 ec, and it may vary depending on each implementation system).

５ＴＥＰＩ−４：　Ｓ　Ｔ　Ｅ　Ｐ　１−２でアキュム
レータにロードしたデータをシリアル送信バッファ （Ｔ　Ｘ　Ｂ　’）ヘスドアする。5TEPI-4: The data loaded into the accumulator in STEP1-2 is transferred to the serial transmission buffer (TXB').

この状態が図３におけるマスターＣＰＵのＴＸＤＩパル
スｌとなっているところである。１度（ＴＸＢ）へデー
タがストアされるとシリアル通信コントローラが自動的
に（Ｔ　Ｘ　Ｂ　）内のデータをＴＸＤ端子より出力す
る。This state is the TXDI pulse 1 of the master CPU in FIG. Once the data is stored in (TXB), the serial communication controller automatically outputs the data in (TXB) from the TXD terminal.

５ＴＥＰＩ−５ニスレープＣＰＵ−Ｃに対するセレクト
カウンタ（ＳＥＬＣＴ−Ｃ）に初期値１をセットする。5TEPI-5 Set the initial value 1 to the select counter (SELCT-C) for Nislepe CPU-C.

セレクトカウンタは各々のスレーブＣＰＵに対してデー
タ通信の優先順位を付ける場合に用いる。今回はＣＰＵ
−ＣだけＣＰＵ−ＡとＣＰＵ−Ｂに対して１１５の割合
で通信すれば良い設定となっている。つまりＣＰ　Ｕ−
ＡとＣＰＵ−ＢがマスターＣＰＵとそれぞれ５回通信を
行う毎にＣＰＵ−ＣはマスターＣＰＵと１回通信を行う
様になっている。The select counter is used to prioritize data communication for each slave CPU. This time the CPU
The setting is such that only -C needs to communicate with CPU-A and CPU-B at a rate of 115. In other words, CPU
Every time A and CPU-B communicate with the master CPU five times, CPU-C communicates with the master CPU once.

第５図はマスターＣＰＵ１００のシリアル通信の処理で
ある。第５図の処理はマスターＣＰＵのリセット後、第
４図の処理を１回行った後に常にチェックされるもので
ある。FIG. 5 shows serial communication processing by the master CPU 100. The process shown in FIG. 5 is always checked after the master CPU is reset and after the process shown in FIG. 4 is performed once.

５ＴＥＰ２−１７マスターＣＰＵのシリアル受信バッフ
ァ（ＲＸＢ）にデータが入ったかどうかのチェックを行
い、シリアルデータを受信していれば、５ＴＥＰ２−２
へ進む。またデータが入っていなければ処理を行う必、
要が無いのでＲＥＴする。5TEP2-17 Checks whether data has entered the serial reception buffer (RXB) of the master CPU, and if serial data is received, 5TEP2-2
Proceed to. Also, if there is no data, it is necessary to process it.
Since there is no need, I will ret.

※５ＴＥＰ２−１のチェックはシリアルデータの受信割
り込み等の割り込み機能を持つシステムであればシリア
ル受信側・　り込みによって５ＴＥＰ２−２以後の処理
をコールする事ができるので不要となる場合もある。*Checking 5TEP2-1 may not be necessary if the system has an interrupt function such as a serial data reception interrupt because the processing after 5TEP2-2 can be called by the serial receiving side interrupt.

５ＴＥＰ２−１の（ＲＸ　Ｂ）にデータが入ったかのチ
ェックは第３図におけるマスターＣＰＵのＲＸＤにパル
スａｔ、ｂ＋＋ＣＩ’−−−−・・−等の部分に相当す
る。Checking whether data has entered (RX B) of 5TEP2-1 corresponds to the pulses at, b++CI'----, etc. in RXD of the master CPU in FIG.

５ＴＥＰ２−２ニジリアル受信バツフア（ＲＸＢ）に入
ったデータをアキュームレータにロードする。5TEP2-2 Load the data that has entered the digital real reception buffer (RXB) into the accumulator.

５ＴＥＰ２−３：現在選択しティるスレーブＣＰＵがｃ
ｐＵ−Ａかチェックする。選択しているものがＣＰＵ−
Ａならば今回受は取ったデータはＣＰＵ−Ａからのデー
タであるので次ステツプの５ＴＥＰ２−４へ進む。5TEP2-3: The currently selected slave CPU is c
Check if it is pU-A. The selected item is CPU-
If it is A, the data received this time is from CPU-A, so the process advances to the next step, 5TEP2-4.

選択しているものがＣＰＵ−Ａではない場合は次のチェ
ックである５ＴＥＰ３−１へ進む。If the selected CPU-A is not the CPU-A, proceed to the next check, 5TEP3-1.

５ＴＥＰ２−４ニスレープＣＰＵ−Ａからシリアルデー
タを受信したのであるので、ＣＰＵ−Ａとの通信エラー
チェック用のタイマーカウンタ（ＴＡ）をリセットする
。このタイマーカウンタ（ＴＡ）あるいは（ＴＢ）ある
いは（ＴＣ）は第６図に示すフローでカウントＤｏｗｎ
およびチェックを行い、シリアル通信のエラーを監視し
ている。5TEP2-4 Since serial data has been received from the Nislep CPU-A, the timer counter (TA) for checking communication errors with the CPU-A is reset. This timer counter (TA) or (TB) or (TC) is counted down according to the flow shown in Fig. 6.
and checks and monitors serial communication errors.

５ＴＥＰ２−５：　Ｓ　Ｔ　Ｅ　Ｐ　２−２でアキュー
ムレータにロードしたデータをＣＰｔ１−Ａからの入力
データを記憶しておくバッファ（ＲＡＭ）にセーブする
。5TEP2-5: Save the data loaded into the accumulator in STEP2-2 to the buffer (RAM) that stores the input data from CPt1-A.

５ＴＥＰ２−６：第４図および第５図の５ＴＥＰ２−１
〜５ＴＥＰ２−５においてスレーブＣＰＵ−Ａとマスタ
ーＣＰＵとの１組のデータ通信（マスターＣＰＵ→ＣＰ
　Ｕ−ＡとＣＰＵ−Ａ→マスター〇ＰＵ）が終了したの
で、マスターＣＰＵは次の通信を行うスレーブＣＰＵ−
Ｂを選択するため、セレクト出力を変更する。５ＴＥＰ
２−６の処ｆｌによって選択されているスレーブＣＰＵ
はＣＰＵ−Ｂとなる。第３図のマスターＣＰＵのＲＸＤ
がパルスａ、を受信した所を参照。5TEP2-6: 5TEP2-1 in Figures 4 and 5
~5TEP2-5, one set of data communication between slave CPU-A and master CPU (master CPU→CP
U-A and CPU-A → Master 〇PU) have finished, so the master CPU transfers to the slave CPU- which will perform the next communication.
To select B, change the select output. 5TEP
Slave CPU selected by process fl in 2-6
becomes CPU-B. RXD of master CPU in Figure 3
See where receives pulse a.

５ＴＥＰ２−７：　ＣＰ　Ｕ　−Ｂへ出力するデータを
内部のバッファ（ＲＡＭ）よりアキュームレータにロー
ドする。5TEP2-7: Load the data to be output to CPU-B from the internal buffer (RAM) into the accumulator.

５ＴＥＰ２−８：　ＣＰ　Ｕ　−Ｂとの通信エラーをチ
ェックするためのタイマーカウンタ（ＴＢ　）に５セツ
トする。5TEP2-8: Set the timer counter (TB) to 5 to check for communication errors with CPU-B.

５ＴＥＰ２−９：アキュームレータにロードしたデータ
をシリアル送信バッファ（ＴＸＢ）ヘスドアする。この
状態は第３図のマスターＣＰＵのＴＸＤにパルス２，３
．・−・−１８となっているところである。5TEP2-9: Door the data loaded into the accumulator to the serial transmission buffer (TXB). In this state, pulses 2 and 3 are applied to the TXD of the master CPU in Figure 3.
．． ...--18.

５ＴＥＰ３−１；　Ｓ　Ｔ　Ｅ　Ｐ　２−３の続きであ
る。現在選択しているスレーブＣＰＵがＣＰＵ−Ｂかチ
ェックする。選択しているものが、ＣＰＵ−Ｂならば今
回受は取ったデータはＣＰＵ−Ｂからのデータであるの
で次ステツプの５ＴＥＰ３−２へ進む０選択しているも
のがＣＰＵ−Ｂでない場合は次のチェックである５ＴＥ
Ｐ４−１へ進む。5TEP3-1; This is a continuation of STEP2-3. Check whether the currently selected slave CPU is CPU-B. If the selected item is CPU-B, the data received this time is from CPU-B, so proceed to the next step 5TEP3-2.0 If the selected item is not CPU-B, proceed to the next step. 5TE which is a check of
Proceed to P4-1.

５ＴＥＰ３−２ニスレープＣＰＵ−Ｂからシリアルデー
タを受信したので、ＣＰＵ−Ｂとの通信エラーチェック
用のタイマーカウンタ（ＴＢ）をリセットする。5TEP3-2 Since serial data has been received from Nislepe CPU-B, the timer counter (TB) for checking communication errors with CPU-B is reset.

５ＴＥＰ３−３：　Ｓ　Ｔ　Ｅ　Ｐ　２−２でアキュー
ムレータにロードしたデータをＣＰＵ−Ｂからの入力デ
ータを記憶しておくバッファ（ＲＡ Ｍ）にセーブする。5TEP3-3: Save the data loaded into the accumulator in STEP2-2 into a buffer (RAM) that stores input data from CPU-B.

５ＴＥＰ３−４：’Ｉ’通に３つのスレーブＣＰＵを順
次選択する通信方式であればＣＰＵ−Ｂの次はｃｐｕ−
ｃを選択するのであるが、本実施例ではＣＰＵ−Ｃだけ
通信の回数を少なくするシステム（ＣＰＵ−Ｃは他のス
レーブＣＰＵよりも比較的ゆっくりしたデータ交換でも
制御できるので）となつ、ているので、このステップで
ＣＰＵ−Ｃを選択するためのカウンターであるＣＰＵ−
Ｃのセレクトカウンタ（ＳＥＬＣＴ−Ｃ＞の値を１減算
してＯかどうかのチェックを行う。5TEP3-4: If the communication method selects three slave CPUs sequentially in 'I' communication, CPU-B is followed by CPU-B.
c is selected, but in this embodiment, the system is designed to reduce the number of communications only by CPU-C (because CPU-C can control even relatively slow data exchange compared to other slave CPUs). Therefore, in this step, CPU-C, which is the counter for selecting CPU-C,
The value of C's select counter (SELCT-C> is subtracted by 1 and checked to see if it is O.

（ＳＥＬＣＴ−Ｃ）の値はＣＰＵ−Ｃの通信回数を少な
くするための値が入れられる。今回は他のスレーブＣＰ
Ｕの１１５の通信回路で良いので５が入れられる。The value of (SELCT-C) is set to reduce the number of times CPU-C communicates. This time another slave CP
Since the communication circuit 115 of U is sufficient, 5 can be inserted.

（ＳＥＬＣＴ−Ｃ）＝０となった時はスレーブＣＰＵ−
Ｃを選択するために５ＴＥＰ３−５へ進むが、（ＳＥＬ
ＣＴ−Ｃ）≠０の場合はスレーブＣＰＵ−Ｃの選択はス
キップしてスレーブＣＰＵ−Ａの選択を行うために５Ｔ
ＥＰ４−４へ進む。When (SELCT-C) = 0, the slave CPU-
Proceed to 5TEP3-5 to select C, but (SEL
CT-C)≠0, the selection of slave CPU-C is skipped and the selection of slave CPU-A is performed using 5T.
Proceed to EP4-4.

５ＴＥＰ３−５ニスレープＣＰＵ−Ｃを選択する条件（
ＳＥＬＣＴ−Ｃ）＝０となって５ＴＥＰ３−４から進ん
できたので、再度スレーブＣＰＵ−Ｃの通信回数を少な
くするために（ＳＥＬＣＴ−Ｃ）は５を再セットする。Conditions for selecting 5TEP3-5 Nislepe CPU-C (
Since the process has proceeded from 5TEP3-4 with SELCT-C)=0, (SELCT-C) is reset to 5 in order to reduce the number of communications by slave CPU-C again.

５ＴＥＰ３−６：スレーブＣＰＵ−Ｃを選択する様にセ
レクト出力を変更する。5TEP3-6: Change the select output to select slave CPU-C.

５ＴＥＰ３−７：　ＣＰ　Ｕ　−Ｃ，へ出力するデータ
を内部のバッファ（ＲＡＭ）よアキュムレータヘロード
する。5TEP3-7: Load the data to be output to the CPU-C from the internal buffer (RAM) to the accumulator.

５ＴＥＰ３−８：　ＣＰ　Ｕ　−Ｃとの通信エラーをチ
ェックするためのタイマーカウンタ（ＴＣ）に５をセッ
トする。5TEP3-8: Set 5 to the timer counter (TC) for checking communication errors with CPU U-C.

５ＴＥＰ４−１：５ＴＥＰ２−３，５ＴＥＰ３−１の続
きである。現在選択しているスレーブＣＰＵがＣＰＴＪ
−Ｃかチェックする。選択しているものでＣＰＵ−Ｃな
らば今回受は取ったデータはｃｐｕ−ｃからのデータで
あるので次ステツプのステップ４−２へ進む。選択して
いるものがｃｐｕ−ｃでない場合（つまりＣＰＵ−Ａ、
ＣＰＵ−Ｂ、ＣＰＵ−Ｃのどれも選択していないのにシ
リアルデータが入ってきた場 合）には今回受は取ったデータはノイズ等によるもので
正式なデータではないと判断し、データの入力処理は行
わずにリターンする。5TEP4-1: This is a continuation of 5TEP2-3 and 5TEP3-1. The currently selected slave CPU is CPTJ
-Check whether it is C. If the selected one is CPU-C, the data received this time is data from CPU-c, so the process advances to the next step, step 4-2. If the selected item is not cpu-c (i.e. CPU-A,
If serial data is received even though neither CPU-B nor CPU-C is selected, the receiver determines that the received data is due to noise etc. and is not official data, and inputs the data. Returns without processing.

５ＴＥＰ４−２ニスレープＣＰＵ−Ｃからシリアルデー
タを受信したのでｃｐｕ−ｃとの通信エラーのチェック
用のタイマーカウンタ（ＴＣ）をリセットする。5TEP4-2 Since serial data has been received from Nislep CPU-C, reset the timer counter (TC) for checking communication errors with CPU-C.

５ＴＥＰ４−３ニステップ２−２でアキュームレータに
ロードしたデータをｃｐｕ−ｃからの入力データを記憶
しておくバッファ（ＲＡＭ）にセーブする。5TEP4-3 Save the data loaded into the accumulator in step 2-2 into a buffer (RAM) that stores input data from CPU-c.

５ＴＥＰ４−４ニスレープＣＰＵ−Ａを選択する様にセ
レクト出力を変更する。Change the select output to select 5TEP4-4 Nislepe CPU-A.

５ＴＥＰ４−５：　ＣＰ　Ｕ　−Ａへ出力するデータを
内部のバッファ（ＲＡＭ）よりアキュームレータヘロー
ドする。5TEP4-5: Load the data to be output to CPU-A from the internal buffer (RAM) to the accumulator.

５ＴＥＰ４−６：　ＣＰ　Ｕ　−Ａとの通信エラー用ッ
ファクするためのタイマーカウンタ（ＴＡ）に５をセッ
トする。5TEP4-6: Set 5 to the timer counter (TA) for communication error communication with CPU-A.

第６図はマスターＣＰＵ１００において各々のスレーブ
ＣＰＵｌ０１．１０２．１０３との通信エラーをチェッ
クするためのタイマーカウンタ（ＴＡ）、　　（ＴＢ）
、（ＴＣ）の値のチェックおよび減算（カウント）を行
っているところである。FIG. 6 shows timer counters (TA) and (TB) for checking communication errors with each slave CPU 101.102.103 in the master CPU 100.
, (TC) are being checked and subtracted (counted).

５ＴＥＰ５−１ニスレープＣＰＵ−Ａとの通信エラーチ
ェック用のタイマーカウンタ（ＴＡ）の内容がＯかチェ
ックする。もしくＴＡ）＝０ならば現在スレーブＣＰＵ
−Ａとの通信を行っていないので、スレーブＣＰＵ−Ｂ
のチェックのため５ＴＥＰ５−３へ進む。5TEP 5-1 Checks whether the content of the timer counter (TA) for checking communication errors with Nislepe CPU-A is O. If TA) = 0, the current slave CPU
- Since it is not communicating with A, slave CPU-B
Proceed to 5TEP5-3 to check.

（ＴＡ）≠０の場合は、現在スレーブｃｐＵ−Ａとの通
信を行っているので通信エラーチェックを行うため、次
のステップ５ＴＥＰ５−２へ進む。If (TA)≠0, since communication is currently being performed with the slave cpU-A, the process advances to the next step 5TEP5-2 to perform a communication error check.

５ＴＥＰ５−２：　（ＴＡ）の内容を−１とする。そし
て再度（ＴＡ）＝Ｏかのチェ゛ンクを行う。（ＴＡ）≠
０の場合はまだ通信エラー用のタイマカウンタはオーバ
ーしていないのでリターンする。（ＴＡ）−００場合は
通信エラー用のタイマーカウンタがオーバーした、事に
なり＜　５　ｍ５ｅｃ　Ｘ　５　＝　２５　ｍ５ｅｃの
間ＣＰＵ−Ａからの応答が無いという場合に起こる）、
スレーブＣＰＵ−Ａとの通信がうまく行われなかったと
判断して、スレーブＣＰＵ−Ａからの応答データを待つ
事を止めて、次のスレーブｃｐｕ−Ｂとの通信を始める
ため、第５図のフロー図の５ＴＥＰ２−６へＪＭＰさせ
る。5TEP5-2: Set the content of (TA) to -1. Then, a check is made again to see if (TA)=O. (TA)≠
If it is 0, the communication error timer counter has not yet exceeded, so the process returns. (TA) -00 means that the timer counter for communication error has exceeded (this happens when there is no response from CPU-A for < 5 m5ec x 5 = 25 m5ec),
In order to determine that communication with slave CPU-A was not successful, stop waiting for response data from slave CPU-A, and start communication with the next slave CPU-B, the flowchart shown in Figure 5 is used. Perform JMP to 5TEP2-6 in the figure.

５ＴＥＰ５−３〜５ＴＨＰ５−６：上記５ＴＥＰ５−１
七５ＴＥＰ５−２で行っていることをそれぞれスレーブ
ＣＰＵ−Ｂ、スレーブＣＰＵ−Ｃの場合にも行っている
。5TEP5-3 to 5THP5-6: 5TEP5-1 above
What is done in the 75 TEP 5-2 is also done in the slave CPU-B and slave CPU-C, respectively.

第７図、第８図、第９図に示すフロー図はそれぞれスレ
ーブＣＰＵ−Ａ、スレーブＣＰＵ−Ｂ。The flowcharts shown in FIGS. 7, 8, and 9 are slave CPU-A and slave CPU-B, respectively.

スレーブｃｐｕ−ｃにおけるシリアル通信の受信、送信
処理である。This is serial communication reception and transmission processing in slave CPU-c.

第７図のスレーブＣＰＵ−Ａの処理を代表して説明する
。The processing of the slave CPU-A in FIG. 7 will be explained as a representative example.

５ＴＥＰ６−１ニスレープＣＰＵ−Ａのシリアル受信バ
ッファ（ＲＸＢ−Ａ）にマスター〇ＰＵからのデータが
入ったかどうかのチェックを行い、シリアルデータを受
信していれば５ＴＥＰ６−２へ進む。またデータが人っ
ていなければ処理を行う必要がないので、リターンする
。5TEP6-1 Check whether data from the master PU has entered the serial reception buffer (RXB-A) of the Nislepe CPU-A. If serial data has been received, proceed to 5TEP6-2. Also, if there are no people in the data, there is no need to process it, so return.

※５ＴＥＰ６−１のチェックはシリアルデータの受信割
込み等の割込み機能を持つシステムであれば不要となる
のはマスターＣＰＵの場合と同様である。*5 Checking TEP6-1 is not necessary if the system has an interrupt function such as a serial data reception interrupt, as in the case of the master CPU.

５ＴＥＰ６−１は第３図におけるスレーブＣＰＵ−Ａの
ＲＸＤ−Ａのパルス１゜４、−・−の部分に相当する。5TEP6-1 corresponds to the pulse 1°4, . . . of the RXD-A of the slave CPU-A in FIG.

５ＴＥＰ６−２ニジリアル受信バツフア（ＲＸ　Ｂ　−
Ａ）に入ったデータをアキュームレータにロードする。5TEP6-2 Real reception buffer (RX B-
Load the data entered in A) into the accumulator.

５ＴＥＰ６−３：　Ｓ　Ｔ　Ｅ　Ｐ　６−２でアキュー
ムレータにロードしたデータをマスターＣＰＵからの入
力データを記ｔｒ！シておくバッファ（ＲＡＭ）にセー
ブする。5TEP6-3: Record the data loaded into the accumulator in STEP6-2 and the input data from the master CPU! Save it in a buffer (RAM).

５ＴＥＰ６−４：上記５ＴＥＰ６−１〜５ＴＥＰ６−３
に、よってマスターＣＰＵからデータを受信したので、
その応答としてマスターＣＰＵヘデータを送信しなけれ
ばならない。5TEP6-4: 5TEP6-1 to 5TEP6-3 above
Therefore, data was received from the master CPU, so
In response, data must be sent to the master CPU.

（本発明でのシリアル通信方式はデータを受信したら、
すぐに応答としてデータを送信することによってデータ
のキャッチボールを行いながら１つのマスターＣＰＵと
複数のスレーブＣＰＵとの通信を行うものであるから、
スレーブＣＰＵとしてはマスターＣＰＵからデータを受
信したら、直ぐにマスター〇ＰＵに対してデータを送信
する事が必要である）。(In the serial communication method of the present invention, once data is received,
This is because one master CPU and multiple slave CPUs communicate with each other while playing catch-up with data by immediately transmitting data as a response.
When the slave CPU receives data from the master CPU, it must immediately send the data to the master PU.)

そのため、マスターＣＰＵへ送信するデータを内部のバ
ッファ（ＲＡＭ）より、アキュムレータにロードする。Therefore, the data to be sent to the master CPU is loaded from the internal buffer (RAM) into the accumulator.

５ＴＥＰ６−５：アキュムレータにロードしたデータを
シリアル送信バッファ（ＴＸＢ−Ａ）ヘスドアする。5TEP6-5: Transfer the data loaded into the accumulator to the serial transmission buffer (TXB-A).

この状態は第３図のスレーブＣＰ　Ｕ−ＡのＴＸＤにパ
ルス”　Ｉ　＊　　ａ　ｔ　’−”−’−となっている
ところである。In this state, the TXD of the slave CPU U-A in FIG. 3 has a pulse "I*at'-"-'-.

以上５ＴＥＰ７−１〜５ＴＥＰ７−５，５ＴＥＰ８−１
〜５ＴＥＰ８−５も同様に処理を行っている。Above 5TEP7-1 to 5TEP7-5, 5TEP8-1
~5TEP8-5 also performs the same processing.

第３図のシリアル通信のり・ｆムチヤードについて説明
する。The serial communication glue/f whipyard shown in FIG. 3 will be explained.

第３図のタイムチャートはマスターＣＰＵ１００がＲＥ
ＳＥＴされた後の状態を表している。まず最初にマスタ
ーＣＰＵＩ　ＯＯがスレーブＣＰ’Ｕ　−Ａを選択した
後スレーブＣＰ　ＬＪ　−Ａへのデータパルス１を送信
する。The time chart in Figure 3 shows that the master CPU 100 is RE.
This shows the state after being set. First, the master CPU OO selects the slave CP'U-A and then transmits data pulse 1 to the slave CP LJ-A.

次にスレーブＣＰＵ−ＡはマスターＣＰ　Ｕ　１００か
らの送信データパルスｌをＲＸＤ−Ａに受は取った後マ
スターＣＰＵ１００に対しての送信データパルスａ、を
Ｔ　Ｘ　Ｄ−八に出力する。Next, the slave CPU-A receives the transmission data pulse l from the master CPU 100 to the RXD-A, and then outputs the transmission data pulse a to the master CPU 100 to the TXD-8.

マスク−ＣＰＵ１００はスレーブＣＰ　ＩＪ　−Ａから
のデータパルスａ１を受信すると、スレーブＣＰＵ−Ｂ
を選択する様にセレクト１３号を変更する。When the mask-CPU 100 receives the data pulse a1 from the slave CP IJ-A, the mask-CPU 100
Change Select No. 13 to select .

そしてスレーブＣＰＵ−Ｂへのデータパルス２を送信す
る。Then, data pulse 2 is transmitted to slave CPU-B.

スレーブＣＰＵ−ＢはマスターＣＰＵ１００からの送信
データパルス２をＲＸＤ−Ｂに受は取った後マスターＣ
ＰＵ１００に対しての送信データパルスＢＩをＴＸＤ−
Ｂに出力する。Slave CPU-B receives the transmission data pulse 2 from master CPU 100 to RXD-B, and then master C
Transmission data pulse BI for PU100 is TXD-
Output to B.

マスター〇ＰＵ１００はスレーブＣＰＵ−Ｂからのデー
タパルスｂ、を受信すると、（ＳＥＬＣＴ−Ｃ）カウン
タのチェックを行い、スレーブＣＰＵ−Ｃを選択する順
番かのチェックを行う。When the master PU 100 receives the data pulse b from the slave CPU-B, it checks the (SELCT-C) counter to see if it is the order to select the slave CPU-C.

ＲＥＳＥＴ＆（７１最初は（ＳＥＬＣＴ−Ｃ）カウンタ
は１となっているので、まずはスレーブＣＰＵ−Ｃ；ｆ
：選択する様にセレクト信号を変更する。RESET & (71 Initially, the (SELCT-C) counter is 1, so first, slave CPU-C; f
: Change the select signal to select.

そして（ＳＥＬＣＴ−Ｃ）に５を入力する。これはスレ
ーブＣＰＵ−Ｃの選択は今後、他のスレーブＣＰＵが５
回選択される毎に１回選択される様にする事になる。そ
してスレーブＣＰＵ−Ｃへのデータパルス３を送信する
。Then input 5 to (SELCT-C). This means that slave CPU-C will no longer be selected by other slave CPUs.
This means that it will be selected once every time it is selected. Then, data pulse 3 is transmitted to slave CPU-C.

スレーブＣＰＵ−ＣはマスターＣＰＵ１００からの送信
データパルス３をＲＸＤ−Ｃに受は取った後、マスター
ＣＰＵＩ　ＯＯに対しての送信データパルスＣ３をＴＸ
Ｄ−Ｃに出力する。After receiving the transmission data pulse 3 from the master CPU 100 on the RXD-C, the slave CPU-C transmits the transmission data pulse C3 to the master CPU OO by TX.
Output to DC.

マスターＣＰＵＩ　ＯＯはスレーブＣＰＵ−Ｃからのデ
ータパルスｃ１を受信するとスレーブＣＰＵ−Ａを選択
する様にセレクト信号を変更してスレーブＣＰＵ−Ａへ
のデータパルス４を送信する。When master CPUI OO receives data pulse c1 from slave CPU-C, it changes the select signal to select slave CPU-A and transmits data pulse 4 to slave CPU-A.

以下、上記の様にマスターＣＰＩＪＩ　ＯＯとスレーブ
ＣＰＵ−Ａ、スレーブＣＰＵ−Ｂ、スレーブＣＰＵ−Ｃ
との間でシリアルデータ通信がスレーブＣＰＵ−Ａ、ス
レーブＣＰＵ−Ｂを５回に対してスレーブＣＰＵ−Ｃが
１回の割合で順番に行われる。Below, as above, master CPIJI OO, slave CPU-A, slave CPU-B, slave CPU-C
Serial data communication is performed between slave CPU-A and slave CPU-B five times and slave CPU-C once.

次に通信エラー等が発生してスレーブＣＰＵからの応答
が返ってこない場合の処理について説明する。Next, a description will be given of processing when a communication error or the like occurs and no response is returned from the slave CPU.

第３図においてマスターＣＰＵ１００からスレーブＣＰ
Ｕ−Ａへの送信データパルス１５の場合が通信エラーが
発生したときのタイムチャート例である。マスターＣＰ
Ｕｌ０□からスレーブＣＰＵ−Ａに対して送信データパ
ルス１５を出力したが何らかの異常により、スレーブＣ
Ｐ　Ｕ−Ａ側でマスターＣＰＵ１００からのデータが受
信できなかった。この場合スレーブＣＰＵ−Ａはマスタ
ーＣＰＵ１００からデータを受は取ってないので第７図
のフロから明らかなようにマスターＣＰＵ１００への応
答は行わない。また他のスレーブＣＰＵにおいても同様
である。そうするとマスターＣＰＵ１００何でもシリア
ル受信データが入力されていないので、次のスレーブＣ
ＰＵに対してのデータ送信処理が行えず、シリアル通信
は完全に停止してしまう。In FIG. 3, from the master CPU 100 to the slave CP
This is an example of a time chart when a communication error occurs in the case of transmission data pulse 15 to U-A. Master CP
Transmission data pulse 15 was output from Ul0□ to slave CPU-A, but due to some abnormality, slave CPU
Data from the master CPU 100 could not be received on the PU-A side. In this case, the slave CPU-A does not receive data from the master CPU 100, so it does not respond to the master CPU 100, as is clear from the flowchart in FIG. The same applies to other slave CPUs. Then, since no serial reception data has been input to the master CPU 100, the next slave CPU
Data transmission processing to the PU cannot be performed, and serial communication stops completely.

もし上記の様な状態が発生した場合、何の処理も行わな
いでいればマスターＣＰＵＩ　ＯＯとスレーブＣＰＵと
のデータ通信は完全に停止したままで、システムとして
の動作は不可能となり、機械の暴走や動作不能となって
しまい、サービスマンコール等の異常モードとなる。If the above situation occurs, if no processing is done, data communication between the master CPUI OO and slave CPU will remain completely stopped, the system will not be able to operate, and the machine will run out of control. The device may become inoperable, resulting in an abnormal mode such as a serviceman call.

しかし、本実施例で示している様に通信エラーのチェッ
ク用のタイマーカウンタを用いる事によって前記の様な
異常モードを防ぐことが可能である。However, as shown in this embodiment, by using a timer counter for checking communication errors, it is possible to prevent the above-mentioned abnormal mode.

つまり第３図において、マスターＣＰＵ１００よりスレ
ーブＣＰＵ−Ａに対してデータパルス１５を出力すると
同時に通信エラーチェック用のタイマーカウンタ（ＴＡ
　）に５をセットして応答待ちの最大時間を規定してい
る。そこで前記の様にスレーブＣＰＵ−Ａからの応答デ
ータが入力されない場合には、第６図の５ｍ３６（毎の
タイマーカウントの処理において（ＴＡ　）の内容をチ
ェックされ、（Ｔ、ヘフが最大値（本例では５ｍ５ｅｃ
Ｘ５＝２５　ｍ５ｅｃ　）となった場合にはスレーブＣ
ＰＵ−Ａからの応答待ちをやめ、次の通信を行うために
、スレーブＣＰＵ−Ｂを選択し、スレーブＣＰＵ−Ｂへ
データパルス１６を出力する様にしている。In other words, in FIG. 3, the master CPU 100 outputs the data pulse 15 to the slave CPU-A, and at the same time the timer counter (TA
) is set to 5 to specify the maximum response waiting time. Therefore, if the response data from slave CPU-A is not input as described above, the contents of (TA) are checked in the timer count processing every 5m36 (in Fig. 6), and (T, Hef is set to the maximum value ( In this example, 5m5ec
If X5=25 m5ec), slave C
In order to stop waiting for a response from PU-A and perform the next communication, slave CPU-B is selected and data pulse 16 is output to slave CPU-B.

この様に通信エラーチェック用のタイマーカウンタとタ
イマーカウントの処理を行うことによって何らかの原因
によって通信が停止した場合でもそのまま直ぐに異常モ
ードとなる事がなく、通信を続行することができる。By performing the timer counter and timer count processing for communication error checking in this way, even if communication is stopped for some reason, the communication can be continued without immediately going into an abnormal mode.

次に本発明を実施する一形式の複写機について説明する
。Next, one type of copying machine implementing the present invention will be described.

第１０図に複写機の概略図を示し、この図を参照して動
作を説明する。FIG. 10 shows a schematic diagram of the copying machine, and its operation will be explained with reference to this diagram.

この複写機は、複写機本体とＡＤＦ　（自動原稿送り装
置）６０、ソータ７０、自動両面処理ユニット８０等の
オプションユニット群で構成されている。記録シートを
供給する給紙系は５段になっており、各給紙系にそれぞ
れ給紙カセット（又はトレイ）２１，２２，２３．２４
及び２５が備わっている。This copying machine is composed of a copying machine main body and a group of optional units such as an ADF (automatic document feeder) 60, a sorter 70, and an automatic duplex processing unit 80. The paper feed system that supplies recording sheets has five stages, and each paper feed system has paper feed cassettes (or trays) 21, 22, 23, and 24.
and 25 are provided.

複写機本体の最上部に原稿を載置するコンタクトガラス
１が備わっており、その下方に光学走査系３０が備わっ
ており、光学走査系３０には露光ランプ３１、第１ミラ
ー３２、第３ミラー３３、第４ミラー３４、レンズ３５
、第５ミラー３６、スリット３７等々が備わっている。A contact glass 1 on which a document is placed is provided at the top of the copying machine body, and an optical scanning system 30 is provided below it.The optical scanning system 30 includes an exposure lamp 31, a first mirror 32, and a third mirror. 33, fourth mirror 34, lens 35
, a fifth mirror 36, a slit 37, and so on.

原稿読取走査を行う場合、光路長が変化しないように露
光ランプ３１と第１ミラー３２を搭載した第１キヤリツ
ジと第３ミラー３３及び第４ミラー３４を搭載した第２
キヤリツジとが２：１の相対速度で機械的に走査駆動さ
れる。レンズ３５はズームレンズであり、モータ駆動に
よって倍率を変えることができる。When performing document reading scanning, a first carriage carrying an exposure lamp 31 and a first mirror 32 and a second carriage carrying a third mirror 33 and a fourth mirror 34 are used so that the optical path length does not change.
The carriage is mechanically scan driven at a 2:1 relative speed. The lens 35 is a zoom lens, and its magnification can be changed by driving a motor.

従って、露光ランプ３１から出た光は、第１ミラー３２
、第３ミラー３３、第４ミラー３４、レンズ３５、第５
ミラー３６及びスリット３７を介へ して感光体ドラム２上に結像される。Therefore, the light emitted from the exposure lamp 31 is transmitted to the first mirror 32.
, third mirror 33, fourth mirror 34, lens 35, fifth
An image is formed on the photosensitive drum 2 via the mirror 36 and the slit 37.

感光体ドラム２の周囲には、メインチャージャ３、イレ
ーザ４、現像器５、転写前除電ランプ６、転写チャージ
ャ７、分離チャージャ８、クリーニングユニット９等々
が備わっている。A main charger 3, an eraser 4, a developing device 5, a pre-transfer static elimination lamp 6, a transfer charger 7, a separation charger 8, a cleaning unit 9, etc. are provided around the photosensitive drum 2.

像再生プロセスを簡単に説明する。感光体ドラム２の表
面は、メインチャージャ３の放電によって所定の高電位
に一様に帯電する。像再生に利用されない部分の電荷は
、イレーザ４によって消去される。感光体ドラム２の帯
電した面に、原稿からの反射光が照射されると、照射さ
れる光の強度に応じて、その部分の電位が変化（低下）
する。The image reproduction process will be briefly explained. The surface of the photosensitive drum 2 is uniformly charged to a predetermined high potential by the discharge of the main charger 3. The charge in the portion not used for image reproduction is erased by the eraser 4. When the charged surface of the photoreceptor drum 2 is irradiated with reflected light from the original, the potential of that part changes (decreases) depending on the intensity of the irradiated light.
do.

感光体ドラム２は図に矢印で示す方向に回転し、それに
同期して光学走査系３０は原稿面を順次走査するので、
感光体ドラム２の表面には原稿像の濃度（光反射率）分
布に応じた電位分布、即ち静電潜像が形成される。The photosensitive drum 2 rotates in the direction shown by the arrow in the figure, and the optical scanning system 30 sequentially scans the document surface in synchronization with the rotation.
On the surface of the photosensitive drum 2, a potential distribution corresponding to the density (light reflectance) distribution of the original image, that is, an electrostatic latent image is formed.

第１１図に第１０図の複写機の本体上面に配置された操
作ボードを示す、この操作ボードは第１２図の電気構成
ブロック図に示す様に、メイン制御のＣＰＵとは別のス
レーブＣＰＵによって表示の制御やキー人力の制御が行
われており、マスター〇ＰＵとシリアル通信によってデ
ータの通信を行っている。Figure 11 shows the operation board placed on the top of the copying machine shown in Figure 10.As shown in the electrical configuration block diagram of Figure 12, this operation board is operated by a slave CPU separate from the main control CPU. Display control and key manual control are performed, and data is communicated with the master PU via serial communication.

第１１図を参照すると、この操作ボードには、多数のキ
ースイッチＫ１．に２．に３．に４ａ。Referring to FIG. 11, this operation board includes a number of key switches K1. 2. 3. to 4a.

Ｋ４ｂ、に５．に６ａ、に６ｂ、に７．に８．に９ａ、
に９ｂ、に９ｃ、ＫＩＯ，Ｋ１１．に１２ａ、に１２ｂ
、に１３．ＫＣ，ＫＳ、に＃及びに１と、多数の表示器
ＤＩ、Ｄ２．Ｄ３．Ｄ４．Ｄ５、Ｄ６．Ｄ７等々が備わ
っている。K4b, 5. 6a, 6b, 7. 8. 9a,
9b, 9c, KIO, K11. 12a, 12b
, to 13. KC, KS, # and 1, and a number of indicators DI, D2 . D3. D4. D5, D6. It is equipped with D7 etc.

操作ボードに備わった代表的な各種キースイッチについ
て簡単に説明する。The various typical key switches provided on the operation board will be briefly explained.

Ｋ１は、ソータ７０の動作モードを指定するキーであり
、これの操作によって固定（ツータネ使用）モード、ソ
ートモード及びスタックモードの何れかを指定できる。K1 is a key for specifying the operation mode of the sorter 70, and by operating this key, it is possible to specify any one of the fixed (two-grain use) mode, sort mode, and stack mode.

Ｋ３は、自動原稿送り装置６０の動作モードを指定する
キーであり、この操作によってマニュアル原稿セットモ
ード、ＡＤＦモード及び５ＡＤＦモードの何れかが指定
できる。K3 is a key for specifying the operation mode of the automatic document feeder 60, and by this operation, one of manual document setting mode, ADF mode, and 5ADF mode can be specified.

静電潜像が、形成された部分の現像器５の近傍を通ると
、電位分布に応じて現像器５内のトナーが感光体２の表
面に吸着し、それによって静電潜像が現像され、静電潜
像に応じた可視像が感光体ドラム２上に形成される。一
方、コピープロセスの進行に同期して、５つの給紙系の
何れか選択されたものから記録シートが供給される。こ
の記録シートは、レジストローラ２７を介して、所定の
タイミングで感光体ドラム２の表面に重なるように送り
込まれる。When the electrostatic latent image passes near the area where the electrostatic latent image is formed, the toner in the developer 5 is attracted to the surface of the photoreceptor 2 according to the potential distribution, and the electrostatic latent image is thereby developed. , a visible image corresponding to the electrostatic latent image is formed on the photoreceptor drum 2. On the other hand, in synchronization with the progress of the copying process, recording sheets are fed from one of the five paper feeding systems selected. This recording sheet is fed through the registration rollers 27 at a predetermined timing so as to overlap the surface of the photosensitive drum 2.

そして、転写チャージャ７によって、感光体ドラム２上
の可視像（トナー像）が記録シート側に転写し、更に分
離チャージャ８によって、可視像が転写された記録シー
トは感光体ドラム２から分離する０分離した記録シート
は、搬送ベルト１１によって定着器１２まで搬送される
。定着器１２を通ると、記録シート上のトナー像は、定
着器１２内の熱によって記録シート上に定着される。定
着を終えた記録シートは、所定の排紙経路を通ってソー
タ７０又は自動両面ユニット８０に排出される。Then, the transfer charger 7 transfers the visible image (toner image) on the photoreceptor drum 2 to the recording sheet side, and the separation charger 8 separates the recording sheet to which the visible image has been transferred from the photoreceptor drum 2. The recording sheet separated by 0 is conveyed to a fixing device 12 by a conveyor belt 11. After passing through the fixing device 12, the toner image on the recording sheet is fixed onto the recording sheet by heat within the fixing device 12. The recording sheet that has been fixed is discharged to the sorter 70 or the automatic duplex unit 80 through a predetermined paper discharge path.

Ｋ４ａ及びに４ｂはそれぞれ表面及び裏面の余白位置を
指定するキーである。K4a and K4b are keys for specifying the margin positions on the front and back sides, respectively.

に６ａ、に６ｂ、に９ａ、に９ｂ及びに９ｃは、コピー
倍率の指定に使用される。6a, 6b, 9a, 9b and 9c are used to specify the copy magnification.

Ｋｌは両面コピーモードの指定に利用される。Kl is used to specify the double-sided copy mode.

ＫＳ及びＫｌｌは、それぞれ原稿サイズ及び給紙系選択
の指定に利用される。KS and Kll are used to specify the document size and paper feed system selection, respectively.

ＫＩＯは、テンキーであり、コピ一枚数の指定など、数
値を入力する場合に利用される。KIO is a numeric keypad and is used to input numerical values, such as specifying the number of copies.

Ｋｌ　２ａ及びに１２ｂは、コピー濃度の指定に利用さ
れる。Kl 2a and Kl 12b are used to specify copy density.

１（Ｃは、クリア／ストップキーであり、テンキーＫＩ
Ｏによる入力値のクリア、コピー動作の停止指示などに
利用される。1 (C is the clear/stop key, and the numeric keypad KI
It is used for clearing input values with O, instructing to stop copying operations, etc.

ＫＳは、プリントスタートを指示するキーである。KS is a key for instructing to start printing.

操作ボードに備わった代表的な表示器について簡単に説
明する。A brief explanation of typical indicators provided on the operation board will be given below.

Ｄｌは、７セグメント２桁の数値表示器であり、通常の
動作モードでは、待機時はコピ一枚数設定値を表示し、
コピー中はコピ一枚数を表示する。Dl is a 7-segment, 2-digit numerical display, and in normal operation mode, it displays the set value for the number of copies in standby mode,
While copying, the number of copies per copy is displayed.

Ｄ２は、コピー濃度の設定状態を表示する。D2 displays the copy density setting state.

Ｄ３は、各給紙系の紙サイズ、紙の向き及び選択された
給紙系を表示する。D3 displays the paper size, paper orientation, and selected paper feed system for each paper feed system.

Ｄ４は、７セグメント３桁の数字表示器であり、通常の
動作モードでは、コピー倍率を１％単位で表示する。D4 is a 7-segment, 3-digit numerical display that displays the copy magnification in units of 1% in the normal operating mode.

Ｄ５は、指定された原稿サイズを表示する。D5 displays the designated document size.

Ｄ６は、コピ一枚数の設定値が予め設定された制ｐｍ（
ｔｆＩを越える場合に点滅する。D6 is a control pm (with a preset value for the number of copies).
Flashes when exceeding tfI.

Ｄｌは、コピ一枚数の制限値を設定する動作モードにお
いて点灯し、通常は消灯する。Dl is lit in an operation mode in which a limit value for the number of copies is set, and is normally turned off.

第１２図に、第１０図の複写機の電気回路構成の概略を
示す。第１２図を参照すると、主制御ボード２００には
、マイクロプロセッサ（マスターＣＰｔＪ）２１０．読
み出し専用メモリ　（ＲＯＭ）２２０、読み書きメモリ
ＲＡＭ）２３０、パラレルＩ１０ボート２４０、シリア
ルＩ１０ボート２５０、Ａ／Ｄ　（アナログ／デジタル
）コンバータ２６０、タイマ２７０及び不揮発性読み書
きメモＩＪ　２８０が備わっている。この主制御ボード
２００に、操作ボード３１０　（第１１図参照）、光学
系制御ボード３２０、またランプ制御ボード３３０、ヒ
ータ制御ボード３４０を制御するためのＡＣ？！ＩＪ御
ボード３２５、高圧電源ユニット３５０、自動原稿送り
装置６０、ソータ７０、両面処理装置８０、給紙ユニッ
ト３６０、ドライバ３７０゜３８０及び信号処理回路３
９０が接続されている。FIG. 12 schematically shows the electric circuit configuration of the copying machine shown in FIG. 10. Referring to FIG. 12, the main control board 200 includes a microprocessor (master CPtJ) 210. A read only memory (ROM) 220, a read/write memory (RAM) 230, a parallel I10 port 240, a serial I10 port 250, an A/D (analog/digital) converter 260, a timer 270, and a non-volatile read/write memory IJ 280 are provided. This main control board 200 is connected to an AC system for controlling an operation board 310 (see FIG. 11), an optical system control board 320, a lamp control board 330, and a heater control board 340. ! IJ control board 325, high voltage power supply unit 350, automatic document feeder 60, sorter 70, duplex processing device 80, paper feed unit 360, driver 370°380, and signal processing circuit 3
90 are connected.

このうち、操作ボード３１０、光学系制御ボード３２０
、ＡＣ，制御ボード３２５にはメイン制御ボード２００
上と同様にマイクロプロセッサ（スレーブＣＰＵ）読み
出し専用メモリ　（ＲＯＭ）、読み書きメモリ　（ＲＡ
Ｍ）　、パラレルＩ１０ポートシリアルＩ１０ポート、
等が備わっており、マスターＣＰＵとそれぞれのスレー
ブＣＰＵとの間でのデータ通信はシリアルインターフェ
イスによって行われている。Of these, the operation board 310 and the optical system control board 320
, AC, control board 325 includes main control board 200
As above, the microprocessor (slave CPU), read-only memory (ROM), read/write memory (RA)
M), parallel I10 port serial I10 port,
etc., and data communication between the master CPU and each slave CPU is performed by a serial interface.

光学系制御ボード３２０は、光学走査系３０の走査駆動
用電気モータＭ１及びズームレンズの倍率を調整する電
気モータＭ２を制御する。The optical system control board 320 controls the electric motor M1 for scanning drive of the optical scanning system 30 and the electric motor M2 for adjusting the magnification of the zoom lens.

ランプ制御ボード３３０は、光学走査系３０の露光ラン
プ３１の光量を制御する。The lamp control board 330 controls the light amount of the exposure lamp 31 of the optical scanning system 30.

ヒータ制御ボード３４０は、定着器１２に備わった定着
ヒータＨＴＩと感光体ドラム２に内蔵されたドラムヒー
タＨＴ２の温度を制御する。The heater control board 340 controls the temperatures of the fixing heater HTI included in the fixing device 12 and the drum heater HT2 included in the photosensitive drum 2.

高圧電源ユニット３５０は、メインチャージャ３、現像
カートリッジ５のバイアス電極５ａｘ転写チヤージヤ７
及び分離チャージャ８の各々に印加する高圧電力を生成
する。The high voltage power supply unit 350 includes the main charger 3, the bias electrode 5ax of the developer cartridge 5, and the transfer charger 7.
and generates high voltage power to be applied to each of the separate chargers 8.

ドライバ３７０には、各種の交流負荷（４００）が接続
されており、ドライバ３８０には、各種の直流負荷（４
１０）が接続されており、信号処理回路３９０には、各
種センサ（４２０）が接続されている。Various AC loads (400) are connected to the driver 370, and various DC loads (400) are connected to the driver 380.
10) is connected to the signal processing circuit 390, and various sensors (420) are connected to the signal processing circuit 390.

具体的に言うと、各種交流負荷４００の代表的なものは
、感光体ドラム２等を駆動するメインモータ、現像カー
トリッジ用のモータ、搬送用ファンモータ及び冷却用フ
ァンモータである。また、各種直流負荷４１０の代表的
なものは、クリーニング制御用ソレノイド、レジストロ
ーラ制御用クラッチ、分離爪制御用ソレノイド、イレー
ザ４、トータルカウンタ、トナー補給制御用ソレノイド
及びオイル補給制御用ソレノイドである。Specifically, typical AC loads 400 include a main motor that drives the photoreceptor drum 2 and the like, a developer cartridge motor, a conveyance fan motor, and a cooling fan motor. Typical DC loads 410 include a cleaning control solenoid, a registration roller control clutch, a separation claw control solenoid, an eraser 4, a total counter, a toner replenishment control solenoid, and an oil replenishment control solenoid.

更に、各種センサ４２０の代表的なものは、前記メイン
モータの回動に同期したパルスを発生するタイミングパ
ルス発生器、トナー像センサＰＳｆ！Ｎ。Furthermore, typical of the various sensors 420 are a timing pulse generator that generates pulses synchronized with the rotation of the main motor, and a toner image sensor PSf! N.

トナー色センサＣ３ＥＮ、レジストローラ２７の近傍で
記録紙を検出するレジストセンサ、各給紙系に設けられ
た紙サイズセンサ及び紙有無センサである。These are a toner color sensor C3EN, a registration sensor that detects recording paper near the registration roller 27, a paper size sensor and a paper presence/absence sensor provided in each paper feeding system.

第１２図のマイクロプロセッサ（マスターＣＰＵ）２１
０の概略動作を第１３図に示す。Microprocessor (master CPU) 21 in Figure 12
FIG. 13 shows a schematic operation of 0.

第１３図においてマイクロプロセッサ２１０の概略動作
を説明する。まず、図の中で用いている記号の内容につ
いて説明する。The general operation of the microprocessor 210 will be explained with reference to FIG. First, the contents of symbols used in the figures will be explained.

ｃｃｏｐｙ”コピ一枚数カウンタ・・・終了したコピー
プロセスの回数を計数する。設定回数のコピープロセス
が完了すると０にクリアされる。ccopy” Copy one-sheet counter: Counts the number of completed copy processes. Cleared to 0 when the set number of copy processes is completed.

Ｎ５ｅｔ：コピ一枚数設定値レジスタ・・１枚の原稿光
たりのコピ一枚数が設定される。この枚数はテンキーＫ
ＩＯで指定される。N5et: Copy number setting value register: The number of copies per one original is set. This number is numeric keypad K
Specified by IO.

第１３図を参照して、マイクロプロセッサ２１０の概略
動作を説明する。電源がオンすると、最初にステップＳ
ＡＩのＣＰＵイニシャライズ処理を行う、この処理では
、主制御ボード２００自身の状態をイニシャライズする
。即ち、読み書きメモ＋７２３０の内容をクリアし、各
種モード設定を初期化し、出力ポートをリセットする。The general operation of microprocessor 210 will be described with reference to FIG. 13. When the power is turned on, the first step is
In this process of performing AI CPU initialization processing, the state of the main control board 200 itself is initialized. That is, the contents of the read/write memo +7230 are cleared, various mode settings are initialized, and the output port is reset.

次に、ステップＳＡ２の初期設定処理を行う。この処理
では主制御ボード２００に接続された各種ボード及び各
種装置の状態に（動作モード）を初期化して、複写機が
初期状態になるように設定する。また、タイマ２７０の
モード設定及び計数値の設定を行う。Next, the initial setting process of step SA2 is performed. In this process, the states (operating modes) of various boards and devices connected to the main control board 200 are initialized so that the copying machine is set to its initial state. It also sets the mode and count value of the timer 270.

また第４図に示すシリアル通信開始の処理も、このステ
ップＳＡ２の初期設定処理で行われる。Further, the process of starting serial communication shown in FIG. 4 is also performed in the initial setting process of step SA2.

ステップＳＡ３では、待機モード処理を行う。In step SA3, standby mode processing is performed.

この時点でコピー動作は停止し、複写機は待機状態にな
っている。この処理では、次のような処理を行う。まず
、各種入力ポートに印加される信号の状態を読取り、そ
の結果をメモリ２３０に記憶する０次に、予めメモリ２
３０内に記憶された出力制御用のデータ群を各々のデー
タに対応付けられた出力ポートに出力して、その出力ポ
ートに接続された装置を制御する。更に、予め読み取ら
れてメモリ２３０に記憶された各種入力ポートの状態を
判定し、異常の有無をチェックする。異常がある場合に
は、所定の異常処理を実行する。異常がなければ、その
他の入力ポートの状態を判定し、例えば操作ボード３１
０からの入力の処理を行う。At this point, the copying operation is stopped and the copying machine is in a standby state. In this process, the following process is performed. First, the states of the signals applied to various input ports are read and the results are stored in the memory 230.
A group of data for output control stored in 30 is outputted to an output port associated with each data, and a device connected to the output port is controlled. Furthermore, the states of various input ports that have been read in advance and stored in the memory 230 are determined, and the presence or absence of an abnormality is checked. If there is an abnormality, predetermined abnormality processing is executed. If there is no abnormality, the status of other input ports is determined and, for example, the operation board 31
Processes input from 0.

この処理ではスイッチＫＴ、及び操作ボード３１０内に
設けられたモードスイッチ（図示せず）の状態を判定し
、その結果に応じて以後の処理の内容を決定する。次に
、キー人力があったかどうかを判別し、キー人力があっ
た場合には、そのキー人力に応じた処理を行う０例えば
、通常の動作モードではテンキーＫＩＯからの入力があ
ったら、押されたキーに対応付けられた数値をコピ一枚
数レジスタにストアする。また、倍率調整キーに６ａ、
に６ｂ等からの入力があったら、光学系制御ボード３２
０に倍率調整指示信号を送る。In this process, the states of the switch KT and the mode switch (not shown) provided in the operation board 310 are determined, and the contents of the subsequent process are determined according to the results. Next, it is determined whether or not there was any key force, and if there was key force, the process is performed according to the key force.For example, in normal operation mode, if there is an input from the numeric keypad Store the numerical value associated with the key in the copy count register. Also, the magnification adjustment key is 6a,
If there is an input from 6b etc., the optical system control board 32
Sends a magnification adjustment instruction signal to 0.

また、予めメモリ２３０及び２８０に記憶された表示用
データを所定のタイミングで所定の出力ポートに出力し
、そのデータを操作ボード３１０上の各種表示器に表示
する０表示するデータは、前記モードスイッチの状態に
応じて切り換えられる。通常の動作モードが指定されて
いる場合には、表示器Ｄ１にはコピ一枚数の設定値が表
示され、表示器Ｄ４にはコピー倍率が表示される。Further, the display data stored in the memories 230 and 280 in advance is output to a predetermined output port at a predetermined timing, and the data is displayed on various displays on the operation board 310. It can be switched depending on the state. When the normal operation mode is designated, the set value for the number of copies is displayed on the display D1, and the copy magnification is displayed on the display D4.

コピー可の状態でない場合、又はプリントスタートキー
ＫＳがオンしない場合には、上記待機モード処理を操り
返し実行する。コピー可にならないのは、例えば、定着
温度が予め定めた範囲外である場合、又は何らかの異常
が検出された場合である。If copying is not possible or if the print start key KS is not turned on, the standby mode processing described above is repeated. Copying is not possible if, for example, the fixing temperature is outside a predetermined range or if some abnormality is detected.

また、ＳＡ３の待機モード処理において第５図。FIG. 5 also shows the standby mode processing of SA3.

第６図に示すシリアル通信の処理やタイマーカウントの
処理も行われており、操作部や光学系制御ＡＣ制御との
データの通信を常に行っている。The serial communication process and timer count process shown in FIG. 6 are also performed, and data communication with the operating section and optical system control AC control is always performed.

コピー可の状態でプリントスタートキーＫＳが押される
と、ＳＡ６の複写前モード処理を実行する。When the print start key KS is pressed in the copy enabled state, pre-copy mode processing of SA6 is executed.

この処理では複写プロセスを開始する直前の処理として
、メインモータの駆動スタート、感光体ドラムの複写前
クリーニング処理、給紙処理等々を行う。またテンキー
ＫＩＯで予め入力したコピ一枚数（ＮＫ）が、コピ一枚
数設定値レジスタＮ５ｅｔにストアされる。In this processing, as processing immediately before starting the copying process, the driving start of the main motor, pre-copying cleaning processing of the photosensitive drum, paper feeding processing, etc. are performed. Further, the number of copies (NK) input in advance using the numeric keypad KIO is stored in the number of copies set value register N5et.

また当然、第５図、第６図のシリアル通信処理やタイマ
ーカウント処理もＳＡ６において行われている。Naturally, the serial communication processing and timer counting processing shown in FIGS. 5 and 6 are also performed in SA6.

ステップＳＡ６が終了すると、ステップＳＡＴの複写モ
ード処理を実行する。この時点で、実際にコピープロセ
スが実行される。この処理には、コピープロセス処理、
紙搬送処理、トナー補給処理、異常チェック処理等々が
含まれる。コピープロセス処理では、メインモータの回
転量に対応するパルスを発生するタイミングパルス発生
器の出力パルスに同期した所定のタイミングで各種プロ
セス要素をオン／オフ制御する。１サイクルのコピープ
ロセスが終了するまで複写モード処理を繰り返し実行し
、それが終了すると、コピ一枚数カウンタＣｃｏｐｙを
インクリメント　（＋１）Ｌ、その結果をコピ一枚数設
定値レジスタＮ５ｅｔの内容と比較する。When step SA6 is completed, copy mode processing of step SAT is executed. At this point, the copy process is actually executed. This process includes copy process processing,
This includes paper conveyance processing, toner replenishment processing, abnormality checking processing, etc. In the copy process, various process elements are controlled on/off at predetermined timings synchronized with output pulses from a timing pulse generator that generates pulses corresponding to the amount of rotation of the main motor. The copy mode process is repeated until one cycle of copying process is completed, and when it is completed, the copy number counter Ccopy is incremented (+1)L, and the result is compared with the contents of the copy number setting value register N5et.

ステップＳＡＴにおいても第５図、第６図のシリアル通
信処理もタイマーカウント処理も行われている。Also in step SAT, the serial communication process and timer count process shown in FIGS. 5 and 6 are performed.

Ｃｃｏｐｙ＝　Ｎ５ｅｔでなければ、再び複写モード処
理ＳＡ７に進み、次のコピー作成動作を開始する。If Ccopy=N5et, the process goes to copy mode processing SA7 again and starts the next copy creation operation.

Ｃｃｏｐｙ＝　Ｎ５ｅｔなると、即ち、最終コピーに対
してステップＳＡ５の複写モード処理が終了すると、カ
ウンタＣｃｏｐｙの内容をクリアし、ステップ５Ａ１２
の複写モード処理を実行する。この処理では、コピー画
像が転写された紙の排紙処理、感光体ドラムのコピー後
クリーニング処理等々を行う。排紙が完了すると、ステ
ップＳＡ３の待機モード処理に戻り、上記処理を繰り返
す。When Ccopy=N5et, that is, when the copy mode processing of step SA5 is completed for the final copy, the contents of the counter Ccopy are cleared and the process proceeds to step 5A12.
Executes copy mode processing. In this process, the paper on which the copied image has been transferred is ejected, the photosensitive drum is cleaned after copying, and so on. When the paper discharge is completed, the process returns to the standby mode process of step SA3 and the above process is repeated.

ステップ５Ａ１２においても第５図、第６図のシリアル
通信処理やタイマーカウント処理は行われている。The serial communication processing and timer counting processing shown in FIGS. 5 and 6 are also performed in step 5A12.

（効果） 以上述べた様に本発明によれば、複写動作中、常にマス
ター〇ＰＵとスレーブＣＰＵの間でシリアル通信を行い
、またシリアル通信のエラーが発生しても通信を続行で
きる様にシリアル通信を構成する事により、信頼性の高
い通信を行うことができる。(Effects) As described above, according to the present invention, serial communication is always performed between the master PU and slave CPU during the copying operation, and even if a serial communication error occurs, the serial communication is By configuring communication, highly reliable communication can be performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明に係るシリアル通信方式全体のブロック
図、第２Ａ図はその実際の回路図、第２Ｂ図はその出力
状態とセレクトされるＣＰＵとの関係を示す図、第３図
はシリアル通信のタイムチャート、第４図、第５図、第
６図、第７図、第８図、第９図はシリアル通信を行う場
合のフローチャート、第１０図は本発明を実施する一形
式の複写機の内部構成を示す正面図、第１１図は第１Ｏ
閲の複写機に備わった操作ボードの平面図、第１２図は
第１０図の複写機の電気回路構成を示すブロック図、第
１３図は第１２図のマイクロプロセッサ２１０の概略動
作を示すフローチャート、第１４図、第１５図は異なる
形式の従来例に係るシリアル通信方式のブロック図であ
る。 １００・・・マスターＣＰＵ、１０１，１０２，１０３
・・・スレーブＣＰＵ、１０７・・・セレクト回路。　
、第１図 第４図 第６図 前７図 第８図 第　９　図 第１３図 第１４図Figure 1 is a block diagram of the entire serial communication system according to the present invention, Figure 2A is its actual circuit diagram, Figure 2B is a diagram showing the relationship between its output state and the selected CPU, and Figure 3 is a serial communication system. Communication time charts; FIGS. 4, 5, 6, 7, 8, and 9 are flowcharts for serial communication; FIG. 10 is a copy of one form of carrying out the present invention. A front view showing the internal configuration of the machine, Figure 11 is the 1st O
12 is a block diagram showing the electric circuit configuration of the copying machine shown in FIG. 10; FIG. 13 is a flowchart showing a schematic operation of the microprocessor 210 shown in FIG. 12; FIGS. 14 and 15 are block diagrams of conventional serial communication systems of different formats. 100...Master CPU, 101, 102, 103
...Slave CPU, 107...Select circuit.
Figure 1 Figure 4 Figure 6 Figure 7 Figure 8 Figure 9 Figure 13 Figure 14

Claims (2)

【特許請求の範囲】[Claims] （１）１つのマスターＣＰＵと複数のスレーブＣＰＵと
の間のデータ通信を、シリアル通信を用いて行うデータ
通信方式において、マスターＣＰＵからのセレクト信号
により複数のスレーブＣＰＵのうち１つを選択して両者
の送受信端子が１対１となるように接続し、マスターＣ
ＰＵから選択されたスレーブＣＰＵに対して順次シリア
ル通信を行うよう制御する制御回路を有すると共に、マ
スターＣＰＵ内に、１つのスレーブＣＰＵに対してデー
タを送信した時にスタートし、スレーブＣＰＵよりデー
タを受信した時にストップするタイマーを設け、上記タ
イマーの計時が一定時間以上経過した場合にはスレーブ
ＣＰＵよりの受信データを持たずに次のスレーブＣＰＵ
との通信へセレクト出力を変更することを特徴とするシ
リアル通信方式。(1) In a data communication method in which data communication between one master CPU and multiple slave CPUs is performed using serial communication, one of the multiple slave CPUs is selected by a select signal from the master CPU. Connect the transmitting and receiving terminals of both devices one to one, and connect the master C
It has a control circuit that controls sequential serial communication from the PU to the slave CPUs selected, and also has a control circuit in the master CPU that starts when data is sent to one slave CPU and receives data from the slave CPU. A timer is provided that stops when the above-mentioned timer is counted, and if a certain amount of time has elapsed, the next slave CPU does not have the received data from the slave CPU.
A serial communication method characterized by changing the select output to communication with. （２）マスターＣＰＵは複写機のメイン制御部であり、
スレーブＣＰＵは光学系制御部、操作部制御部その他で
あることを特徴とする特許請求の範囲第（１）項記載の
シリアル通信方式。(2) The master CPU is the main control unit of the copying machine,
The serial communication system according to claim 1, wherein the slave CPU is an optical system control section, an operation section control section, or the like.