JPH0289305A - Lithography device - Google Patents

Abstract

PURPOSE:To minimize the drop in alignment accuracy while improving the yield by forming a resist pattern on a substrate while finding the optimal exposure time and the correction value of an alignment position and controlling a treatment condition of an exposure treatment device every shot region. CONSTITUTION:A main control device 25 performs every two times of exposure (tested exposure and untested exposure) on a wafer W for finding the optimal exposure condition (the optimal exposure time T and alignment correction values DELTAX, DELTAY) every shot region of the wafer W by test exposure and for controlling exposure parameter of a stepper SR according to the optimal exposure condition by untested exposure in order to form a pattern of a reticle R on the wafer. By repeating aforesaid operation every wafer W, the uneven line width of a circuit pattern and a drop in alignment accuracy or the like can be minimized and as a result the yield also can be improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体ウェハや液晶基板等の薄板基板上に所
定のパターンを形成するリソグラフィ装宜に関し、特に
半導体集積回路の製造工程において、マスクに形成され
た半導体素子の回路パターンを露光し、半導体ウェハ上
にレジストパターンを形成するリソグラフィ装置に関す
るものである。Detailed Description of the Invention [Industrial Field of Application] The present invention relates to lithography equipment for forming a predetermined pattern on a thin substrate such as a semiconductor wafer or a liquid crystal substrate, and in particular, in the manufacturing process of semiconductor integrated circuits. The present invention relates to a lithography apparatus that exposes a circuit pattern of a semiconductor element formed on a semiconductor wafer to form a resist pattern on a semiconductor wafer.

Ｌ従来の技術〕 半導体集積回路の製造工程において、マスク或いはレチ
クル（以下、レチクルと呼ぶ）に形成された回路パター
ンを露光し、ウェハ上にレジストパターンを形成するリ
ソグラフィ装置は、レジスト塗布装置（コータ）を中心
とするレジスト塗布部（コータ部）と、現像装置（デイ
ベロソバ−）を中心とする現像部（デイベロソバ一部）
とを有し、ウェハの処理プロセスに応じてコータ等のモ
ジエール化されたウェハ処理ユニットをある程度自由に
組み合わせることができるレジスト処理装置（コータ・
デイベロツバ−）と、レチクルの回路パターンを所定の
露光条件でウェハ上に順次露光するステップ・アンド・
リピート方式の縮小投影型露光装置（ステッパー）とか
ら構成されている。この種のリソグラフィ装置において
、ウェハは基板処理工程をコータ部、ステッパー及びデ
イベロツバ一部の順に搬送されて各種処理が施され、レ
チクルＲの回路パターンがウェハＷ上にレジストパター
ンとして形成される。この際、レジスト塗布、現像プロ
セス等の処理条件や処理中のウェハの管理は、マイクロ
コンピュータ等のプロセッサを含む制御手段が行うよう
に構成されているが、所期の特性を満足する半導体素子
の回路パターンを得るためには、予めコータ、デイベロ
ソバー等のウェハ処理ユニットやステッパーによるレジ
ストパターンの最適な形成条件を求め、制御手段に人力
しておく必要がある。そこで、従来ではリソグラフィ装
置の起動時にテスト用レチクルを用い、所定の形成条件
でレジストパターンをウェハ上に形成し、その形成状態
、つまりレジストパターンの線幅等を検査装置を用いて
計測する。そして、この計測値とテストパターンの設計
値とに基づいて、ウェハ処理ユニットやステッパーの最
適な形成条件を算出し、この最適形成条件を制御手段に
フィードバックする。この結果、制御手段は最適形成条
件に応じてリソグラフィ装置の処理条件を制御し、基板
処理工程を順次搬送されて各種処理が施されたウェハ上
に所望の半導体素子の回路パターンを形成する。L Prior Art] In the manufacturing process of semiconductor integrated circuits, a lithography apparatus that exposes a circuit pattern formed on a mask or reticle (hereinafter referred to as a reticle) to form a resist pattern on a wafer uses a resist coating device (coater). ), the resist coating section (coater section), and the developing section (part of the daybelo soba), centered on the developing device (daybelosoba).
Resist processing equipment (coater/
A step-and-type process that sequentially exposes the circuit pattern of the reticle onto the wafer under predetermined exposure conditions.
It consists of a repeat-type reduction projection exposure device (stepper). In this type of lithography apparatus, the wafer is transported through a substrate processing process in the order of a coater section, a stepper, and a portion of a developer flange, and is subjected to various processes, and the circuit pattern of the reticle R is formed on the wafer W as a resist pattern. At this time, processing conditions such as resist coating and development processes and management of the wafer during processing are configured to be performed by a control means including a processor such as a microcomputer. In order to obtain a circuit pattern, it is necessary to determine in advance the optimum conditions for forming a resist pattern using a wafer processing unit such as a coater or a developer or a stepper, and to manually input it to the control means. Therefore, conventionally, when starting up a lithography apparatus, a test reticle is used to form a resist pattern on a wafer under predetermined formation conditions, and the formation state, that is, the line width of the resist pattern, etc. is measured using an inspection device. Then, based on the measured values and the design values of the test pattern, optimal forming conditions for the wafer processing unit and stepper are calculated, and the optimal forming conditions are fed back to the control means. As a result, the control means controls the processing conditions of the lithography apparatus according to the optimum formation conditions, and forms a desired semiconductor element circuit pattern on the wafer that has been sequentially transported through the substrate processing steps and subjected to various treatments.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、上述のリソグラフィ装置では、装置起動
時に算出した最適形成条件に基づいてステッパー等の処
理条件を制御し、基板処理工程を順次搬送される全ての
ウェハを同一処理条件で均一的に処理している。このた
め、レジストパターンをマスクとし、エツチング処理に
よりパターンが形成されるウェハとレジスト層との間の
ＢＰＳＧ等の下地、特に露光波長の光に対して吸収が少
ない下地に膜厚むらが生じていると、ウェハ表面での露
光光の反射率が変化する。このため、下地に膜厚むらが
生じている状態で、レチクルパターンをウェハ上に露光
すると、ウェハ上に形成されるレジストパターンに線幅
むらが生じてしまうという問題点があった。また、レチ
クルパターンの投影像と、ウェハ上にすでに形成されて
いる回路パターン（以下、チップと呼ぶ）との位置合わ
せ（アライメント）を行う際、特にチップに付随して形
成されたアライメントマーク及びその付近の下地に膜厚
むらが生じていると、同様にアライメントマークでのア
ライメント光の反射率が変化するため、アライメントマ
ークからの反射光の光電信号の波形が非対称となる。こ
の結果、アライメントマークの位置を正確に検出するこ
とができず、アライメント精度が低下するという問題点
もあ′った。さらに、これら線幅むら、アライメント精
度の低下等のために歩留まりが低下してしまうという問
題点もあった。However, in the above-mentioned lithography apparatus, processing conditions such as a stepper are controlled based on the optimal forming conditions calculated at the time of starting the apparatus, and all wafers sequentially transferred through the substrate processing process are uniformly processed under the same processing conditions. There is. For this reason, film thickness unevenness occurs in the base material such as BPSG between the wafer and the resist layer on which the pattern is formed by etching using the resist pattern as a mask, especially the base material that has low absorption of light at the exposure wavelength. As a result, the reflectance of exposure light on the wafer surface changes. For this reason, if a reticle pattern is exposed onto a wafer in a state where the underlying film thickness is uneven, there is a problem in that line width unevenness will occur in the resist pattern formed on the wafer. In addition, when performing alignment between the projected image of the reticle pattern and the circuit pattern already formed on the wafer (hereinafter referred to as a chip), it is especially important to check the alignment marks formed on the chip and the If film thickness unevenness occurs in the nearby base, the reflectance of the alignment light at the alignment mark will similarly change, and the waveform of the photoelectric signal of the light reflected from the alignment mark will become asymmetrical. As a result, there was a problem that the position of the alignment mark could not be detected accurately, resulting in a decrease in alignment accuracy. Furthermore, there is a problem in that the yield is lowered due to these uneven line widths, lowered alignment accuracy, and the like.

本発明は以上の点を考慮してなされたもので、下地の膜
厚むら等による線幅むらやアライメント精度の低下等を
最小にすることができ、歩留まりを向上させることがで
きる高精度なリソグラフィ装置を得ることを目的として
いる。The present invention has been made in consideration of the above points, and is a high-precision lithography method that can minimize line width unevenness and deterioration in alignment precision due to underlying film thickness unevenness, and improve yield. The purpose is to obtain equipment.

〔課題を解決する為の手段〕[Means to solve problems]

かかる問題点を解決するため本発明においては、コータ
を中心とするコータ部Ｃとデイベロソバ−を中心とする
デイベロツバ一部りとを有するコータ・デイベロツバ−
ＣＤとステッパーＳＲから成り、ウェハＷをコータ部Ｃ
、ステッパーＳＲ及びデイベロツバ一部りの順に搬送す
ることによって、ウェハＷ上にレジストパターンを形成
するリソグラフィ装置において、コータ部Ｃ，ステッパ
ーＳＲ及びディベロンパ一部りにより構成される基板処
理工程に順次ウェハＷを搬送する主搬送袋′ＩＩＭｔ〔
第１搬送手段〕と、主搬送装置Ｍｔによって基板処理工
程を搬送されるウェハＷを、適宜基板処理工程の所定の
第１位置から第２位置まで搬送する副搬送装置Ｓｔ（第
２搬送手段〕と、主搬送装置Ｍｔと副搬送装置Ｓｔとの
少なくとも一方を用いることによって、基板処理工程の
処理終了位置Ｐ７から搬送されたウェハＷ上の全てのシ
ョット領域でのレジストパターンの形成状態、即ち露光
条件測定用マークＭｌのレジスト像Ｒ１のマーク長さΔ
ｔ、ｙ、位置ずれ測定用マークＭｓ（Ｍｓｘ、Ｍａｙ）
のレジスト像ＲｓｘＳＲｓｙのＸ１Ｙ方向の位置等を検
出するレーザ・ステップ・アライメント系〔パターン検
出手段〕と、レジストパターンの形成状態に基づいてシ
ョット領域毎の最適形成条件、即ちステッパーＳＨの最
適露光条件として最適露光時間Ｔ及びアライメント補正
値（ΔＸ、ΔＹ）を算出し、この最適露光条件に応じて
ショット領域毎のステッパーＳＨの処理条件を制御する
主制御装置２５（制御手段）とを設け、レジストパター
ンの形成状態が検出されたウェハＷを、レジスト剥離装
置５を介して再び基板処理工程に搬送し、シップＤＩ域
毎に最適露光条件でレジストパターンが形成されるよう
に構成する。In order to solve this problem, the present invention provides a coater/develo burr having a coater part C centered on the coater and a deibero flange part centered on the develo sobber.
It consists of a CD and a stepper SR, and the wafer W is transferred to the coater section C.
In a lithography apparatus that forms a resist pattern on a wafer W by transporting a stepper SR and a developer part in this order, the wafer W is sequentially transferred to a substrate processing step consisting of a coater part C, a stepper SR and a developer part. The main transport bag 'IIMt [
a sub-transport device St (second transport device) that appropriately transports the wafer W transported through the substrate processing step by the main transport device Mt from a predetermined first position to a second position in the substrate processing step; By using at least one of the main transport device Mt and the sub-transport device St, the formation state of the resist pattern in all shot areas on the wafer W transported from the processing end position P7 of the substrate processing step, that is, the exposure Mark length Δ of resist image R1 of condition measurement mark Ml
t, y, positional deviation measurement mark Ms (Msx, May)
The laser step alignment system [pattern detection means] detects the position of the resist image RsxSRsy in the X1Y direction, etc., and the optimum formation conditions for each shot area, that is, the optimum exposure conditions for the stepper SH, based on the formation state of the resist pattern. A main controller 25 (control means) that calculates the optimum exposure time T and alignment correction values (ΔX, ΔY) and controls the processing conditions of the stepper SH for each shot area according to the optimum exposure conditions is provided. The wafer W whose formation state has been detected is transported again to the substrate processing step via the resist stripping device 5, and a resist pattern is formed in each ship DI area under optimal exposure conditions.

〔作　用〕[For production]

本発明によれば、基板毎或いは基板が複数収納されたロ
ッド毎に、基板上の全てのショット領域でのレジストパ
ターンの形成状態を検出することによって、ショット領
域毎の露光処理装置の最適形成（露光）条件、即ち最適
露光時間とアライメント補正値とを求める。そして、形
成状態が検出された基板を再び基板処理工程に搬送し、
最適露光条件に応じてショット領域毎に露光処理装置の
露光パラメータを制御しながら、レジストパターンを形
成するように構成している。このため、レジスト層の下
地の種類や膜厚等の変化に伴って生じる線幅むらやアラ
イメント精度の低下等を最小にすることができる。According to the present invention, by detecting the formation state of resist patterns in all shot areas on the substrate for each substrate or for each rod containing a plurality of substrates, the exposure processing apparatus can perform optimal formation ( (exposure) conditions, that is, the optimum exposure time and alignment correction value. Then, the substrate whose formation state has been detected is transported again to the substrate processing process,
The resist pattern is formed while controlling the exposure parameters of the exposure processing apparatus for each shot area according to the optimum exposure conditions. Therefore, it is possible to minimize line width unevenness, deterioration in alignment accuracy, etc., which occur due to changes in the type of base layer, film thickness, etc. of the resist layer.

〔実　施　例〕〔Example〕

以下、図面を参照して本発明の実施例について詳述する
。第１図は本発明の第１実施例によるステッパーＳＲと
コータ・デイベロツバ−ＣＤとから成るリソグラフィ装
置の概略的な構成を示す平面配置図、第２図はステソイ
＜−３Ｒの概略的な構成を示す平面図である。Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a plan layout diagram showing a schematic configuration of a lithography apparatus comprising a stepper SR and a coater developer CD according to a first embodiment of the present invention, and FIG. FIG.

第１図において、リソグラフィ装置はレジスト塗布前工
程及びレジスト塗布工程として、ヘキサメチルジシラザ
ン（ＨＭＤＳ）処理やポジ形レジスト層の塗布等を行う
コータを中心とするコーク部Ｃと、現像工程としてウェ
ハＷ上に焼き付けられた回路パターンのレジスト像を食
刻するデイベロツバ−を中心とするデイベロソバ一部り
とを有するコータ・デイベロツバ−ＣＤ、ステッパーＳ
Ｒ及び上記コータ部Ｃ１ステッパーＳＲ、デイベロソバ
一部りから成る基板処理工程に順次ウェハＷを搬送する
主搬送装置ｊＭｔから構成されている。In FIG. 1, the lithography apparatus consists of a caulk section C centered on a coater that performs hexamethyldisilazane (HMDS) treatment and coating of a positive resist layer as a pre-resist coating process and a resist coating process, and a wafer coating area as a development process. Coater/Developer CD, stepper S, which has a Deiberopobber part as the center, which etches the resist image of the circuit pattern printed on the W.
The main transfer device jMt sequentially transfers the wafer W to a substrate processing step consisting of the coater section C1, stepper SR, and developer stepper.

さて、主搬送装置Ｍｔはローダ（搬出）カセット１　（
位ｆｆＰ１）に収納されたウェハＷをコータ部Ｃを介し
て搬送し、レジスト塗布等の各種処理が施されたウェハ
Ｗを、サイクルタイムを調整するバッファカセット２（
位ｔＰ３）に−時収納する。Now, the main transport device Mt is the loader (unloading) cassette 1 (
The wafer W stored in the buffer cassette ffP1) is transported through the coater section C, and the wafer W, which has been subjected to various treatments such as resist coating, is transferred to the buffer cassette 2 (which adjusts the cycle time).
-Hour is stored in position tP3).

次に、バッファカセット２のウェハＷをステッパーＳＲ
のウェハステージ７（位置Ｐ４）まで搬送し、このウェ
ハステージ７においてウェハＷに所定のレチクルパター
ンの露光が行われる。さらに、ウェハステージ７から基
板処理工程の位置Ｐ５まで、露光処理が施されたウェハ
Ｗを搬出した後、バッファカセット３（位置Ｐ６）、デ
イベロツパ一部り及び処理終了位置Ｐ７を介してアンロ
ーダ（搬入）カセット４　（位置Ｐ８）に収納するよう
に構成されている。ここで、主搬送装置Ｍｔはベルト搬
送方式とエア搬送方式とを併用したものとし、第１図で
はその搬送路のみを示しておく、また、上述した主搬送
装置Ｍｔと別設され、９０度以上の揺動運動と３６０度
旋凹か可能なビック・アップ・アームＰＭと、リニア・
モータ・ガイドＲＧとから成る！ｌｌ１１ｍ送装置Ｓｔ
がコータ・デイベロツバ−ＣＤの中央に設けられている
。Next, the wafer W in the buffer cassette 2 is transferred to the stepper SR.
The wafer W is transported to the wafer stage 7 (position P4), where the wafer W is exposed with a predetermined reticle pattern. Furthermore, after carrying out the exposed wafer W from the wafer stage 7 to position P5 of the substrate processing step, it is transferred to the unloader (carrying in) via the buffer cassette 3 (position P6), developer part, and processing end position P7. ) Cassette 4 (position P8). Here, the main conveyance device Mt uses both a belt conveyance method and an air conveyance method, and only the conveyance path thereof is shown in FIG. Big up arm PM capable of oscillating motion and 360 degree rotation, and linear
Consists of motor and guide RG! ll11m feeding device St
is provided at the center of the coater/developer CD.

ピック・アップ・アームＰＭは基板処理工程の所定の第
１位１（例えば、処理終了位１ｆｉＰ？）でウェハＷの
裏面を真空吸着し、所望の第２位置（例えば、位置Ｐ５
）で真空吸着を解除してウェハＷを主搬送装置Ｍｔに受
は渡すことができるように、リニア・モータ・ガイドＲ
Ｇ上を自由に移動できるように構成されている。さらに
、ウェハＷ上のレジスト層を剥離するためのレジスト剥
離装ｒａ５（位置Ｐ９）をリソグラフィ装置に設け、副
搬送装置Ｓｔによって基板処理工程の任意の位置のウェ
ハＷをレジスト剥離装置５へ搬入することができるよう
に構成されている。The pick-up arm PM vacuum-chucks the back surface of the wafer W at a predetermined first position 1 in the substrate processing process (e.g., processing end position 1fiP?), and moves it to a desired second position (e.g., position P5?).
) to release the vacuum suction and transfer the wafer W to the main transfer device Mt.
It is configured so that it can move freely on G. Furthermore, a resist stripping device ra5 (position P9) for stripping the resist layer on the wafer W is provided in the lithography apparatus, and the wafer W at an arbitrary position in the substrate processing process is carried into the resist stripping device 5 by the sub-transfer device St. It is configured so that it can be done.

次に、第１図中に示したステッパーＳＲの概略的な構成
等を第２図を用いて説明するが、このステッパーＳＲの
構成等については、例えば本願出願人が先に出願した特
開昭６０−１３０７４２号公報等に開示されているので
、ここでは簡単に説明する。第２図において、不図示の
露光用照明光源はｇ線、ｉ線等のレジスト層を感光する
ような波長（ｎ光波長）の照明光を発生し、この照明光
はレチクルＲのパターン領域Ｐａを均一な照度で照明す
る０片側（若しくは両側）テレセントリックな投影レン
ズ６は、パターン領域Ｐａに形成された回路パターンの
像をレジスト層が塗布されたウェハＷ上に投影する。尚
、本実施例ではレチクルＲ側が非テレセンドリンクでウ
ェハＷ側がテレセンドリンクな光学系である。ウェハＷ
はＸ、Ｙ方向に２次元的に移動するウェハステージ７上
にウェハホルダ（不図示）を介して載置されている。Next, the schematic structure of the stepper SR shown in FIG. 1 will be explained using FIG. 2. Since it is disclosed in Japanese Patent No. 60-130742, etc., it will be briefly explained here. In FIG. 2, an exposure illumination light source (not shown) generates illumination light of a wavelength (n light wavelength) that sensitizes the resist layer, such as g-line and i-line, and this illumination light is applied to the pattern area Pa of the reticle R. A one-sided (or both-sided) telecentric projection lens 6 that illuminates with uniform illuminance projects an image of the circuit pattern formed in the pattern area Pa onto the wafer W coated with a resist layer. In this embodiment, the optical system is a non-telecenter link on the reticle R side and a telecenter link on the wafer W side. Wafer W
is placed on a wafer stage 7 that moves two-dimensionally in the X and Y directions via a wafer holder (not shown).

ウェハステージ７は駆動部８によって投影レンズ６の光
軸ＡＸと略垂直な面（結像面）内で２次元的に移動し、
このウェハステージ７の座標系ＸＹにおける２次元的な
位置は、光波干渉測長器（以下、レーザ干渉計と呼ぶ）
９によって、例えば０゜０２μｍの分解能で常時検出さ
れるように構成されている。The wafer stage 7 is moved two-dimensionally in a plane (imaging plane) substantially perpendicular to the optical axis AX of the projection lens 6 by the drive unit 8,
The two-dimensional position of the wafer stage 7 in the coordinate system XY is determined by a light wave interferometer (hereinafter referred to as a laser interferometer)
9, it is configured to be constantly detected with a resolution of, for example, 0°02 μm.

また、ウェハＷ上のチップに付随して焼き付けられたア
ライメント用のウェハマーク、特に複数の格子要素から
成る回折格子マークのＸ、Ｙ方向の位置をそれぞれ検出
するアライメント系として、２ｍのＴＴＬ（スルー・ザ
・レンズ）方式のレーザ・ステップ・アライメント（Ｌ
ＳＡ）系が設けられている。尚、第２図中にはアライメ
ントマークのＹ方向の位置を検出するＬＳＡ系のみを示
しておく、さて、このＹ方向の位置を検出するＬＳＡ系
は、例えばＨｅ−Ｎｅレーザ（波長二６３３ｎｍ）を光
源とするレーザ光源ｌＯから露光波長と異なる直線偏光
のレーザ光を発生し、このレーザ光はビーム拡大器１１
で所定のビーム径に拡大され、シリンドリカルレンズ１
２により断面が細長い楕円ビームに整形される。そして
、このように整形されたレーザビームはミラー１３で反
射され、レンズ１４、偏光ビームスブリック−１５、位
相回転部材としての１／４波長板１６及び対物レンズ１
７を通った後、ミラー１８によりレチクルＲの下面から
上方に向けて反射される。ミラー１８からのレーザビー
ムは一度スリット状に収束した後、レチクルＲの下方に
レチクルＲと平行な反射平面を有するミラー１９を介し
て投影レンズ６の入射瞳６ａに至り、ウェハＷ上に細長
い帯状のスポット光ＳＰｙを形成する。尚、スポット光
ＳＰｙは投影レンズ６の露光フィールド内でＸ方向に伸
び、投影レンズ６の光軸ＡＸに向かって形成されると共
に、Ｘ軸上の光軸ＡＸから所定距離だけ離れたところに
形成される。そして、スポット光ＳＰｙがアライメント
マーク（回折格子マーク）をＸ方向に走査するようにウ
ェハステージ７をＸ方向に微動させると、回折格子マー
クからは正反射光（Ｏ次回折光）以外に散乱光や回折光
（１次光以上）が生じ、これら光情報は投影レンズ６、
偏光ビームスプリンター１５等を介して、投影レンズ６
の入射瞳６ａと略共役に配！され、回折光或いは散乱光
分布に合わせた開口を有する空間フィルター２０に達す
る。空間フィルター２０において回折光或いは散乱光の
みが抽出されて、集光レンズ２１を介して受光素子２２
の受光面に集光される。この光電検出器としての受光素
子２２は回折光或いは散乱光の強度に応した光電信号を
出力し、この光電信号はアライメント信号処理回路（以
下、ＬＳＡＣと呼ぶ）２３に入力する。In addition, as an alignment system that detects the positions in the X and Y directions of a wafer mark for alignment that is printed on a chip on a wafer W, especially a diffraction grating mark that consists of a plurality of grating elements, a 2m TTL (through・The lens) method laser step alignment (L
SA) system is provided. In addition, only the LSA system that detects the position of the alignment mark in the Y direction is shown in FIG. A laser light source lO having a light source generates laser light with a linear polarization different from the exposure wavelength, and this laser light
The beam is expanded to a predetermined beam diameter by cylindrical lens 1.
2, the cross section is shaped into an elongated elliptical beam. The laser beam shaped in this way is reflected by the mirror 13, and then passes through the lens 14, the polarizing beam block 15, the quarter-wave plate 16 as a phase rotation member, and the objective lens 1.
After passing through 7, the light is reflected upward from the lower surface of the reticle R by the mirror 18. After the laser beam from the mirror 18 is once converged into a slit shape, it reaches the entrance pupil 6a of the projection lens 6 via the mirror 19 below the reticle R, which has a reflection plane parallel to the reticle R, and is directed onto the wafer W in the form of a long and narrow strip. A spot light SPy is formed. The spot light SPy extends in the X direction within the exposure field of the projection lens 6, is formed toward the optical axis AX of the projection lens 6, and is formed at a predetermined distance away from the optical axis AX on the X axis. be done. Then, when the wafer stage 7 is slightly moved in the X direction so that the spot light SPy scans the alignment mark (diffraction grating mark) in the X direction, scattered light and Diffracted light (first-order light or higher) is generated, and this optical information is transmitted to the projection lens 6,
The projection lens 6
Arranged approximately conjugate to the entrance pupil 6a of! The light then reaches a spatial filter 20 having an aperture that matches the diffracted light or scattered light distribution. Only the diffracted light or scattered light is extracted by the spatial filter 20 and sent to the light receiving element 22 via the condenser lens 21.
The light is focused on the light receiving surface. The light receiving element 22 serving as a photoelectric detector outputs a photoelectric signal corresponding to the intensity of the diffracted light or scattered light, and this photoelectric signal is input to an alignment signal processing circuit (hereinafter referred to as LSAC) 23.

ＬＳＡＣ２３は、レーザ干渉計９からの位置情報も入力
し、ウェハステージ７の単位移動量（０゜０２μｍ）毎
に発生するアップ・ダウンパルス信号に同期して光電信
号をサンプリングし、所定の演算処理によってマークの
Ｘ方向の走査位置を検出するものである。尚、第１図で
は説明を簡単にするためにＸ方向の位置を検出するＬＳ
Ａ系のみを示したが、実際にはＸ方向の位置を検出する
同様の構成のＬＳＡ系がもう一組配置されており、第１
図ではミラー１９に対応したミラー２４のみを示しであ
る。また、主制御装置２５は上述したＬＳＡ系を用いて
レジストパターンの形成条件の決定動作、即ち露光時間
等の最適露光条件の演算動作を行う他に、上述した２組
のＬＳＡ系、主搬送装置Ｍｔ及び副搬送装置Ｓｔ等を含
むリソグラフィ装置全体の動作を統括制御するものであ
る。The LSAC 23 also inputs position information from the laser interferometer 9, samples photoelectric signals in synchronization with up/down pulse signals generated every unit movement amount (0°02 μm) of the wafer stage 7, and performs predetermined calculation processing. This detects the scanning position of the mark in the X direction. In addition, in FIG. 1, in order to simplify the explanation, the LS that detects the position in the X direction is
Although only the A system is shown, there is actually another set of LSA systems with a similar configuration that detects the position in the X direction, and the first
In the figure, only the mirror 24 corresponding to the mirror 19 is shown. In addition, the main controller 25 uses the LSA system described above to determine the resist pattern formation conditions, that is, calculates the optimum exposure conditions such as exposure time, and also operates the two sets of LSA systems and the main transport device described above. It centrally controls the operation of the entire lithography apparatus including Mt, sub-transfer device St, and the like.

次に、本実施例の動作を第３図に示した概略的なフロー
チャートを参照して説明する。Next, the operation of this embodiment will be explained with reference to the schematic flowchart shown in FIG.

ステップ１００において、主制御装置２５は主搬送装置
Ｍ【を用い、ローダカセット１に収納されたウェハＷを
搬出し、処理開始位置Ｐ２を介してコータ部Ｃに搬入す
る。そして、このコータ部Ｃにおいて、ウェハＷはＨＭ
ＤＳ処理、レジスト塗布等の各種処理が施される。この
ように、表面にレジスト層が形成されたウェハＷを、バ
ッファカセット２を介してウェハステージ７上に載置し
、主制御装置２５は次のステップ１０１を実行する。In step 100, the main controller 25 uses the main transport device M to unload the wafer W stored in the loader cassette 1 and transport it into the coater section C via the processing start position P2. In this coater section C, the wafer W is HM
Various treatments such as DS treatment and resist coating are performed. The wafer W having the resist layer formed on its surface in this manner is placed on the wafer stage 7 via the buffer cassette 2, and the main controller 25 executes the next step 101.

ステップ１０１において、主制御装置２５は所定形状の
露光条件測定用マークと、位置ずれ測定用マークとを有
するレチクルＲを用い、予め設定された所定の露光条件
でウェハＷの全面に第１回目の露光（テスト露光）を行
う、ここで、露光条件測定用マーク及び位置ずれ測定用
マークとして、レチクルＲのパターン領域Ｐａに付随し
て形成される十字状、矩形状マーク或いは回折格子マー
ク等のアライメントマークを兼用しても良いが、本実施
例では第４図に示すように、実デバイスの回路パターン
ＣＰＩ〜ＣＰ４と共に、スクライプライン相当領域に露
光条件測定用マークＭｌ、位置ずれ測定用マークＭｓ（
以下、簡単に測定マークＭＥ、Ｍｓと呼ぶ）を設けるも
のとする。第５図（ａ）、（ｂ）に測定マークＭｅ、Ｍ
ｓの一例の概略的な構成を示す、第５図（ａ）に示すよ
うに測定マークＭ１は、連続的或いは段階的に線幅が変
化するパターン、例えばクサビ型パターンを２つ左右（
Ｘ方向に関して）対称に組み合わせたパターンが、平行
に３本ずつＸ方向に一定周期あけて形成されたものであ
る。また、第５図（ｂ）に示すように測定マークＭ３は
、Ｘ、Ｘ方向に関する幅が各々一定である複数（特に、
本実施例では５個）の格子要素（微小凸部または凹部）
が、定のピンチでＹ、Ｘ方向にそれぞれ伸びて配列され
た回折格子マークＭｓ　ｘ、Ｍａ　ｙから構成されてい
る。尚、第４図中に示した測定マークＭ１、Ｍｓを形成
する位置は、スクライプライン相当領域に限られるもの
ではなく、投影レンズ６の露光フィールドに入るように
形成すれば良い。In step 101, the main controller 25 uses a reticle R having a predetermined shape of a mark for measuring exposure conditions and a mark for measuring positional deviation, and performs a first process on the entire surface of the wafer W under preset predetermined exposure conditions. Exposure (test exposure) is performed. Here, the alignment of a cross-shaped mark, a rectangular mark, a diffraction grating mark, etc. formed along with the pattern area Pa of the reticle R is performed as a mark for measuring exposure conditions and a mark for measuring positional deviation. Although the marks may also be used as marks, in this embodiment, as shown in FIG.
Measurement marks (hereinafter simply referred to as ME and Ms) are provided. Measurement marks Me, M are shown in Fig. 5 (a) and (b).
As shown in FIG. 5(a), which shows a schematic configuration of an example of s, the measurement mark M1 has a pattern in which the line width changes continuously or stepwise, for example, two wedge-shaped patterns on the left and right (
Three symmetrical patterns (with respect to the X direction) are formed in parallel at regular intervals in the X direction. Further, as shown in FIG. 5(b), a plurality of measurement marks M3 (in particular,
In this example, 5) lattice elements (minute convex portions or concave portions)
is composed of diffraction grating marks M x and M a y arranged to extend in the Y and X directions, respectively, with a certain pinch. Note that the positions where the measurement marks M1 and Ms shown in FIG. 4 are formed are not limited to the area corresponding to the scribe line, but may be formed so as to fall within the exposure field of the projection lens 6.

以上のように、測定マークＭｅ、Ｍｓを有するレチクル
Ｒが全面に露光されたウニ／％Ｗは、再び主搬送装置Ｍ
ｔによってステッパーＳＲから基板処理工程の位置Ｐ５
及びバッファカセット３を介してデイベロツバ一部りに
搬入され、主制御装置２５は次のステップ１０２を実行
する。As described above, the sea urchin/%W on which the reticle R having the measurement marks Me and Ms has been exposed is returned to the main transport device M.
t from stepper SR to position P5 of the substrate processing process.
Then, the main controller 25 executes the next step 102.

ステップ１０２において、レチクルパターンが全面に露
光されたウェハＷは、デイベロソパ一部りにより現像処
理等の各種処理が施される。そして、主制御装置２５は
レジストパターンが形成されたウェハＷを、デイベロソ
バ一部りから処理終了位置Ｐ７まで搬出し、次のステッ
プ１０３を実行する。In step 102, the wafer W on which the reticle pattern has been exposed is subjected to various processes such as development by a developer. Then, the main controller 25 carries out the wafer W on which the resist pattern has been formed from the developer substrate part to the processing end position P7, and executes the next step 103.

ステップ１０３において、主制御装置２５は処理終了位
置Ｐ７のウェハＷに形成されたレジストパターンが第１
回目の露光（テスト露光）で形成されたのか、それとも
第２回目の露光（本露光）で形成されたのかを判断する
。尚、テスト露光でレジストパターンが形成されたウェ
ハＷは、副搬送装置Ｓｔによって処理終了位置Ｐ７から
位置Ｐ５まで搬送された後、主搬送装置Ｍｔによってウ
ェハステージ７上に載置される。また、本露光でレジス
トパターンが形成されたウェハＷは、そのまま主搬送装
置Ｍｔによって処理終了位置Ｐ７からアンローダカセッ
ト４に収納される。ここでは、第４図に示したレチクル
Ｒのテスト露光を行ったので、主制御装置２５は上述し
たようにウェハＷをウェハステージ７上に載置し、次の
ステップ１０４を実行する。In step 103, the main controller 25 controls whether the resist pattern formed on the wafer W at the processing end position P7 is
It is determined whether it was formed during the second exposure (test exposure) or the second exposure (main exposure). The wafer W on which a resist pattern has been formed by test exposure is transported from the processing end position P7 to the position P5 by the sub-transport device St, and then placed on the wafer stage 7 by the main transport device Mt. Further, the wafer W on which the resist pattern has been formed by the main exposure is directly stored in the unloader cassette 4 from the processing end position P7 by the main transport device Mt. Here, since the test exposure of the reticle R shown in FIG. 4 was performed, the main controller 25 places the wafer W on the wafer stage 7 as described above, and executes the next step 104.

ステップ１０４において、主制御ｎ装置２５は２組のＬ
ＳＡ系を用いてウェハＷ上のショット領域毎にレジスト
パターンの形成状態、即ち測定マークＭ１のレジスト像
Ｒ１のＹ方向のマーク長さと、測定マークＭｓを構成す
る回折格子マークＭｓｘ、Ｍｓｙのレジスト像Ｒｓ　Ｘ
　％　ＲＳｙのＸ、Ｙ方向の位置を検出する。そこで、
次にこの測定動作を第６図（ａ）、（ｂ）、第７図（ａ
）、（ｂ）を用いて説明する。尚、第６図（ａ）はスポ
ット光ＳＰｙがレジスト像Ｒ１を走査する状態、第６図
（ｂ）はその時に得られる光電信号Ｓｌの波形を表し、
第７図（ａ）はスポット光ＳＰｙがレジスト像Ｒｓｙを
走査する状態、第６図（ｂ）はその時に得られる光電信
号Ｓ２の波形を表している。In step 104, the main control unit 25 controls two sets of L
Using the SA system, the formation state of the resist pattern is determined for each shot area on the wafer W, that is, the mark length in the Y direction of the resist image R1 of the measurement mark M1, and the resist images of the diffraction grating marks Msx and Msy that constitute the measurement mark Ms. Rs.
% Detect the position of RSy in the X and Y directions. Therefore,
Next, this measurement operation is shown in Figs. 6(a), (b), and 7(a).
) and (b). Note that FIG. 6(a) shows the state in which the spot light SPy scans the resist image R1, and FIG. 6(b) shows the waveform of the photoelectric signal Sl obtained at that time.
FIG. 7(a) shows the state in which the spot light SPy scans the resist image Rsy, and FIG. 6(b) shows the waveform of the photoelectric signal S2 obtained at that time.

まず、主制御装置２５はスポット光ｓｐｙがレジスト像
Ｒ１を相対的にＹ方向に走査するように、駆動部８を用
いてウェハステージ７をＹ　方向ニ微動させる（第６図
（ａ））。この際、スポット光ＳＰｙがレジスト像Ｒ１
を走査し始めると、エツジＥ１から散乱光（または、回
折光）が発生し、受光素子２２はこの散乱光（または、
回折光）を光電検出して、散乱光の強度に応した光電信
号を出力し始める。さらに、走査を進めていくとレジス
ト像Ｒｆの線幅、高さ等に応じて散乱光も増加そして減
少し、スポット光ＳＰｙがエツジＥ２を過ぎると受光素
子２２からの光電信号Ｓｔ（第６図（ｂ））は略零とな
る。この受光素子２２から出力される光電信号ＳｌはＬ
ＳＡＣ２３に入力され、ＬＳＡＣ２３はこの光電信号Ｓ
ｌとレーザ干渉計９の位置信号とに基づいて、エツジＥ
１、Ｅ２のＹ方向の座標値Ｙｌ、Ｙ２を検出する。次に
、主制御装置２５は座標値Ｙｌ、Ｙ２からレジスト像Ｒ
１のマーク長さを算出し、その値をΔＬｙとして記憶す
る。First, the main controller 25 uses the drive unit 8 to slightly move the wafer stage 7 in the Y direction so that the spot light spy relatively scans the resist image R1 in the Y direction (FIG. 6(a)). At this time, the spot light SPy is applied to the resist image R1.
When scanning starts, scattered light (or diffracted light) is generated from the edge E1, and the light receiving element 22 receives this scattered light (or diffracted light).
Diffracted light) is photoelectrically detected and a photoelectric signal corresponding to the intensity of the scattered light begins to be output. Furthermore, as the scanning progresses, the scattered light also increases and decreases depending on the line width, height, etc. of the resist image Rf, and when the spot light SPy passes the edge E2, a photoelectric signal St from the light receiving element 22 (Fig. (b)) becomes approximately zero. The photoelectric signal Sl output from this light receiving element 22 is L
It is input to the SAC23, and the LSAC23 receives this photoelectric signal S.
Based on l and the position signal of the laser interferometer 9, the edge E
1, detect the Y-direction coordinate values Yl, Y2 of E2. Next, the main controller 25 determines the resist image R from the coordinate values Yl and Y2.
The mark length of 1 is calculated and the value is stored as ΔLy.

次に、主制御Ｂ装置２５はマーク長さΔＬｙの測定と同
様の動作で、２組のＬＳＡ系を用いてレジスト像Ｒ３Ｘ
、Ｒ３）ｌのＸ、Ｙ方向の位置を検出する。まず、第７
図（ａ）に示すようにスポット光ＳＰｙがレジスト像Ｒ
ｓｙをＹ方向に走査するように、ウェハステージ７をＹ
方向に微動させる。Next, the main control device B 25 uses two sets of LSA systems to measure the resist image R3X in the same manner as measuring the mark length ΔLy.
, R3) detect the position of l in the X and Y directions. First, the seventh
As shown in Figure (a), the spot light SPy illuminates the resist image R.
The wafer stage 7 is moved in the Y direction so as to scan sy in the Y direction.
Make a slight movement in the direction.

そして、レジスト像Ｒｓｙから発生する回折光を受光素
子２２で充電検出し、受光素子２２は第７図（ｂ）に示
すような回折光の強度に応じた光電信号Ｓ２をＬＳＡＣ
２３に出力する。ＬＳＡＣ２３は光電信号Ｓ２とレーザ
干渉計９の位置信号とに基づいて、レジスト像Ｒｓｙの
座標（ａＹ３を検出し、この位置情報（座標値Ｙ３）を
主側ｆｌ！装置２５に出力する。また、レジストパター
ンの下のＢＰＳＧ等の下地には、前工程でのエツチング
処理によって、回路パターンと共に第５図と同一形状の
測定マーク（回折格子マーク）が形成されている。そこ
で、主制御装置２５は上述の動作と同様にＬＳＡ系を用
い、下地に形成された回折格子マークのＹ方向の位置を
検出し、その検出値を座標値Ｙ４として記憶する。Then, the diffracted light generated from the resist image Rsy is charged and detected by the light receiving element 22, and the light receiving element 22 converts the photoelectric signal S2 according to the intensity of the diffracted light as shown in FIG. 7(b) into the LSAC.
Output to 23. The LSAC 23 detects the coordinates (aY3) of the resist image Rsy based on the photoelectric signal S2 and the position signal of the laser interferometer 9, and outputs this position information (coordinate value Y3) to the main side fl! device 25. A measurement mark (diffraction grating mark) having the same shape as that shown in FIG. 5 is formed along with the circuit pattern on the base such as BPSG under the resist pattern by the etching process in the previous process.Therefore, the main controller 25 Similar to the above operation, the LSA system is used to detect the position of the diffraction grating mark formed on the base in the Y direction, and the detected value is stored as a coordinate value Y4.

ここで、通常レチクルＲの投影像はウェハＷ上のチップ
とアライメントを行ってから重ね合わせ露光するため、
上述のように検出した座標値Ｙ３、Ｙ４は、予め定めら
れた位置関係、例えばＹ方向に互いに２０μｍ程度の間
隔だけ離れるように設定されているか、またはＸ方向の
位置は変えてＹ方向については互いに一敗するように設
定されているはずである。しかし、下地の膜厚むらによ
るアライメント光の反射率の変化によって、アライメン
トマークの位置を正確に検出することができず、必ずし
も正確なアライメントが行われているわけではない、従
って、主制御装置２５は座標値Ｙ３、Ｙ４からＹ方向の
設計上の位置からの位置ずれ量を求め、この値をアライ
メント誤差ΔＹとして記憶する。同様に、主制御装置２
５はレジスト像Ｒｓｘと下地に形成された回折格子マー
クのＸ方向の位置を検出し、この検出値からＸ方向の位
置ずれ量を求め、この値をアライメント誤差ΔＸとして
記憶する。そして、主制御装置２５は上述したマーク長
さΔＬ７と、Ｘ、Ｙ方向のアライメント誤差ΔＸ、ΔＹ
との検出を、ウェハＷ上の全てのショット領域で繰り返
し行い、これらショット領域毎のマーク長さΔＬｙ、ア
ライメント誤差ΔＸ１ΔＹを記憶する。Here, since the projected image of the reticle R is normally aligned with the chips on the wafer W and then overlaid and exposed,
The coordinate values Y3 and Y4 detected as described above are set in a predetermined positional relationship, for example, set to be separated from each other by an interval of about 20 μm in the Y direction, or the coordinate values Y3 and Y4 are set to be separated from each other by an interval of about 20 μm in the Y direction, or the coordinate values Y3 and Y4 are set to be separated from each other by an interval of about 20 μm in the Y direction. They should be set up to lose each other. However, due to changes in the reflectance of the alignment light due to unevenness in the underlying film thickness, it is not possible to accurately detect the position of the alignment mark, and accurate alignment is not always performed. calculates the amount of positional deviation from the designed position in the Y direction from the coordinate values Y3 and Y4, and stores this value as the alignment error ΔY. Similarly, main controller 2
5 detects the position of the resist image Rsx and the diffraction grating mark formed on the base in the X direction, calculates the amount of positional deviation in the X direction from this detected value, and stores this value as alignment error ΔX. The main controller 25 then determines the mark length ΔL7 and the alignment errors ΔX and ΔY in the X and Y directions.
This detection is repeated for all shot areas on the wafer W, and the mark length ΔLy and alignment error ΔX1ΔY for each shot area are stored.

次にステップ１０５において、主制御装置２５は、ステ
ップ１０４で検出したショット領域毎のマーク長さΔＬ
Ｆ及びアライメント誤差Δｘ１ΔＹが、それぞれ所定の
許容範囲に入っているかどうか判断する。もし、その判
断結果が良好であれば、ウェハＷは主搬送装置Ｍｔ及び
副搬送装置ＳｔによってステッパーＳＲから搬出されて
、アンローダカセット４に収納される０本実施例では、
マーク長さΔＬ７と７ライメント誤差ΔＸ、ΔＹとが共
に許容範囲を越えているものとし、次のステップ１０６
を実行する。Next, in step 105, the main controller 25 determines the mark length ΔL for each shot area detected in step 104.
It is determined whether F and alignment error Δx1ΔY are each within predetermined tolerance ranges. If the judgment result is good, the wafer W is carried out from the stepper SR by the main transfer device Mt and the sub-transfer device St, and is stored in the unloader cassette 4. In this embodiment,
It is assumed that both the mark length ΔL7 and the 7 alignment errors ΔX and ΔY exceed the allowable range, and the next step 106
Execute.

ステップ１０６において、まず主制御装置２５はステッ
プ１０４で検出したマーク長さΔＬｙと、予め求めてお
いたマーク長さΔＬｙと露光時間との関係とに基づいて
、ウェハＷ上のショット領域毎に最適露光時間Ｔを算出
し、この値を記憶する。In step 106, the main controller 25 first determines the optimum timing for each shot area on the wafer W based on the mark length ΔLy detected in step 104 and the predetermined relationship between the mark length ΔLy and the exposure time. Calculate the exposure time T and store this value.

尚、最適露光時間Ｔは通常ウェハＷ上の回路パターン或
いはアライメントマークの線幅を測定することによって
、この測定値と設計線幅とから算出されるが、この方法
では回路パターンの線幅がサブ・ミクロン程度になると
、線幅検出が困難となる上に測定誤差が大きくなるため
、正確に最適露光時間Ｔを算出することができなかった
。しかし、本実施例では極めて鋭い頂角を持つクサビ型
パターンを２つ組み合わせた測定マークＭｌを用い、回
路パターンやアライメントマークでの露光時間の変化に
伴う線幅変化量と比較して、露光時間の変化に対する感
度が数十倍高い測定マークＭｌのマーク長さΔＬｙを検
出し、このマーク長さΔＬｙから最適露光時間Ｔを算出
するため、回路パターンの線幅がサブ・ミクロン程度で
も正確に最適露光時間Ｔを算出することが可能である。Note that the optimum exposure time T is usually calculated by measuring the line width of the circuit pattern or alignment mark on the wafer W and from this measured value and the designed line width. However, in this method, the line width of the circuit pattern is - When the line width is on the order of microns, it becomes difficult to detect the line width and the measurement error increases, making it impossible to accurately calculate the optimum exposure time T. However, in this example, a measurement mark Ml that is a combination of two wedge-shaped patterns with extremely sharp apex angles is used, and the exposure time Detects the mark length ΔLy of the measurement mark Ml, which is several tens of times more sensitive to changes in , and calculates the optimum exposure time T from this mark length ΔLy. It is possible to calculate the exposure time T.

次に、主制御装置２５は下地の膜厚むらによるレチクル
Ｒの投影像とチップとの位！ずれを補正するため、ステ
ップ１０４で検出したアライメント誤差ΔＸ、ΔＹを、
アライメント補正値（オフセント）としてＬＳＡＣ２３
に設定する。これにより、レジストパターンの最適形成
条件、即ちステッパーＳＲの最適露光条件（最適露光時
間Ｔ、アライメント補正値ΔＸ、ΔＹ）の設定が終了し
、主制御装置２５は次のステップ１０７を実行する。Next, the main controller 25 determines the position of the projected image of the reticle R and the chip due to the unevenness of the underlying film thickness! In order to correct the deviation, the alignment errors ΔX and ΔY detected in step 104 are
LSAC23 as alignment correction value (offcent)
Set to . This completes the setting of the optimal formation conditions for the resist pattern, that is, the optimal exposure conditions (optimal exposure time T, alignment correction values ΔX, ΔY) for the stepper SR, and the main controller 25 executes the next step 107.

ステップ１０７において、主制御装置２５は主搬送装置
ＭＬ及び副搬送装置Ｓｔを用い、ウェハＷをステッパー
ＳＲから基板処理工程の位置Ｐ５を介してレジスト剥離
装置５に搬入する。レジスト剥離装置５において、全面
にレジストパターンが形成されたウェハＷは有機溶剤で
洗浄されて、レジスト層が剥離される。このようにレジ
スト層が剥離されたウェハＷは、副搬送袋ｙ１ｓｔによ
って基板処理工程の処理開始位置Ｐ２まで搬送される０
次に、主制御装置２５は再びステップ１００からステッ
プ１０３まで実行し、コータ部Ｃにおいてテスト露光時
と同一処理条件でレジスト塗布等が施されたウェハＷ上
のショット領域毎に、ステップ１０６で設定した最適露
光条件で第４図に示したレチクルＲの第２回目の露光（
本露光）を行う。つまり、ショット領域毎に最適露光時
間Ｔに応じて露光光の光路の閉鎖、開放を行うシャッタ
ー（不図示）の動作を制御し、さらにアライメント補正
値ΔＸ、ΔＹだけアライメント位置からずらして重ね合
わせしながら本露光を行う。そして、ディベロンパ一部
りにおいてウェハＷに現像処理等を施した後、全面にレ
ジストパターンが形成されたウェハＷをアンローダカセ
ット４に収納する。In step 107, the main controller 25 uses the main transport device ML and the sub-transport device St to transport the wafer W from the stepper SR to the resist stripping device 5 via the position P5 of the substrate processing process. In the resist stripping device 5, the wafer W having a resist pattern formed on its entire surface is cleaned with an organic solvent, and the resist layer is stripped off. The wafer W from which the resist layer has been peeled off in this way is transported to the processing start position P2 of the substrate processing step by the sub transport bag y1st.
Next, the main controller 25 again executes steps 100 to 103, and in step 106 sets the settings for each shot area on the wafer W that has been subjected to resist coating, etc. in the coater section C under the same processing conditions as during test exposure. The second exposure of reticle R shown in FIG.
Main exposure). In other words, the operation of a shutter (not shown) that closes and opens the optical path of the exposure light is controlled according to the optimum exposure time T for each shot area, and the overlapping is performed by shifting the exposure light from the alignment position by alignment correction values ΔX and ΔY. While doing so, perform the main exposure. After the wafer W is subjected to a development process in the developer section, the wafer W having a resist pattern formed on its entire surface is stored in the unloader cassette 4.

以上のように、主制御装置２５はウェハＷに２回ずつ露
光（テスト露光と本露光）を行い、テスト露光でウェハ
ＷのシッッｌｆＪ域毎の最適露光条件（最適露光時間Ｔ
とアライメント補正値ΔＸ、ΔＹ）を求め、本露光で最
適露光条件に応じてステッパーＳＨの露光パラメータを
制御しながら、レチクルＲのパターンをウェハＷ上に形
成するという動作をウェハＷ毎に繰り返し行うことによ
って、回路パターンの線幅むらやアライメント精度の低
下等を最小にすることができ、その結果歩留まりも向上
させることができる。尚、本露光が行われるウェハＷは
コータ部Ｃ及びデイベロツバ−部りによって、テスト露
光時と同一処理条件で処理が施されるため、特にテスト
露光と本露光とでコータ・デイベロソバ−ＣＤの処理条
件を設定し直す必要はなく、その処理条件の設定時間を
短縮することができる。As described above, the main controller 25 exposes the wafer W twice (test exposure and main exposure), and in the test exposure, the optimum exposure conditions (optimum exposure time T
and alignment correction values ΔX, ΔY), and in the main exposure, the operation of forming the pattern of the reticle R on the wafer W is repeated for each wafer W while controlling the exposure parameters of the stepper SH according to the optimum exposure conditions. By doing so, it is possible to minimize line width unevenness of the circuit pattern, deterioration in alignment accuracy, etc., and as a result, yield can also be improved. It should be noted that the wafer W to which the main exposure is performed is processed by the coater section C and the developer section under the same processing conditions as during the test exposure. There is no need to set the conditions again, and the time required to set the processing conditions can be shortened.

以上の通り、上述の一実施例においてはウエノ＼Ｗ毎に
テスト露光と本露光とを行っていたが、例えば同一ロッ
ド内に収納されているウェハＷについては、１枚目のウ
ェハＷのみ上述と同様にテスト露光を行って最適露光条
件を算出し、ロッド内の２枚目以降の全てのウェハＷは
この最適露光条件で均一的に露光を行うようにしても良
い、この際、２枚目以降のウェハＷの処理を行っている
間に、１枚目のウェハＷのレジスト剥離等の処理を行っ
ておき、ロンドの最後に１枚目のウニＡＷを基板処理工
程に搬送し、本露光を行うことができるようにしておく
と良い。As mentioned above, in the above embodiment, test exposure and main exposure are performed for each wafer W, but for example, for wafers W stored in the same rod, only the first wafer W is described above. Similarly, test exposure may be performed to calculate the optimum exposure conditions, and all subsequent wafers W in the rod may be uniformly exposed under these optimum exposure conditions. While the subsequent wafers W are being processed, the first wafer W is subjected to processes such as resist removal, and at the end of the rond, the first wafer AW is transported to the substrate processing process and the main wafer W is processed. It is good to be able to perform exposure.

また、本実施例ではＬＳＡ系を用いてレジストパターン
の形成状態を検出していたが、例えば本願出願人が先に
出願した特開昭６０−１３０７４２号公報等に開示され
ている投影レンズ６と別設されたオフ・アクシス方式の
ウェハ・アライメント系、即ちウェハＷ上の回折格子マ
ーク等のアライメントマークに、アライメントマークの
配列方向に伸びたスポット光を照射し、そのスポット光
をガルバノミラ−等の振動鏡でアライメントマークの配
列方向と略垂直な方向に微小振動させることによって、
アライメントマークのＸ或いはＹ方向の位置を検出する
アライメント系を用いても、ＬＳＡ系と同様の効果を得
ることができる。さらに、レジストパターンの形成状態
を検出するのに好適な装置は、特にステッパーＳＲに設
けられているＬＳＡ系、ウェハ・アライメント系等のア
ライメント系に限られるものではない。例えば、光電測
定の一種であるスリットスキャン法を用いた微小寸法測
定装置等の検査装置２６（第１図中の点線部）をリソグ
ラフィ装置に設け、現像処理等が施されたウェハＷを基
板処理工程の処理終了位１ｆＰ７から搬入できるように
構成する。そして、検査装置２６において上述のＬＳＡ
系と同様の動作で、レジスト像Ｒ１、Ｒｓのマーク長さ
や位置を検出すれば、同様にレジストパターンの形成状
態を測定することができる。In addition, in this embodiment, the formation state of the resist pattern was detected using an LSA system, but the projection lens 6 disclosed in, for example, Japanese Patent Application Laid-open No. 130742/1983, which was previously filed by the applicant of the present application, A separate off-axis wafer alignment system, in other words, irradiates alignment marks such as diffraction grating marks on the wafer W with a spot light extending in the alignment direction of the alignment marks, and directs the spot light to a galvano mirror, etc. By using a vibrating mirror to make minute vibrations in a direction approximately perpendicular to the alignment direction of the alignment marks,
The same effect as the LSA system can be obtained even by using an alignment system that detects the position of the alignment mark in the X or Y direction. Furthermore, a device suitable for detecting the formation state of a resist pattern is not particularly limited to an alignment system such as an LSA system or a wafer alignment system provided in the stepper SR. For example, an inspection device 26 (dotted line in FIG. 1) such as a micro-dimensional measuring device using a slit scan method, which is a type of photoelectric measurement, is installed in a lithography apparatus, and a wafer W that has been subjected to development processing, etc. is subjected to substrate processing. The structure is such that it can be carried in from the processing end point 1fP7 of the process. Then, in the inspection device 26, the above-mentioned LSA
By detecting the mark lengths and positions of the resist images R1 and Rs in the same manner as the system, the formation state of the resist pattern can be similarly measured.

また、第３図に示したフローチャートからも明らかなよ
うに、本実施例では特に本露光によって形成されたレジ
ストパターンの形成状態を検出していなかったが、例え
ばデイベロソバ一部りから搬出されたウェハＷがアンロ
ーダカセット４に収納される前に、上述したＬＳＡ系、
検査装置２６等を用いて形成状態の検出を行っても良く
、このように本露光によって形成されたレジストパター
ンの形成状態も検出すれば、より歩留まりを向上させる
ことができるのは明らかである。この際、検査装置２６
とＬＳＡ系（或いはウェハ・アライメント系）とを併用
できるように構成、即ち本露光によって形成されたレジ
ストパターンの形成状態は、ＬＳＡ系等のステッパーＳ
Ｒのアライメント系を用いずに、検査装置２６を用いて
検出するように構成すれば、レジストパターンの形成状
態を２回検出することにより起こり得るスルーブソトの
低下を防止することができる。Further, as is clear from the flowchart shown in FIG. 3, in this example, the formation state of the resist pattern formed by the main exposure was not detected, but for example, the wafer carried out from part of the day Before W is stored in the unloader cassette 4, the LSA system mentioned above,
The formation state may be detected using the inspection device 26 or the like, and it is clear that the yield can be further improved by detecting the formation state of the resist pattern formed by the main exposure in this way. At this time, the inspection device 26
It is configured so that it can be used in combination with the LSA system (or wafer alignment system), that is, the formation state of the resist pattern formed by the main exposure is controlled by a stepper S such as the LSA system.
If the detection is performed using the inspection device 26 without using the R alignment system, it is possible to prevent a decrease in throughput that may occur due to detecting the formation state of the resist pattern twice.

また、本実施例ではテスト露光で形成されたレジストパ
ターンを剥離するための装置として、リソグラフィ装置
とは別にレジスト剥離装置５を設けていたが、例えばモ
ジュール化したレジスト剥１１１装置をコータ・デイベ
ロソバ−ＣＤに組み込んでも良く、またレジスト剥離装
置と同じ有機溶剤を使うコータにレジスト剥離の専用ノ
ズルを設け、コータとレジスト剥離装置を兼用するよう
に構成しても良い、このようなレジスト剥離装置を用い
れば、リソグラフィ装置をよりコンパクトにすることが
できる。Furthermore, in this embodiment, a resist stripping device 5 was provided separately from the lithography apparatus as a device for stripping off the resist pattern formed by test exposure. This type of resist stripping device may be incorporated into a CD, or may be configured to serve both as a coater and a resist stripping device by providing a dedicated nozzle for resist stripping on a coater that uses the same organic solvent as the resist stripping device. For example, the lithographic apparatus can be made more compact.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明によれば、第１回目の露光（テスト
露光）で、基板上のショット領域毎の最適露光条件、即
ち最適露光時間及びアライメント（重ね合わせ）位置の
補正値を求め、第２回目の露光（本露光）で、最適露光
条件に応じてショット領域毎に露光処理装置の処理条件
を制御しながら、基板上にレジストパターンを形成する
ように構成しているため、レジスト層の下地の膜厚むら
等による露光光、アライメント光の反射率の変化によっ
て生じるレジストパターンの線幅むら、マスクパターン
と基板上のチップとのアライメント精度の低下等を最小
にすることができ、この結果歩留まりも向上させること
ができる高精度のリソグラフィ装置を実現し得る。As described above, according to the present invention, in the first exposure (test exposure), the optimum exposure conditions for each shot area on the substrate, that is, the correction values for the optimum exposure time and alignment (overlapping) position are determined, and the In the second exposure (main exposure), the resist pattern is formed on the substrate while controlling the processing conditions of the exposure processing device for each shot area according to the optimal exposure conditions, so the resist layer is It is possible to minimize line width unevenness in the resist pattern caused by changes in the reflectance of the exposure light and alignment light due to uneven underlying film thickness, etc., and a decrease in alignment accuracy between the mask pattern and the chip on the substrate. A highly accurate lithography apparatus that can also improve yield can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例によるステッパーとコータ・
デイベロソバ−とから成るリソグラフィ装置の概略的な
構成を示す平面配置図、第２図はステッパーの概略的な
構成を示す平面図、第３図は本発明の一実施例の動作の
説明に供する概略的なフローチャート図、第４図は本発
明の一実施例で用いるレチクルの概略的な構成を示す図
、第５図（ａ）はレチクルに形成された露光条件測定用
マークの概略的な構成を示す図、第５図（ｂ）はレチク
ルに形成された位置ずれ測定用マークの概略的な構成を
示す図、第６図（ａ）はスポ７）光が露光条件測定用マ
ークのレジスト像を走査する状態を示す図、第６図（ｂ
）はスポツト光が露光条件測定用マークのレジスト像を
走査する時に得られる光電信号の波形を示す図、第７図
（ａ）はスポット光が位置ずれ測定用マークのレジスト
像を走査する状態を示す図、第６図（ｂ）はスポット光
が位置ずれ測定用マークのレジスト像を走査する時に得
られる光電信号の波形を示す図である。 〔主要部分の符号の説明〕 ５・・・レジスト剥離装置、６・・・投影レンズ、７・
・・ウェハステージ、２０・・・空間フィルター、２２
・・・受光素子、２３・・・レーザ・ステップ・アライ
メント系処理回路、２５・・・主制御装置、Ｒ・・・レ
チクル、Ｗ・・・ウェハ、ｓｐｙ・・・スポット光、Ｓ
Ｒ・・・ステッパー、ＣＤ・・・コータ・デイベロソバ
−２Ｍ１・・・露光条件測定用マーク、Ｍｓ・・・位置
ずれ測定用マーク。FIG. 1 shows a stepper and a coater according to an embodiment of the present invention.
FIG. 2 is a plan view showing the general structure of a stepper, and FIG. 3 is a schematic diagram illustrating the operation of an embodiment of the present invention. FIG. 4 is a diagram showing a schematic configuration of a reticle used in an embodiment of the present invention, and FIG. 5(a) is a diagram showing a schematic configuration of marks for measuring exposure conditions formed on the reticle. Figure 5(b) is a diagram showing a schematic configuration of the mark for measuring positional deviation formed on the reticle, and Figure 6(a) is a diagram showing the resist image of the mark for measuring exposure conditions. A diagram showing the scanning state, Fig. 6(b)
) shows the waveform of the photoelectric signal obtained when the spot light scans the resist image of the mark for measuring the exposure conditions, and FIG. 7(a) shows the state when the spot light scans the resist image of the mark for measuring positional deviation. The figure shown in FIG. 6(b) is a diagram showing the waveform of a photoelectric signal obtained when a spot light scans a resist image of a mark for measuring positional deviation. [Explanation of symbols of main parts] 5... Resist stripping device, 6... Projection lens, 7...
...Wafer stage, 20...Spatial filter, 22
... Light receiving element, 23 ... Laser step alignment system processing circuit, 25 ... Main controller, R ... Reticle, W ... Wafer, spy ... Spot light, S
R...Stepper, CD...Coater/Developer-2M1...Mark for measuring exposure conditions, Ms...Mark for measuring positional deviation.

Claims (6)

【特許請求の範囲】[Claims] （１）レジスト塗布部と現像部とを有するレジスト処理
装置と露光処理装置とから成り、所定の基板を該レジス
ト塗布部、露光処理装置、及び該現像部の順に搬送する
ことによって、該基板上にレジストパターンを形成する
リソグラフィ装置において、 前記レジスト塗布部、露光処理装置及び現像部により構
成される基板処理工程に順次前記基板を搬送する第１搬
送手段と；該第１搬送手段によって前記基板処理工程を
搬送される前記基板を、前記基板処理工程の所定の第１
位置から第２位置まで搬送する第２搬送手段と；前記第
１搬送手段と前記第２搬送手段との少なくとも一方によ
って、前記基板処理工程の処理終了位置から搬送された
前記基板上の所定のレジストパターンの形成状態を検出
するパターン検出手段と；該パターン検出手段により検
出された前記形成状態に基づいて、前記レジストパター
ンの最適な形成条件を算出し、該最適形成条件に応じて
前記露光処理装置の処理条件を制御する制御手段とを備
え、前記レジストパターンの形成状態が検出された前記
基板を再び前記基板処理工程に搬送し、前記最適形成条
件で前記レジストパターンを形成することを特徴とする
リソグラフィ装置。(1) Consisting of a resist processing device and an exposure processing device having a resist coating section and a developing section, by transporting a predetermined substrate in the order of the resist coating section, the exposure processing device, and the development section, A lithography apparatus for forming a resist pattern on a substrate, comprising: a first transport means for sequentially transporting the substrate to a substrate processing step constituted by the resist coating section, an exposure processing device, and a developing section; The substrate being transported through the process is
a second transport means for transporting the resist from the processing end position of the substrate processing step by at least one of the first transport means and the second transport means; a pattern detection means for detecting the formation state of a pattern; calculating optimal formation conditions for the resist pattern based on the formation state detected by the pattern detection means, and controlling the exposure processing apparatus according to the optimal formation conditions; and a control means for controlling processing conditions, the substrate on which the formation state of the resist pattern has been detected is transported again to the substrate processing step, and the resist pattern is formed under the optimum formation conditions. lithography equipment. （２）前記基板は、前記第１搬送手段と第２搬送手段と
の少なくとも一方によって、前記レジスト層を剥離する
レジスト剥離手段を介して再び前記基板処理工程に搬送
されることを特徴とする請求項第１項記載のリソグラフ
ィ装置。(2) The substrate is transported to the substrate processing step again by at least one of the first transport means and the second transport means via a resist peeling means for peeling off the resist layer. The lithographic apparatus according to item 1. （３）前記レジスト剥離手段は、前記レジスト塗布部の
レジスト塗布装置と兼用されることを特徴とする請求項
第２項記載のリソグラフィ装置。(3) The lithography apparatus according to claim 2, wherein the resist stripping means is also used as a resist coating device of the resist coating section. （４）前記制御手段は、前記形成状態が不良と判断した
前記基板のみを再び前記基板処理工程に搬送することを
特徴とする請求項第１項乃至第３項記載のリソグラフィ
装置。(4) The lithography apparatus according to any one of claims 1 to 3, wherein the control unit transports only the substrate whose formation state is determined to be defective to the substrate processing step again. （５）前記制御手段は、前記基板毎或いは前記基板が複
数収納されたロッド毎に前記最適形成条件を算出するこ
とを特徴とする請求項第１項乃至第４項記載のリソグラ
フィ装置。(5) The lithography apparatus according to any one of claims 1 to 4, wherein the control means calculates the optimum forming conditions for each substrate or for each rod in which a plurality of substrates are stored. （６）前記露光処理装置は、前記パターン検出手段とし
てアライメント系を有し、該アライメント系は前記形成
状態を検出するように、動作することを特徴とする請求
項第１項乃至第５項記載のリソグラフィ装置。(6) The exposure processing apparatus has an alignment system as the pattern detection means, and the alignment system operates to detect the formation state. lithography equipment.