JPH0287372A - Digital reproducing device - Google Patents
Digital reproducing deviceInfo
- Publication number
- JPH0287372A JPH0287372A JP1154901A JP15490189A JPH0287372A JP H0287372 A JPH0287372 A JP H0287372A JP 1154901 A JP1154901 A JP 1154901A JP 15490189 A JP15490189 A JP 15490189A JP H0287372 A JPH0287372 A JP H0287372A
- Authority
- JP
- Japan
- Prior art keywords
- code
- tracks
- correction code
- circuit
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 238000000926 separation method Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101150053753 TFF1 gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はマルチトラックのディジタル再生装置、特に
ある同期マークから次の同期マークまでの２値データの
集合（以下、フレームと称する）を等分割した部分集合
を１つの単位とし、これらの単位に属する複数ビットか
らなるデータ単位（以下、シンボルと称する）を適当に
組み合わせて誤り訂正符号を生成することにより、符号
化の効率を高めである１つのハミング最小距離を持つ訂
正符号を冗長度を小さく実現することができるデータの
再生装置に関するものである。[Detailed Description of the Invention] [Industrial Application Field] This invention relates to a multi-track digital playback device, in particular, a multi-track digital playback device that equally divides a set of binary data (hereinafter referred to as frames) from one synchronization mark to the next synchronization mark. The efficiency of encoding can be increased by treating a subset of data as one unit and generating an error correction code by appropriately combining data units (hereinafter referred to as symbols) consisting of multiple bits belonging to these units. The present invention relates to a data reproducing device that can realize a correction code having two Hamming minimum distances with low redundancy.
第７図は従来の情報トラック数が４のマルチトラックデ
ィジタル記録・再生装置のデータフォーマットの一例を
示し、図において５ＹＮＣはＳビットの同期符号、ａ工
〜ａ□６はＮビットの情報シンボル、ＣＲＣはＣビット
の誤り検出符号（例えば巡回符号のようなもの）、Ｔ１
〜Ｔ６はトラックを表わす。第７図では、１フレーム内
に情報データは４シンボル含まれるので、フレーム長Ｌ
＝４Ｎ＋Ｓ＋Ｃとなる。また情報を分配するトラック数
を４としており、これらからハミング最小距離３の訂正
符号Ｐ１〜Ｐ４、Ｑ□〜Ｑ、を生成する。FIG. 7 shows an example of the data format of a conventional multi-track digital recording/reproducing device with four information tracks. In the figure, 5YNC is an S-bit synchronization code, a-a□6 is an N-bit information symbol, CRC is a C-bit error detection code (such as a cyclic code), T1
~T6 represents a track. In FIG. 7, one frame contains four symbols of information data, so the frame length is L.
=4N+S+C. Further, the number of tracks to which information is distributed is set to 4, and correction codes P1 to P4 and Q□ to Q with a minimum Hamming distance of 3 are generated from these.
Ｐｉ、Ｑｉの生成の仕方は符号理論的に公知となってい
るが、例えば次のようにして生成される。The method of generating Pi and Qi is known in terms of coding theory, and for example, they are generated as follows.
（ｉ＝１．２．３）
ここでα、（ｉ ＝１．２．３．４）はＧＦ（２Ｎ）の
ガロア体の元である。(i = 1.2.3) Here, α and (i = 1.2.3.4) are elements of the Galois field of GF(2N).
第８図は第７図のデータフォーマットを実現する符号化
装置を示すブロック図であり、図において、（１）は１
チャンネルのディジタル信号の入力端子、（２）はトラ
ック分配回路、（３月よ訂正符号付加回路、（４）は５
ＹＮＣ，ＣＲＣ付加回路、（５）は出力端子、（６）は
システム全体の制御回路である。FIG. 8 is a block diagram showing an encoding device that realizes the data format shown in FIG.
Channel digital signal input terminal, (2) is track distribution circuit, (March correction code addition circuit, (4) is 5
YNC and CRC addition circuits, (5) is an output terminal, and (6) is a control circuit for the entire system.
各部の構成は公知であるので、詳細な説明は省略する。Since the configuration of each part is well known, detailed explanation will be omitted.
上記のように構成された符号化装置において、入力端子
（１）に入力されたディジタル信号をトラック分配回路
（２）で４つのトラックＴ工〜Ｔ、に分配する。これは
ディジタルメモリを用いて容易に行うことができる。次
にこれらの分配されたディジタル信号は訂正符号付加回
路（３）で訂正符号をトラックＴ９、Ｔ６に付加されて
、その分だけ余分の冗長成分が付与された結果、６トラ
ツク分のデータとなって次段に送られる。５ＹＮＣ，Ｃ
ＲＣ付加回路（４）ではこの６トラツク分の信号からな
る同期符号５ＹＮＣおよび誤り検出符号ＣＲＣを付加し
て、出力端子（５）に送り、各トラックＴ、〜Ｔ６に記
録される。In the encoding device configured as described above, a digital signal input to the input terminal (1) is distributed to four tracks T by the track distribution circuit (2). This can be easily done using digital memory. Next, these distributed digital signals are added with correction codes to tracks T9 and T6 by the correction code addition circuit (3), and extra redundant components are added accordingly, resulting in data for 6 tracks. and sent to the next stage. 5YNC,C
The RC adding circuit (4) adds a synchronization code 5YNC and an error detection code CRC consisting of the signals for these six tracks, and sends them to the output terminal (5), where they are recorded on each track T, -T6.
上記の例では、情報のトラック数４．１フレーム内のシ
ンボル数４、訂正符号のハミング最小距離３の場合につ
いて説明したが、これを一般化し。In the above example, the number of information tracks is 4, the number of symbols in one frame is 4, and the minimum Hamming distance of the correction code is 3. However, this is generalized.
情報トラック数がｍで、ハミング最小距１ｉｎ＋１の訂
正符号を付加する場合の従来のデータフォーマットを第
９図に示す。第９図において、各符号は第７図と同一ま
たは相当部分を示す。Ｔ、〜Ｔ、Ｂは情報シンボル用の
トラック、Ｔ、、ｌ＋□〜Ｔ１１＋。は訂正符号用のト
ラックであって、訂正符号用の１〜ラツクはｎ個となっ
ている。第９図では、訂正符号の生成は一般に
ＰｋＪ：ｆｋ（ａｌｊ−ａ２ｊ°°′ａｍｊ）（ｋ＝１
．２−ｎ、 ｊ ＝１．２−ｎｊ）と表現でき、ｆｋの
選び方は公知である。また第９図のデータフォーマット
を実現する符号化装置は、トラック数が第８図の拡張と
なっているだけであるので図示を省略する。FIG. 9 shows a conventional data format when the number of information tracks is m and a correction code with a minimum Hamming distance of 1in+1 is added. In FIG. 9, each reference numeral indicates the same or equivalent part as in FIG. 7. T,~T,B are tracks for information symbols, T,,l+□~T11+. is a track for correction codes, and there are n 1 to racks for correction codes. In FIG. 9, the correction code is generally generated as PkJ:fk(alj-a2j°°'amj)(k=1
．． 2-n, j = 1.2-nj), and the method of selecting fk is well known. Furthermore, the encoding device that realizes the data format of FIG. 9 is omitted from illustration because the number of tracks is simply an extension of that of FIG. 8.
上記のように、従来のディジタル記録・再生装置は、フ
レーム全体に対して検出符号を付け、訂正符号を生成す
るようにしているので、冗長度が高く、訂正符号を記録
するトラック数が多くなる欠点があった。As mentioned above, conventional digital recording/playback devices attach detection codes to the entire frame and generate correction codes, resulting in high redundancy and a large number of tracks to record correction codes. There were drawbacks.
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、単一または複数のチャンネルの２
値信号を複数のトラックに分配する手段と、各トラック
ごとに一定長の符号の集合を単位とするフレームを設け
、そのフレームの区切を示す同期符号を挿入する手段と
、縦方向は上記複数のトラック、横方向はフレーム長で
制限される矩形の中に含まれる符号の全体からなるブロ
ックを等分割してできる符号の集合からなる複数個のサ
ブブロックの対応する符号成分を組み合わせて訂正符号
を付加する手段と、この訂正符号を情報符号とは別のト
ラックに格納する手段と、上記サブブロックの上記ブロ
ックにおける相対的な順序１位置に対応した遅延を施す
手段と、各フレームの誤りを検出または訂正する符号を
付加する手段とを備えたディジタル記録装置により符号
化されて記録された２値信号に対応する再生２値信号を
入力する手段、この再生２値信号から同期符号を分離し
、上記符号化回路で付加された誤り検出または訂正符号
によりフレーム単位の誤りを検出または訂正する手段、
この符号化回路で施されたサブブロックに対する遅延と
相殺する遅延をサブブロックに対して行う手段、上記符
号化回路において付与された訂正符号と上記誤り検出ま
たは訂正符号とにより伝送路上での符号誤りを訂正する
手段、ならびに複数のトラックの２値信号を１チャンネ
ルまたは複数チャンネルの信号に統合する手段を設ける
ことにより、符号化の効率を高めて、冗長度を小さくす
ることができるディジタル再生装置を提供することを目
的としている。This invention was made in order to eliminate the drawbacks of the conventional ones as described above.
means for distributing value signals to a plurality of tracks; means for providing a frame in which a set of codes of a fixed length is a unit for each track; and means for inserting a synchronization code indicating the division of the frame; A correction code is created by combining corresponding code components of multiple sub-blocks, which are a set of codes created by equally dividing a block consisting of the entire code included in a rectangle limited by the track and frame length in the horizontal direction. means for adding the correction code, means for storing the correction code in a track different from the information code, means for applying a delay corresponding to the relative order position of the sub-block in the block, and detecting errors in each frame. or means for inputting a reproduced binary signal corresponding to a binary signal encoded and recorded by a digital recording device equipped with a means for adding a correction code; a means for separating a synchronization code from the reproduced binary signal; means for detecting or correcting frame-by-frame errors using an error detection or correction code added by the encoding circuit;
Means for applying a delay to a sub-block that offsets the delay applied to the sub-block by this encoding circuit, code errors on a transmission path by the correction code given by the encoding circuit and the error detection or correction code. A digital playback device that can improve encoding efficiency and reduce redundancy by providing a means for correcting binary signals of a plurality of tracks and a means for integrating binary signals of a plurality of tracks into a signal of one channel or a plurality of channels. is intended to provide.
第１図はこの発明の一実施例による第７図に対応する情
報トラック数が４のデータフォーマットを示し１図にお
いて、Ｓ、Ｎ、Ｌ、ＣおよびＴ１〜Ｔ、は第７図と同一
または相当部分を示す。FIG. 1 shows a data format with four information tracks corresponding to FIG. 7 according to an embodiment of the present invention. In FIG. 1, S, N, L, C, and T1 to T are the same as or A considerable portion is shown.
ａ□、ａ２・・・ａ′□はフレームの前半分に含まれる
情報シンボル、ａ 、、 ａ 、。・・・ａ ＩＧ は
フレームの後半分に含まれる情報シンボルであり、これ
らはそれぞれ、フレーム全体からなる情報シンボルを１
つのブロックとした場合、等分割されたサブブロックを
構成している。a□, a2...a'□ are information symbols included in the first half of the frame, a,, a,. ...a IG is an information symbol included in the second half of the frame, and each of these is an information symbol consisting of the entire frame.
When it is divided into two blocks, it constitutes equally divided sub-blocks.
このように等分割された各サブブロックの対応する情報
シンボルを組み合わせて、ハミング最小距離３の訂正符
号Ｐ′□、Ｐ′２、Ｑ′０、Ｑ ／２が生成され、これ
らは１つのトラックＴ、に格納される。By combining the corresponding information symbols of each sub-block equally divided in this way, correction codes P'□, P'2, Q'0, Q/2 with a minimum Hamming distance of 3 are generated, and these are combined into one track. It is stored in T.
そして上記訂正符号の付加後、後半のサブブロックには
ＪＬ（ただし、Ｊは自然数、Ｌはフレーム長）分の遅延
が施される。」二足訂正符号Ｐ０、Ｑ□は次のようにし
て生成される。After the correction code is added, the latter sub-block is delayed by JL (where J is a natural number and L is the frame length). ” The two-legged correction codes P0 and Q□ are generated as follows.
十ａ’１□α７＋ａ’、２（ｔＢ”Ｑ’ｘ」
ここでα、〜α６は０Ｆ（２Ｎ）なるガロア体の元であ
る。10a'1□α7+a', 2(tB"Q'x") Here, α and ~α6 are elements of the Galois field 0F(2N).
第２図は第１図のデータフォーマットを実現する符号化
装置を示すブロック図であり１図において、（７）はト
ラック分配回路、（８）は訂正符号付加回路、（９）は
インタリーブ回路、（１０）は５ＹＮＣ１ＣＲＣ付加回
路、（１１）は出力端子、（１２）は制御回路である。FIG. 2 is a block diagram showing an encoding device that realizes the data format of FIG. 1. In FIG. 1, (7) is a track distribution circuit, (8) is a correction code addition circuit, (9) is an interleaving circuit, (10) is a 5YNC1CRC addition circuit, (11) is an output terminal, and (12) is a control circuit.
上記のように構成された符号化装置においては、入力端
子（１）に入力されたディジタル信号をトラック分配回
路（７）で４つのトラックＴ工〜Ｔ４に分配する。次に
訂正符号付加回路（８）ではトラック分配回路（７）の
出力から訂正符号を生成して、上記分配されたディジタ
ル信号ごとに１つのトラックＴ５に付加し、５トラツク
分のデータとなって次段へ送られる。次のインタリーブ
回路（９）では、後半のサブブロックに対してＪＬフレ
ームの遅延によるデータのインタリーブをかけ、このイ
ンタリーブ回路（９）の出力（５トラツク分）のデータ
に、５ＹＮＣ，ＣＲＣ付加回路（１０）において同期符
号５ＹＮＣおよび検出符号ＣＲＣを付加し、これを出力
端子（１１）から出力する。ここで出力される信号は各
トラックＴ□〜Ｔ５に記録される。In the encoding device configured as described above, the digital signal input to the input terminal (1) is distributed to four tracks T to T4 by the track distribution circuit (7). Next, the correction code adding circuit (8) generates a correction code from the output of the track distribution circuit (7) and adds it to one track T5 for each of the distributed digital signals, resulting in data for 5 tracks. Sent to the next stage. In the next interleaving circuit (9), data is interleaved for the latter half sub-block by JL frame delay, and the data of the output (5 tracks) of this interleaving circuit (9) is added to the 5YNC, CRC addition circuit ( In step 10), a synchronization code 5YNC and a detection code CRC are added and output from the output terminal (11). The signals output here are recorded on each track T□ to T5.
上記のように構成することにより、第７図および第８図
の場合と比べて、訂正能力的には同一の最小ハミング距
離（＝３）を持っているｔこもかかわらず、訂正符号Ｐ
ｉ、Ｑｊを記録する１−ラックは１トラツクのみですみ
、第７図の２トラツクに比べて符号化の効率が高まり、
冗長度がより小さくて同能力の訂正が行えるというメリ
ットがある。このように冗長度が小さくできるというこ
とはディジタル磁気記録・再生装置などにおいては同一
テープ幅でのトラック数が減らせることを意味し。By configuring as above, the correction code P
Only one track is required for recording i and Qj, and the encoding efficiency is increased compared to the two tracks in Fig. 7.
It has the advantage that the redundancy is smaller and the same level of correction can be performed. The fact that redundancy can be reduced in this way means that the number of tracks for the same tape width can be reduced in digital magnetic recording and reproducing devices.
その結果テープの走行系の制御が容易になる。As a result, the tape running system can be easily controlled.
以上の実施例では情報の１−ラック数を４．１フレーム
内のシンボル数を４．フレームの分割数を２、訂正符号
のハミング最小距離を３として説明したが、これを一般
化することも可能であり１次にこれについて説明する。In the above embodiment, the number of 1-racks of information is 4.1 and the number of symbols within a frame is 4. Although the explanation has been made assuming that the number of frame divisions is 2 and the minimum Hamming distance of the correction code is 3, it is also possible to generalize this, and this will be explained first.
第３図は第９図に対応する情報トラック数がｍで、ハミ
ング最小距離ｎ＋１の訂正符号を付加する場合の本発明
の他の実施例によるインタリーブ前のデータフォーマッ
ト、第４図はこのデータフォーマットを実現する符号化
装置を示すブロック図、第５図は第３図のインタリーブ
後のデータフォーマツ１−であり、各符号は前記と同一
または相当部分を示す。Ｂ１、Ｂ２・・はサブブロック
であり、ｎ等分されていることを示す。FIG. 3 shows a data format before interleaving according to another embodiment of the present invention when the number of information tracks is m and a correction code with a minimum Hamming distance of n+1 is added, and FIG. 4 shows this data format, corresponding to FIG. FIG. 5 is a block diagram showing an encoding device that realizes the above-described data format 1 after interleaving shown in FIG. B1, B2, . . . are sub-blocks, indicating that they are divided into n equal parts.
このようにｎ等分されたサブブロックの対応する情報シ
ンボルを組み合わせて、ハミング最小距離ｎ＋１の訂正
符号が生成され、これらは１つのトラック Ｔ ｆｆ１
．、に格納される。そして上記訂正符号の付加後、第２
段以降のサブブロックは、全体のブロックにおける相対
的な順序、位置に対応した遅延を施される。ここでは、
次のようにして訂正符号が生成される。By combining the corresponding information symbols of the sub-blocks divided into n equal parts in this way, a correction code with a minimum Hamming distance of n+1 is generated, and these are combined into one track Tff1
．． , is stored in . After adding the above correction code, the second
Sub-blocks after the stage are delayed in accordance with their relative order and position in the overall block. here,
A correction code is generated as follows.
”ｋｊ”ｆｋ（”］ｊ、 ”Ｍｊ ”’ ”ｍｊ ”’
”Ｉ、 ｉ＋ｊ＋ ”２． ｉ＋ｊ軸、 （ｎ−１）
ｉ＋ｊ ）
（ｋ＝１．２−ｎ、ｊ＝１．２− ｉ ）第４図におい
て、（１３）はトラック分配回路、（１４）は訂正符号
付加回路、（Ｉ５）はインタリーブ回路、 （１６）は
５ＹＮＣ，ＣＲＣ付加回路、（１７）はｍ＋１トラツク
の信号が出力される出力端子。``kj''fk('']j, ``Mj ''' ``mj '''
“I, i+j+”2. i+j axis, (n-1)
i+j) (k=1.2-n, j=1.2-i) In Fig. 4, (13) is a track distribution circuit, (14) is a correction code addition circuit, (I5) is an interleaving circuit, (16) ) is a 5YNC and CRC addition circuit, and (17) is an output terminal from which the m+1 track signal is output.
（１８）は制御回路である。(18) is a control circuit.
上記のように構成された符号化装置においては、入力端
子（１）に入力された１チャンネルのディジタル信号は
トラック分配回路（１３）でｍ個のトラックＴ１〜Ｔ、
に分配され、訂正符号付加回路（１４）でｎ種類の訂正
符号を別の１つのトラックＴｆｆｌ＋□に付加される。In the encoding device configured as described above, the one-channel digital signal input to the input terminal (1) is sent to the track distribution circuit (13) to be divided into m tracks T1 to T,
The correction code adding circuit (14) adds n types of correction codes to another track Tffl+□.
第３図の状態は、この訂正符号付加回路（１４）の出力
である。ここでブロックとサブブロックについて説明す
ると、ブロックはｍ＋１トラツク×１フレームの中に含
まれるデータの全体をさし、サブブロックはフレーム方
向にブロックをｎ等分したものである。第３図に示すよ
うに、サブブロックをＢいＢ２・・Ｂｎとすると、第４
図の訂正符号付加回路（１４）の出力に対して、インタ
リーブ回路（１５）において各サブブロック別に。The state shown in FIG. 3 is the output of this correction code addition circuit (14). Here, blocks and subblocks will be explained. A block refers to the entire data contained in m+1 tracks×1 frame, and a subblock is a block divided into n equal parts in the frame direction. As shown in Fig. 3, if the sub-blocks are B, B2...Bn, then the fourth
The output of the correction code addition circuit (14) shown in the figure is processed by the interleaving circuit (15) for each sub-block.
Ｂｊに対してＪｊＬ（ｊ＝１．２− ｎ ）の遅延を施
してインタリーブする。このインタリーブ回路（１５）
の出力は第５図に示されている（ただしＪ １Ｌ二〇）
。Interleaving is performed by applying a delay of JjL (j=1.2-n) to Bj. This interleaving circuit (15)
The output of is shown in Figure 5 (J 1L20)
.
このようなインタリーブ回路（１５）の出力は５ＹＮＣ
，ＣＲＣ付加回路（１６）で同期符号５ＹＮＣおよび検
出符号ＣＲＣを付加され、ｍ＋１個の１〜ラックＴ、〜
Ｔ Ｉ１１＋１に記録される。The output of such an interleaving circuit (15) is 5YNC
, CRC addition circuit (16) adds synchronization code 5YNC and detection code CRC, m+1 1~rack T,~
Recorded in T I11+1.
このように、訂正符号用としてｎ個のトラックを必要と
する場合に、ｎ個のサブブロックを形成してインタリー
ブを施し、訂正符号を生成すると、１つの訂正シンボル
を生成するのに必要なシンボルの数はｌ ／ ｎとなり
、従って冗長トラック数も１ ／ ｎすなわち１個とな
る。このように、従来例に比／＼て本発明による方がト
ラック数が減少して、冗長度はｍ＋１に減少しており、
同じ線方向の記ｍ＋ｎ
記録密度と同一幅の記録媒体（例えば磁気テープ１］ｉ
）に対してトラックピンチを大きくすることができ、記
録媒体と、記録・再生素子との機構的ＩＩＩ約を緩和で
きるというメリットがある。In this way, when n tracks are required for a correction code, if n subblocks are formed and interleaved to generate a correction code, the symbols required to generate one correction symbol are The number of redundant tracks is l/n, and therefore the number of redundant tracks is also 1/n, that is, one. In this way, compared to the conventional example, the number of tracks according to the present invention is reduced, and the redundancy is reduced to m+1.
Recording in the same linear direction m+n Recording medium with the same width as the recording density (for example, magnetic tape 1) i
), it is possible to increase the track pinch, and there is an advantage that it is possible to alleviate mechanical problems between the recording medium and the recording/reproducing element.
以上は記録側の符号化装置の説明であるが、再生側の復
号装置はこれと全く逆の構成および操作にすれば良い。The above is a description of the encoding device on the recording side, but the decoding device on the reproducing side may have a completely opposite configuration and operation.
第６図は第４図に対応する復号装置を示すブロック図で
あり、図において、（１９）は入力端子、（２ｏ）は５
ＹＮＣ分離、ＣＲＣ検出回路、（２Ｉ）はデインタリー
ブ回路、（２２）は訂正処理回路、（２３）はトラック
統合回路、（２４）は出力端子、（２５）は制御回路で
あり、第４図と逆の構成となっている。FIG. 6 is a block diagram showing a decoding device corresponding to FIG. 4. In the figure, (19) is an input terminal, (2o) is a 5
YNC separation and CRC detection circuit, (2I) is a deinterleaving circuit, (22) is a correction processing circuit, (23) is a track integration circuit, (24) is an output terminal, (25) is a control circuit, and FIG. It has the opposite configuration.
上記のように構成された復号装置においては、再生され
たｍ＋１個のトラックＴ１〜Ｔ、、、＋、の再生信号は
入力端子（１９）に入り、５ＹＮＣ分離、ＣＲＣ検出回
路（２０）において同期符号５ＹＮＣを分離して、検出
符号ＣＲＣで誤りを検出し、デインタリーブ回路（２１
）において、第４図のインタリーブ回路（１５）で施し
た遅延と全く相補的な遅延を施すことにより、サブブロ
ック別工、Ｂ２−・・Ｂｎ を１つのブロックにまとめ
る。そして訂正処理回路（２２）において、５ＹＮＣ分
離、ＣＲＣ検出回路（２０）で検出された誤り検出情報
と、付加された訂正符号により伝送路上で生じた符号の
誤りを訂正し、最後にトラック統合回路（２３）でこれ
らの多トランクの信号を１つに統合して、出力端子（２
４）に再生された１チャンネルのディジタル信号を送出
する。In the decoding device configured as described above, the reproduced signals of m+1 tracks T1 to T, , , + are input to the input terminal (19) and are synchronized in the 5YNC separation and CRC detection circuit (20). The code 5YNC is separated, errors are detected using the detection code CRC, and a deinterleaving circuit (21
), by applying a delay that is completely complementary to the delay applied by the interleaving circuit (15) in FIG. 4, the sub-blocks B2--Bn are combined into one block. Then, in the correction processing circuit (22), code errors occurring on the transmission path are corrected using the error detection information detected by the 5YNC separation and CRC detection circuit (20) and the added correction code, and finally, the track integration circuit (23) integrates these multi-trunk signals into one output terminal (23).
4) The reproduced one-channel digital signal is sent out.
なお、上記説明において、訂正符号のハミング最小距離
は任意に選択可能である。また訂正符号を格納するトラ
ックは１個でなくてもよい。さらにブロックの分割数は
ハミング最小距離および訂正符号用のトラック数等によ
り、任意に選択可能である。Note that in the above description, the minimum Hamming distance of the correction code can be arbitrarily selected. Further, the number of tracks storing correction codes may not be one. Further, the number of block divisions can be arbitrarily selected depending on the minimum Hamming distance, the number of tracks for correction codes, etc.
以上述べてきたように、本発明によれば、情報データの
ブロックを複数のサブブロックに分割してインタリーブ
を施し、サブブロックの対応する符号成分を組み合わせ
て訂正符号を生成するように構成したので、符号化の効
率を高めて、冗長度を小さくすることができ、このため
マルチトラックのディジタル再生において、同一のハミ
ング最小距離の訂正符号を用いる場合に、本発明の方が
従来のものよりトラック密度が少なくてすみ、記録媒体
と記録素子の機構的制約が少なくなるという効果がある
。As described above, according to the present invention, a block of information data is divided into a plurality of subblocks and interleaved, and corresponding code components of the subblocks are combined to generate a correction code. , the coding efficiency can be increased and the redundancy can be reduced. Therefore, in multi-track digital playback, when using correction codes with the same minimum Hamming distance, the present invention has a higher number of tracks than the conventional one. This has the effect of requiring less density and reducing mechanical constraints on the recording medium and recording element.
第１図は本発明の一実施例による第７図に対ノ、δする
データフォーマット図、第２図は本発明の一実施例によ
る符号化装置を示すブロック図、第３図ないし第５図は
本発明の他の実施例を示し、第３図はインタリーブ前の
データフォーマット図、第４図は符号化装置のブロック
図、第５図はインタリーブ後のデータフォーマット図、
第６図は本発明の一実施例による復号装置を示すブロッ
ク図、第７図は情報トラック数が４の場合の従来のデー
タフォーマット図、第８図は従来の符号化装置を示すブ
ロック図、第９図は情報トラック数がｍの場合の従来の
データフォーマツ１へ図である。
各図中、同一符号は同一または相当部分を示し、（１）
、（１９）は入力端子、（２）、（７）、（１３）はト
ラック分配回路、（３）、（８）、（１４）は訂正符号
付加回路、（４）、（１０）、（１６）は５ＹＮＣ，Ｃ
ＲＣ付加回路、（５）、（１１）、 （１７）、（２４
）は出力端子、（６）、（１２）、（１８）、（２５）
は制御回路、（９）、（１５）はインタリーブ回路、（
２０）は５ＹＮＣ分離、ＣＲＣ検出回路、（２１）はデ
インタリーブ回路、（２２）は訂正処理回路。
（２３）はトラック統合回路である。
第６図FIG. 1 is a data format diagram in contrast to FIG. 7 according to an embodiment of the present invention, FIG. 2 is a block diagram showing an encoding device according to an embodiment of the present invention, and FIGS. 3 to 5 3 shows a data format diagram before interleaving, FIG. 4 shows a block diagram of an encoding device, and FIG. 5 shows a data format diagram after interleaving.
FIG. 6 is a block diagram showing a decoding device according to an embodiment of the present invention, FIG. 7 is a conventional data format diagram when the number of information tracks is 4, and FIG. 8 is a block diagram showing a conventional encoding device. FIG. 9 is a diagram of the conventional data format 1 when the number of information tracks is m. In each figure, the same reference numerals indicate the same or corresponding parts, (1)
, (19) are input terminals, (2), (7), (13) are track distribution circuits, (3), (8), (14) are correction code addition circuits, (4), (10), ( 16) is 5YNC,C
RC addition circuit, (5), (11), (17), (24
) are output terminals, (6), (12), (18), (25)
is a control circuit, (9) and (15) are interleave circuits, (
20) is a 5YNC separation and CRC detection circuit, (21) is a deinterleaving circuit, and (22) is a correction processing circuit. (23) is a track integration circuit. Figure 6
Claims (1)
トラックに分配する手段と、各トラックごとに一定長の
符号の集合を単位とするフレームを設け、そのフレーム
の区切を示す同期符号を挿入する手段と、縦方向は上記
複数のトラック、横方向はフレーム長で制限される矩形
の中に含まれる符号の全体からなるブロックを等分割し
てできる符号の集合からなる複数個のサブブロックの対
応する符号成分を組み合わせて訂正符号を付加する手段
と、この訂正符号を情報符号とは別のトラックに格納す
る手段と、上記サブブロックの上記ブロックにおける相
対的な順序、位置に対応した遅延を施す手段と、各フレ
ームの誤りを検出または訂正する符号を付加する手段と
を備えたディジタル記録装置により符号化されて記録さ
れた２値信号に対応する再生２値信号を入力する手段、
この再生２値信号から同期符号を分離し、上記符号化回
路で付加された誤り検出または訂正符号によりフレーム
単位の誤りを検出または訂正する手段、この符号化回路
で施されたサブブロックに対する遅延と相殺する遅延を
サブブロックに対して行う手段、上記符号化回路におい
て付与された訂正符号と上記誤り検出または訂正符号と
により伝送路上での符号誤りを訂正する手段、ならびに
複数のトラックの２値信号を１チャンネルまたは複数チ
ャンネルの信号に統合する手段を備えたことを特徴とす
るディジタル再生装置。(1) A means for distributing a binary signal of a single or multiple channels to multiple tracks, a frame whose unit is a set of codes of a fixed length for each track, and a synchronization code indicating the division of the frame. a plurality of sub-blocks consisting of a set of codes created by equally dividing a block consisting of the entire code included in a rectangle limited by the plurality of tracks in the vertical direction and the frame length in the horizontal direction; means for adding a correction code by combining corresponding code components, means for storing this correction code in a track separate from the information code, and a delay corresponding to the relative order and position of the sub-block in the block. means for inputting a reproduced binary signal corresponding to a binary signal encoded and recorded by a digital recording device comprising means for applying a code for detecting or correcting errors in each frame;
A means for separating the synchronization code from this reproduced binary signal and detecting or correcting frame-by-frame errors using an error detection or correction code added by the above-mentioned encoding circuit; means for applying a canceling delay to sub-blocks; means for correcting code errors on a transmission path using a correction code given in the encoding circuit and the error detection or correction code; and binary signals on a plurality of tracks. 1. A digital playback device characterized by comprising means for integrating signals into one channel or a plurality of channels.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154901A JPH0646490B2 (en) | 1989-06-15 | 1989-06-15 | Digital playback device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154901A JPH0646490B2 (en) | 1989-06-15 | 1989-06-15 | Digital playback device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109556A Division JPS592214A (en) | 1982-06-25 | 1982-06-25 | Digital recording and reproducing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0287372A true JPH0287372A (en) | 1990-03-28 |
| JPH0646490B2 JPH0646490B2 (en) | 1994-06-15 |
Family
ID=15594440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1154901A Expired - Lifetime JPH0646490B2 (en) | 1989-06-15 | 1989-06-15 | Digital playback device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646490B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183609A (en) * | 1981-05-07 | 1982-11-12 | Victor Co Of Japan Ltd | Magnetic recording system of digital signal |
-
1989
- 1989-06-15 JP JP1154901A patent/JPH0646490B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183609A (en) * | 1981-05-07 | 1982-11-12 | Victor Co Of Japan Ltd | Magnetic recording system of digital signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646490B2 (en) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4375100A (en) | Method and apparatus for encoding low redundancy check words from source data | |
| KR920008229B1 (en) | Digital data signal recording method | |
| US4336612A (en) | Error correction encoding and decoding system | |
| US4541093A (en) | Method and apparatus for error correction | |
| US7877662B2 (en) | Reverse concatenation for product codes | |
| US4646170A (en) | Method and apparatus for recording and reproducing a digital signal with a stationary head | |
| EP0074644B1 (en) | A pcm type recording and reproducing apparatus having a dropout-immune data recording format | |
| KR850000165B1 (en) | P.c.m. signal transmission system | |
| US4429390A (en) | Digital signal transmitting system | |
| US7873894B2 (en) | Reverse concatenation for product codes | |
| WO1995024037A1 (en) | Digital signal encoding method and apparatus, digital signal recording medium, and digital signal decoding method and apparatus | |
| EP0129223B1 (en) | Digital signal transmission method providing high error correction capability | |
| EP0481752B1 (en) | Error correction code encoder and decoder | |
| EP0395125A2 (en) | A PCM recording and reproducing apparatus | |
| EP0817481B1 (en) | Reproducing apparatus and recording and reproducing apparatus | |
| EP0354065A2 (en) | Digital data modulation circuit and method and digital data demodulation circuit | |
| US6085348A (en) | Error correction code encoder and decoder | |
| JPH0287372A (en) | Digital reproducing device | |
| JPS592214A (en) | Digital recording and reproducing device | |
| US5796755A (en) | Error minimization in interleaved error correcting codes | |
| KR970008641B1 (en) | Method of recording and/or reproducing digital signals | |
| JPS6342343B2 (en) | ||
| JPH0232703B2 (en) | DEIJITARUSHINGONOMARUCHITORATSUKUKIROKUHOHO | |
| JPH0237629B2 (en) | PCMSHINGOKIROKUSOCHI | |
| JPS59213008A (en) | Pcm recording and reproducing device |