JPH0232703B2 - DEIJITARUSHINGONOMARUCHITORATSUKUKIROKUHOHO - Google Patents

Description

【発明の詳細な説明】 この発明は、オーデイオPCM信号などのデイ
ジタル信号を固定ヘツドによつて磁気テープの長
手方向に延長するトラツクとして記録するのに適
用されるデイジタル信号のマルチトラツク記録方
法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a multitrack recording method for digital signals, which is applied to recording digital signals such as audio PCM signals as tracks extending in the longitudinal direction of a magnetic tape using a fixed head.

オーデイオPCM信号を記録再生する場合、伝
送エラーの影響をなるべく小さくするためにワー
ド単位のインターリーブ処理を施すことが行なわ
れている。第１図は、インターリーバ１の構成を
示している。２₁〜２ｎの各入力端子からオーデ
イオPCM信号が供給され、これらのPCM信号の
系列で同期しているｎ個のワードが誤り訂正エン
コーダ例えばパリテイ発生回路３に供給され、パ
リテイ信号系列が発生される。この（ｎ＋１）ワ
ードが誤り訂正符号の１ブロツクを構成し、（ｎ
＋１）個のデイジタル信号系列がインターリーバ
１において互いに異なる時間遅延され、出力端子
４₁〜４_o+1に取り出される。つまり、Ｄを基本遅
延量とするとき、０，Ｄ，2D，……nD，（ｎ＋
１）Ｄの遅延が各々の系列に対して与えられる。
この出力端子４₁〜４_o+1に現れるデイジタル信号
系列が磁気テープの互いに平行する（ｎ＋１）本
のトラツクとして記録される。また、各トラツク
から夫々再生された信号系列が第２図に示すデイ
ンターリーバ５の入力端子６₁〜６_o+1に供給され
る。デインターリーバ５は、インターリーバ１で
与えられた遅延をキヤンセルするように、（ｎ＋
１）Ｄ，nD，……Ｄ，０の遅延を各デイジタル
信号系列に与える。そして、デインターリーバ５
の出力が誤り訂正デコーダ７に供給され、パリテ
イワードによつて誤り訂正がなされ、出力端子８
_１〜８ｎにオーデイオPCM信号が取り出される。 When recording and reproducing audio PCM signals, word-by-word interleaving processing is performed to minimize the influence of transmission errors. FIG. 1 shows the configuration of an interleaver 1. Audio PCM signals are supplied from each input terminal 2 ₁ to 2n, and n words synchronized in a series of these PCM signals are supplied to an error correction encoder, for example, a parity generation circuit 3, and a parity signal series is generated. Ru. These (n+1) words constitute one block of the error correction code, and (n
+1) digital signal sequences are delayed by different times in the interleaver 1 and taken out to output terminals 4 ₁ to 4 _o+1 . In other words, when D is the basic delay amount, 0, D, 2D, ... nD, (n+
1) A delay of D is given for each sequence.
The digital signal series appearing at the output terminals 4 ₁ to 4 _o+1 are recorded as (n+1) tracks parallel to each other on the magnetic tape. Further, signal sequences reproduced from each track are supplied to input terminals 6 ₁ to 6 _o+1 of the deinterleaver 5 shown in FIG. 2. The deinterleaver 5 cancels the delay given by the interleaver 1 (n+
1) Give a delay of D, nD, . . . D, 0 to each digital signal sequence. And deinterleaver 5
The output of
Audio PCM signals are extracted from ₁ to 8n.

上述のインターリーブ処理によつて、共通の１
ブロツクに含まれる（ｎ＋１）個のワードは、Ｄ
ずつの時間差をもつて出力端子４₁〜４_o+1に現
れ、したがつて磁気テープ９の（ｎ＋１）本のト
ラツクT₁〜T_o+1に記録されたときの記録位置は、
記録時に付加される同期信号や、誤り検出用の符
号を無視すると、第３図に示すようにＤに相当す
る間隔（これも簡単のためＤとする）を有してい
る。パリテイコードを用いたときには、１ブロツ
ク中で１ワードまでの誤りを訂正することができ
る。したがつて、磁気テープ９上における誤り訂
正可能な長さは、第３図におけるｄで示すものと
なる。この誤り訂正長ｄを大きくするためには、
トラツクピツチを大きくするか、単位遅延量Ｄを
大きくすれば良い。単位遅延量Ｄを大きくする
と、インターリーバ１及びデインターリーバ５を
実現するメモリーの容量が大きくなるので、Ｄを
大きくするには限界がある。また、ステレオオー
デイオPCM信号をコンパクトカセツトテープレ
コーダによつて記録再生するときには、テープ速
度が遅いために、必要な伝送帯域を確保する点か
らトラツク数を多く例えば38本形成するようにな
される。しかし、テープ幅が3.81〔mm〕と狭い所
に多数のトラツクを形成するために、トラツクピ
ツチが95〔μm〕と小さくなる。このような理由か
ら、ゴミ、指紋などによつて生じるドロツプアウ
ト（略々円形のものとなる）が上述の磁気テープ
上の誤り訂正長ｄを越えたものとなり、訂正不可
能なエラーが生じる。 By the interleaving process described above, the common 1
The (n+1) words included in the block are D
Therefore, the recording position when recorded on the ( _n +1) tracks T ₁ to T _{o+1 of} the magnetic tape 9 is as follows.
If the synchronization signal added during recording and the code for error detection are ignored, as shown in FIG. 3, there is an interval corresponding to D (also referred to as D for simplicity). When a parity code is used, errors up to one word in one block can be corrected. Therefore, the error-correctable length on the magnetic tape 9 is shown by d in FIG. In order to increase this error correction length d,
The track pitch may be increased or the unit delay amount D may be increased. If the unit delay amount D is increased, the capacity of the memory that implements the interleaver 1 and the deinterleaver 5 will be increased, so there is a limit to how much D can be increased. Furthermore, when stereo audio PCM signals are recorded and reproduced by a compact cassette tape recorder, since the tape speed is slow, a large number of tracks, for example 38, are formed in order to secure the necessary transmission band. However, in order to form a large number of tracks in a narrow area with a tape width of 3.81 [mm], the track pitch becomes small at 95 [μm]. For this reason, dropouts (approximately circular) caused by dust, fingerprints, etc. exceed the above-mentioned error correction length d on the magnetic tape, resulting in uncorrectable errors.

更に、上述の誤り訂正符号は、パリテイコード
であるため１ワード誤りしか訂正できないが、よ
り能力の高い符号を用いれば２ワード誤りも訂正
することができ、そのときの誤り訂正長は、上述
の２倍となる。しかし、それでも、コンパクトカ
セツトを用いて記録再生したときには、ドロツプ
アウトによつて訂正不可能な誤りが生じる。例え
ば、トラツクピツチを95〔μm〕、データの１シン
ボル（８ビツト）の記録長を5.69〔μm〕とする
と、誤り訂正長ｄが約730〔μm〕となる。 Furthermore, since the error correction code mentioned above is a parity code, it can only correct one word error, but if a code with higher capability is used, it can also correct two word errors, and the error correction length in that case is as described above. It will be twice as much. However, when recording and reproducing using a compact cassette, uncorrectable errors occur due to dropouts. For example, if the track pitch is 95 [μm] and the recording length of one symbol (8 bits) of data is 5.69 [μm], the error correction length d will be approximately 730 [μm].

この発明は、上述のような問題点が解決された
デイジタル信号のマルチトラツク記録方法を提案
せんとするものである。つまり、この発明は、イ
ンターリーブされたデイジタル信号系列をこの系
列数と整数倍の本数のマルチトラツクとして記録
する際に、もつともドロツプアウトの影響を受け
にくいように、信号系列とトラツクとの対応関係
を設定するものである。 The present invention aims to propose a multi-track recording method for digital signals in which the above-mentioned problems are solved. In other words, when recording an interleaved digital signal sequence as a multitrack whose number is an integer multiple of the number of interleaved digital signal sequences, the correspondence between the signal sequence and the track is set so as to be less susceptible to dropout. It is something to do.

この発明の一実施例について説明するに、この
実施例に用いたエラー訂正可能なデータ伝送方法
について説明する。これは、クロスインターリー
ブと隣接コードの一種である誤り訂正符号とを組
合わせるものである。クロスインターリーブは、
第１の配列状態にある複数チヤンネルのPCMデ
ータ系列の各々に含まれる１ワードを第１の誤り
訂正符号器に供給することによつて第１のチエツ
クワード系列を発生させ、この第１のチエツクワ
ード系列及び複数チヤンネルのPCMデータ系列
を第２の配列状態とし、夫々に含まれる１ワード
を第２の誤り訂正符号器に供給することによつて
第２のチエツクワード系列を発生させるもので、
ワード単位でもつて二重のインターリーブ（配列
の並び変え）を行なうものである。インターリー
ブは、既に述べたように、共通の誤り訂正ブロツ
クに含まれるチエツクワード及びPCMデータを
分散させて伝送し、受信側において元の配列に戻
したときに、共通の誤り訂正ブロツクに含まれる
複数ワードのうちのエラーワード数を少なくしよ
うとするものである。つまり、伝送時にバースト
エラーが生じるときに、このバーストエラーを分
散化することができる。かかるインターリーブを
二重に行なえば、第１及び第２のチエツクワード
の夫々が誤り訂正ブロツクを構成することになる
ので、チエツクワードの何れか一方でエラーを訂
正できないときでも、その他方を用いてエラーを
訂正することができ、したがつてエラー訂正能力
を一層向上させることができる。 To explain one embodiment of the present invention, an error-correctable data transmission method used in this embodiment will be explained. This combines cross-interleaving and an error correction code, which is a type of adjacent code. Cross interleaving is
A first check word sequence is generated by supplying one word included in each of the PCM data sequences of a plurality of channels in a first arrangement state to a first error correction encoder; A second check word sequence is generated by putting a word sequence and a plurality of channels of PCM data sequences into a second arrangement state and supplying one word contained in each to a second error correction encoder,
Double interleaving (arrangement rearrangement) is performed even in word units. As mentioned above, interleaving is when the check words and PCM data contained in a common error correction block are distributed and transmitted, and when they are returned to the original arrangement on the receiving side, multiple pieces of data contained in the common error correction block are The purpose is to reduce the number of error words among words. In other words, when a burst error occurs during transmission, this burst error can be dispersed. If such interleaving is performed twice, each of the first and second check words will constitute an error correction block, so even if an error cannot be corrected with one of the check words, the other one can be used to correct the error. Errors can be corrected, and the error correction capability can therefore be further improved.

また、この一実施例では、１ブロツク内の２ワ
ードエラーまで訂正でき、誤り位置が判るときに
は、３ワードエラー或いは４ワードエラーも訂正
することができる訂正能力の高い誤り訂正符号
（隣接（ｂ−adjacent）コードの一種）を上述の
多重インターリーブと組合せる。また、この誤り
訂正符号は、１ワードエラーだけを訂正の対象と
する場合には、復号器の構成を頗る簡単とできる
特徴を有している。 In addition, in this embodiment, an error correction code (adjacent (b- (adjacent) code) is combined with the above-mentioned multiple interleaving. Moreover, this error correction code has a feature that the structure of the decoder can be made extremely simple when only one word error is to be corrected.

まず、この誤り訂正符号について説明する。誤
り訂正符号を記述する場合、ベクトル表現或いは
巡回群による表現が用いられる。まず、GF(2)上
では、既約なｍ次の多項式Ｆ（ｘ）を考える。
“０”と“１”の元しか存在しない体GF(2)の上で
は、既約な多項式Ｆ（ｘ）は、根を持たない。そ
こで（Ｆ（ｘ）＝０）を満足する仮想的な根αを考
える。このとき、零元を含むαのべき乗で表わさ
れる2^m個の相異なる元０，α，α²，α³……α^m-1
は、拡大体GF（2^m）を構成する。GF（2^m）は、
GF(2)の上のｍ次の既約多項式Ｆ（ｘ）を法とする
多項式環である。GF（2^m）の元は、１，α＝
｛ｘ｝，α²＝｛x²｝，……，α^m-1＝｛x^m-1｝の線形結
合であきあらわすことができる。即ち a₀＋a₁｛ｘ｝＋a₂｛x²｝＋……＋a_n-1｛x^m-1｝＝a₀＋a₁
α＋a₂α²＋……＋a_n-1α^m-1 あるいは（a_n-1，a_n-2，……，a₂，a₁，a₀） ここで、a₀，a₁，……，a_n-1∈GF（ｐ）とな
る。 First, this error correction code will be explained. When describing an error correction code, a vector representation or a cyclic group representation is used. First, consider an irreducible m-th degree polynomial F(x) on GF(2).
On the field GF(2) in which only elements "0" and "1" exist, the irreducible polynomial F(x) has no roots. Therefore, consider a virtual root α that satisfies (F(x)=0). At this time, 2 ^m different elements 0, α, α ² , α ³ ……α ^m-1 expressed as powers of α including zero elements
constitutes an extended field GF (2 ^m ). GF (2 ^m ) is
It is a polynomial ring modulo the m-th order irreducible polynomial F(x) over GF(2). The element of GF (2 ^m ) is 1, α=
It can be expressed by a linear combination of {x}, α ² ={x ² }, ..., α ^m-1 = {x ^m-1 }. That is, a ₀ +a ₁ {x}+a ₂ {x ² }+...+a _n-1 {x ^m-1 }=a ₀ +a ₁
α＋a ₂ α ² +……+a _n-1 α ^m-1 or (a _n-1 , a _n-2 , …, a ₂ , a ₁ , a ₀ ) where a ₀ , a ₁ , … , a _n-1 ∈GF(p).

一例として、GF（2⁸）を考えると、（mod.F
（ｘ）＝x⁸＋x⁴＋x³＋x²＋１）で全ての８ビツトの
データは a₇x⁷＋a₆x⁶＋a₅x⁵＋a₄x⁴＋a₃x³＋a₂x²＋a₁x＋a₀ 又は（a₇，a₆，a₅，a₄，a₃，a₂，a₁，a₀）で書き
あらわせるので、例えばa₇をMSB側、a₀をLSB
側に割り当てる。a_oは、GF(2)に属するので、０
又は１である。 As an example, considering GF(2 ⁸ ), (mod.F
(x) = x ⁸ + x ⁴ + x ³ + x ² + 1), and all 8-bit data is a ₇ x ⁷ + a ₆ x ⁶ + a ₅ x ⁵ + a ₄ x ⁴ + a ₃ x ³ + a ₂ x ² + a ₁ x + a ₀ Or it can be written as (a ₇ , a ₆ , a ₅ , a ₄ , a ₃ , a ₂ , a ₁ , a ₀ ), so for example, a ₇ is on the MSB side and a ₀ is on the LSB side.
Assign to the side. a _o belongs to GF(2), so 0
Or 1.

また、多項式Ｆ（ｘ）から（ｍ×ｍ）の下記の
行列Ｔが導かれる。 Further, the following (m×m) matrix T is derived from the polynomial F(x).

他の表現としては、巡回群を用いたものがあ
る。これは、GF（2^m）から０元を除く、残りの元
が位数2^m−１の乗法群をなすことを利用するもの
である。GF（2^m）の元を巡回群を用いて表現する
と ０，１（＝α^2m-1），α，α²，α³，……α^2m-2とな
る。 Another representation uses cyclic groups. This takes advantage of the fact that the 0 element is removed from GF(2 ^m ) and the remaining elements form a multiplicative group of order 2 ^m -1. When the elements of GF (2 ^m ) are expressed using a cyclic group, they become 0, 1 (= α ^2m-1 ), α, α ² , α ³ , ...α ^2m-2 .

さて、この発明の一実施例では、ｍビツトを１
ワードとし、ｎワードで１ブロツクを構成すると
き、下記のパリテイ検査行列Ｈにもとずいてｋ個
のチエツクワードを発生するようにしている。 Now, in one embodiment of this invention, m bits are 1
When one block is composed of n words, k check words are generated based on the parity check matrix H below.

また、行列Ｔによつても同様にパリテイ検査行
列Ｈを表現することができる。 Furthermore, the parity check matrix H can be similarly expressed by the matrix T.

但し、Ｉは、（ｍ×ｍ）の単位行列である。 However, I is a (m×m) unit matrix.

上述の何れの表現も本質的に同一であり、また
第１列を全て１又はＩとし、上記の第（ｎ−１）
列までの構成としても良い。更に、４個（ｋ＝
４）の場合を例にして誤り訂正符号について詳述
する。受信データの１ブロツクを列ベクトルＶ＝
（W₁，W₂，W₃，……W_o）とすると、受信側で
発生する４個のシンドロームS₁，S₂，S₃，S₄は S₁ S₂ S₃ S₄ ＝Ｈ・V^T S₁＝_o 〓ⁱ⁼¹ W_i S₂＝_o 〓ⁱ⁼¹ TⁱW_i S₃＝_o 〓ⁱ⁼¹ T²ⁱW_i S₄＝_o 〓ⁱ⁼¹ T³ⁱW_i となる。 All of the above expressions are essentially the same, and the first column is all 1 or I, and the (n-1)th column is
It may be configured up to a row. Furthermore, 4 pieces (k=
The error correction code will be explained in detail using case 4) as an example. One block of received data is expressed as a column vector V=
(W ₁ , W ₂ , W ₃ , ...W _o ), the four syndromes S ₁ , S ₂ , S ₃ , S ₄ that occur on the receiving side are S ₁ S ₂ S ₃ S ₄ = H・V ^T S ₁ = _o 〓 ⁱ⁼¹ W _i S ₂ = _o 〓 ⁱ⁼¹ T ⁱ W _i S ₃ = _o 〓 ⁱ⁼¹ T ²ⁱ W _i S ₄ = _o 〓 ⁱ⁼¹ T ³ⁱ W _i .

１ブロツク中に４個のチエツクワード（ｐ＝
W_o-3，ｑ＝W_o-2，ｒ＝W_o-1，ｓ＝W_o）が含ま
れる。このチエツクワードは、下記のようにして
求められる。但し、Σは、_o 〓ⁱ⁼¹ を意味する。 4 check words in 1 block (p=
W _o-3 , q=W _o-2 , r=W _o-1 , s=W _o ). This check word is obtained as follows. However, Σ means _o 〓 ⁱ⁼¹ .

ｐ＋ｑ＋ｒ＋ｓ＝ΣW_i T^n-3ｐ＋T^n-2ｑ＋T^n-1ｒ＋Tⁿｓ＝ΣTⁱW_i T^2n-6ｐ＋T^2n-4ｑ＋T^2n-2ｒ＋T²ⁿｓ＝ΣT²ⁱW_i T^3n-9ｐ＋T^3n-6ｑ＋T^3n-3ｒ＋T³ⁿｓ＝ΣT³ⁱW_i ｐ＋ｑ＋ｒ＋ｓ＝ΣWi＝ａ ｐ＋Tq＋T²r＋T³s＝ΣT^i-n+3Wi＝ｂ ｐ＋T²q＋T⁴r＋T⁶s＝ΣT^2(i-n+3)Wi＝ｃ ｐ＋T³q＋T⁶r＋T⁹s＝ΣT^3(i-n+3)Wi＝ｄ 上述の連立方程式を解くことによつてチエツク
ワードを求めることができる。このための演算
は、GF（2^m）において定義された演算であり、そ
の過程を省略し、下記にその結果を示す。 p+q+r+s=ΣW _i T ^n-3 p+T ^n-2 q+T ^n-1 r+T ⁿ s=ΣT ⁱ W _i T ^2n-6 p+T ^2n-4 q+T ^2n-2 r+T ²ⁿ s=ΣT ²ⁱ W _i T ^3n-9 p+T ^{3n -6} q+T ^3n-3 r+T ³ⁿ s=ΣT ³ⁱ W _i p+q+r+s=ΣWi=a p+Tq+T ² r+T ³ s=ΣT ^i-n+3 Wi=b p+T ² q+T ⁴ r+T ⁶ s=ΣT ^{2(i-n+3 )} Wi=c p+T ³ q+T ⁶ r+T ⁹ s=ΣT ^3(i-n+3) Wi=d The check word can be obtained by solving the above-mentioned simultaneous equations. The calculation for this is the calculation defined in GF(2 ^m ), and the process is omitted and the result is shown below.

ｐ＝T⁶a＋（T³＋T⁴＋T⁵）ｂ＋（Ｔ＋T²＋T³）ｃ＋ｄ／
（１＋Ｔ）（１＋T²）（１＋T³） ｑ＝T⁵a＋（T²＋T³＋T⁵）ｂ＋（１＋T²＋T³）ｃ＋ｄ／T
²（１＋T⁴） ｒ＝T⁴a＋（Ｔ＋T³＋T⁴）ｂ＋（１＋Ｔ＋T³）ｃ＋ｄ／T
³（１＋T⁴） ｓ＝T³a＋（Ｔ＋T²＋T³）ｂ＋（１＋Ｔ＋T²）ｃ＋ｄ／T
³（１＋Ｔ）（１＋T²）（１＋T³） ｐ＝〔T⁶ΣWi＋（１＋Ｔ＋T²）｛ΣT^i-n+6Wi＋ΣT2^(i-n
+3)+1Wi｝ ＋ΣT^3(i-n+3)Wi〕×（１＋Ｔ）^-1（１＋T²）^-1（
１＋T³）^-1 ｑ＝〔T⁵ΣWi＋（１＋Ｔ＋T³）ΣT^i-n+5Wi＋（１＋T²
＋T³）ΣT^2(i-n+3)Wi ＋ΣT^3(i-n+3)Wi〕×T^-2（１＋T⁴）^-1 ｒ＝〔T⁴ΣWi＋（１＋T²＋T³）ΣT^i-n+4Wi＋（１＋Ｔ
＋T³）ΣT^2(i-n+3)Wi ＋ΣT^3(i-n+3)Wi〕T^-3（１＋T⁴）^-1 ｓ＝〔T³ΣWi＋（１＋Ｔ＋T²）｛ΣT^i-n+4Wi＋ΣT^2(i
-n+3)Wi｝ ＋ΣT^3(i-n+3)Wi〕×T^-3（１＋Ｔ）^-1（１＋T²）^-1
（１＋T³）^-1 次に、上述のように形成されたチエツクワード
を含むデータが伝送され、受信された場合のエラ
ー訂正について説明する。エラー位置を示すポイ
ンタを用いないことを前提とする。p=T ⁶ a+(T ³ +T ⁴ +T ⁵ )b+(T+T ² +T ³ )c+d/
(1+T) (1+T ² ) (1+T ³ ) q=T ⁵ a+(T ² +T ³ +T ⁵ )b+(1+T ² +T ³ )c+d/T
² (1+T ⁴ ) r=T ⁴ a+(T+T ³ +T ⁴ )b+(1+T+T ³ )c+d/T
³ (1+T ⁴ ) s=T ³ a+(T+T ² +T ³ )b+(1+T+T ² )c+d/T
³ (1+T) (1+T ² ) (1+T ³ ) p=[T ⁶ ΣWi+(1+T+T ² ){ΣT ^i-n+6 Wi+ΣT2 ^(in
+3)+1 Wi} +ΣT ^3(i-n+3) Wi〕×(1+T) ^-1 (1+T ² ) ^-1 (
1+T ³ ) ^-1 q=[T ⁵ ΣWi+(1+T+T ³ )ΣT ^i-n+5 Wi+(1+T ²
+T ³ )ΣT ^2(i-n+3) Wi +ΣT ^3(i-n+3) Wi]×T ^-2 (1+T ⁴ ) ^-1 r=[T ⁴ ΣWi+(1+T ² +T ³ )ΣT ^{i-n +4} Wi+(1+T
+T ³ ) ΣT ^2(i-n+3) Wi +ΣT ^3(i-n+3) Wi〕T ^-3 (1+T ⁴ ) ^-1 s=[T ³ ΣWi+(1+T+T ² ) {ΣT ^i-n+4 Wi＋ΣT ^2(i
-n+3) Wi} +ΣT ^3(i-n+3) Wi〕×T ^-3 (1+T) ^-1 (1+T ² ) ^-1
(1+T ³ ) ^-1 Next, error correction when data including the check word formed as described above is transmitted and received will be described. It is assumed that a pointer indicating the error position is not used.

〔1〕 エラーがない場合：S₁＝S₂＝S₃＝S₄＝０ 〔2〕 １ワードエラー（エラーパターンをe_iとす
る）の場合：S₁＝e_iS₂＝Tⁱe_i S₃＝T²ⁱe_i S₄＝T³ⁱe_i したがつて TⁱS₁＝S₂ TⁱS₂＝S₃ TⁱS₃＝S₄ の関係が全て成立している。そのときのシンド
ロームS₁がエラーパターンeiそのものとなる。[1] When there is no error: S ₁ = S ₂ = S ₃ = S ₄ = 0 [2] When there is a 1-word error (error pattern is e _i ): S ₁ = e _i S ₂ = T ⁱ e _i S ₃ = T ²ⁱ e _i S ₄ = T ³ⁱ e _i Therefore, the relationships T ⁱ S ₁ = S ₂ T ⁱ S ₂ = S ₃ T ⁱ S ₃ = S ₄ are all established. The syndrome S ₁ at that time becomes the error pattern ei itself.

〔3〕 ２ワードエラー（ei，ej）の場合 S₁＝ei＋ej S₂＝Tⁱei＋T^jej S₃＝T²ⁱei＋T^2jej S₄＝T³ⁱei＋T³ⁱej 上式を変形すると T^jS₁＋S₂＝（Tⁱ＋T^j）ei T^jS₂＋S₃＝Tⁱ（Tⁱ＋T^j）ei T^jS₃＋S₄＝T²ⁱ（Tⁱ＋T^j）ei したがつて Tⁱ（T^jS₁＋S₂）＝T^jS₂＋S₃ Tⁱ（T^jS₂＋S₃）＝T^jS₃＋S₄ が成立すれば、２ワードエラーと判定され、そ
のときのエラーパターンは ei＝S₁＋T^-jS₂／１＋T^i-j ej＝S₁＋T^-jS₂／１＋T^j-i 〔4〕 ３ワードエラー（ei，ej，ek）の場合 S₁＝ei＋ej＋ek S₂＝Tⁱei＋T^jej＋T^kek S₃＝T²ⁱei＋T^2jej＋T^2kek S₄＝T³ⁱei＋T^3jej＋T^3kek 上式を変形すると T^kS₁＋S₂＝（Tⁱ＋T^k）ei＋（T^j＋T^k）ej T^kS₂＋S₃＝Tⁱ（Tⁱ＋T^k）ei＋T^j（T^j＋T^k）ej T^kS₃＋S₄＝T²ⁱ（T^j＋T^k）ei＋T^2j（T^j＋T^k）ej したがつて T^j（T^kS₁＋S₂）＋（T^kS₂＋S₃）＝（Tⁱ＋T^j）（Tⁱ＋T^k）
ei T^j（T^kS₂＋S₃）＋（T^kS₃＋S₄）＝T_i（Tⁱ＋Tⁱ）（Tⁱ＋T^k
）ei 上式から Tⁱ（T^j（T^kS₁＋S₂）＋（T^kS₂＋S₃））＝T^j（T^kS₂＋S₃）
＋（T^kS₃＋S₄） が成立すれば、３ワードエラーと判定できる。但
し、（S₁≠０，S₂≠０，S₃≠０）であることを条
件としている。そのときの各誤りパターンは ei＝S₁＋（T^-j＋T^-k）S₂＋T^-j-kS₃／（１＋T^i-1）（
１＋T^i-k） ej＝S₁＋（T^-k＋T^-i）S₂＋T^-k-iS₃／（１＋T^j-i）（
１＋T^j-k） ek＝S₁＋（T^-i＋T^-j）S₂＋T^-i-jS₃／（１＋T^k-i）（
１＋T^k-i） で求められる。[3] In the case of 2-word error (ei, ej) S ₁ = ei + ej S ₂ = T ⁱ ei + T ^j ej S ₃ = T ²ⁱ ei + T ^2j ej S ₄ = T ³ⁱ ei + T ³ⁱ ej Transforming the above equation, T ^j S ₁ +S ₂ = (T ⁱ +T ^j )ei T ^j S ₂ +S ₃ = T ⁱ (T ⁱ +T ^j )ei T ^j S ₃ +S ₄ = T ²ⁱ (T ⁱ +T ^j )ei Therefore, T ⁱ (T ^j If S ₁ + S ₂ ) = T ^j S ₂ + S ₃ T ⁱ (T ^j S ₂ + S ₃ ) = T ^j S ₃ + S ₄ holds, it is determined that there is a 2-word error, and the error pattern at that time is ei = S ₁ +T ^-j S ₂ /1+T ^ij ej=S ₁ +T ^-j S ₂ /1+T ^ji [4] In case of 3 word error (ei, ej, ek) S ₁ = ei + ej + ek S ₂ = T ⁱ ei + T ^j ej + T ^k ek S ₃ = T ²ⁱ ei + T ^2j ej + T ^2k ek S ₄ = T ³ⁱ ei + T ^3j ej + T ^3k ek Transforming the above equation, T ^k S ₁ + S ₂ = (T ⁱ + T ^k ) ei + (T ^j + T ^k ) ej T ^k S ₂ +S ₃ =T ⁱ (T ⁱ +T ^k )ei+T ^j (T ^j +T ^k )ej T ^k S ₃ +S ₄ = T ²ⁱ (T ^j +T ^k )ei+T ^2j (T ^j +T ^k )ej Therefore, T ^j ( T ^k S ₁ + S ₂ ) + (T ^k S ₂ + S ₃ ) = (T ⁱ + T ^j ) (T ⁱ + T ^k )
ei T ^j (T ^k S ₂ + S ₃ ) + (T ^k S ₃ + S ₄ ) = T _i (T ⁱ + T ⁱ ) (T ⁱ + T ^k
)ei From the above formula, T ⁱ (T ^j (T ^k S ₁ + S ₂ ) + (T ^k S ₂ + S ₃ )) = T ^j (T ^k S ₂ + S ₃ )
If +(T ^k S ₃ +S ₄ ) is established, it can be determined that there is a 3-word error. However, the condition is that (S ₁ ≠0, S ₂ ≠0, S ₃ ≠0). At that time, each error pattern is ei=S ₁ +(T ^-j +T ^-k )S ₂ +T ^-jk S ₃ /(1+T ^i-1 )(
1+T ^ik ) ej=S ₁ + (T ^-k +T ^-i ) S ₂ +T ^-ki S ₃ / (1+T ^ji ) (
1 + T ^jk ) ek = S ₁ + (T ^-i + T ^-j ) S ₂ + T ^-ij S ₃ / (1 + T ^ki ) (
1+T ^ki ).

このように、全ての２ワード誤りまでは、ポイ
ンタを用いないで訂正することができる。また、
ポインタを用いて、エラー位置（ｉ，ｊ，ｋ，
ｌ）が分かれば、４ワードエラーも訂正すること
ができる。 In this way, all up to 2-word errors can be corrected without using pointers. Also,
Using a pointer, the error position (i, j, k,
If l) is known, the 4-word error can also be corrected.

なお、チエツクワードの数ｋをより増加させれ
ば、エラー訂正能力が一層向上する。 Incidentally, if the number k of check words is further increased, the error correction ability is further improved.

以下、この発明が適用された固定ヘツド方式の
PCM信号記録再生装置の一実施例について図面
を参照して説明する。 Below, the fixed head type to which this invention is applied will be explained.
An embodiment of a PCM signal recording/reproducing device will be described with reference to the drawings.

第４図は、この一実施例の記録系の構成を示
し、２₁〜２₂₄の24個の入力端子に対してオーデ
イオPCM信号が供給され、誤り訂正エンコーダ
１０に供給される。この誤り訂正エンコーダ１０
は、クロスインターリーブと上述のような誤り訂
正符号とを併用したもので、初段の符号化で４個
のチエツクワードが付加され、次段の符号化で更
に４個のチエツクワードが付加され、誤り訂正エ
ンコーダ１０の出力には、32チヤンネルのデイジ
タル信号系列が現れ、これが接続回路１１を介し
て変調器１２₁，１２₂，１２₃，……１２₃₄に供給
され、FM変調、3PM変調などのチヤンネルコー
デイングがなされ、記録アンプ１３₁，１３₂，１
３₃，……１３₃₄を介して記録ヘツドHR₁〜HR₃₄
に供給される。そして、コンパクトカセツトの磁
気テープの長手方向に延長する互いに平行なトラ
ツクとして24チヤンネルのオーデイオPCM信号
系列と４チヤンネルずつの２つのチエツクワード
系列とが記録される。この一実施例では、34本の
データトラツクが形成されるようにしており、２
本のトラツクが予備のものとされている。また、
所定周波数例えば200Hzの正弦波信号を発生する
発振器１４が設けられ、この信号がアンプ１３₃₅
を介して記録ヘツドHR₃₅に供給され、磁気テー
プに記録される。これは、再生時に再生ヘツドと
トラツクとのトラツキングをとるための検出用ト
ラツクを形成するためである。記録ヘツドHR₁
〜HR₃₅は、マルチギヤツプヘツドの構成とされ
ている。 FIG. 4 shows the configuration of the recording system of this embodiment, in which audio PCM signals are supplied to 24 input terminals 2 ₁ to _{2 24} and supplied to the error correction encoder 10. This error correction encoder 10
is a combination of cross-interleaving and the error correction code described above, in which four check words are added in the first stage of encoding, and four more check words are added in the next stage of encoding to eliminate errors. A 32-channel digital signal sequence appears at the output of the correction encoder 10, which is supplied to the modulators 12 ₁ , 12 ₂ , 12 ₃ , . . . 12 ₃₄ via the connection circuit 11 to perform FM modulation, 3PM modulation, etc. Channel coding is performed and the recording amplifiers 13 ₁ , 13 ₂ , 1
Recording heads HR ₁ to _{HR 34} via 3 ₃ , ... 13 ₃₄
supplied to Then, a 24-channel audio PCM signal sequence and two checkword sequences of 4 channels each are recorded as mutually parallel tracks extending in the longitudinal direction of the magnetic tape of the compact cassette. In this embodiment, 34 data tracks are formed, and 2
The book track is considered a backup. Also,
An oscillator 14 is provided that generates a sine wave signal of a predetermined frequency, for example, 200 Hz, and this signal is transmitted to the amplifier 13 ₃₅
The signal is supplied to the recording head HR ₃₅ via the recording head HR 35 and recorded on the magnetic tape. This is to form a detection track for tracking the playback head and track during playback. Recording head HR ₁
~HR ₃₅ has a multi-gear head configuration.

第５図はこの発明の一実施例の再生系を示し、
HP₁，HP₂，HP₃……HP₃₆がマルチギヤツプヘ
ツドの構成とされた再生ヘツドであり、HP₁〜
HP₃₄がデータトラツクからオーデイオPCM信号
及びチエツクワードの系列を再生し、再生ヘツド
HP₃₅及びHP₃₆が検出用トラツクを走査する。 FIG. 5 shows a reproduction system according to an embodiment of the present invention,
HP ₁ , HP ₂ , HP ₃ ...HP ₃₆ is a playback head with a multi-gear head configuration, and HP ₁ to
The HP ₃₄ reproduces the audio PCM signal and check word sequence from the data track and sends it to the playback head.
HP ₃₅ and HP ₃₆ scan the detection track.

検出用トラツクの上側のエツジと下側のエツジ
とが夫々再生ヘツドHP₃₅，HP₃₆の中心に来る位
置関係がジヤストトラツキングとなるように選ば
れている。この再生ヘツドHP₃₅及びHP₃₆の再生
出力が再生アンプ１５₃₅，１５₃₆を夫々介してト
ラツキング検出回路１６に供給される。再生ヘツ
ドHP₃₅，HP₃₆の再生出力は、ジヤストトラツキ
ング時で等しい振幅のものとなり、トラツキング
のずれが生じると、再生ヘツドHP₃₅，HP₃₆の再
生出力の振幅が等しくなくなる。この振幅の差及
びその極性は、トラツキングのずれの量及びその
方向に応じたものとなり、トラツキング検出回路
１６では、トラツキングのずれを補正するための
制御信号が形成され、この制御信号によつて例え
ば電磁力を利用した位置制御装置１７が駆動さ
れ、再生ヘツドHP₁〜HP₃₆の高さが変えられ、
ジヤストトラツキング状態となされる。 The positional relationship is selected such that the upper edge and lower edge of the detection track are located at the center of the reproduction heads HP ₃₅ and HP ₃₆ , respectively, so that just tracking is achieved. The reproduction outputs of the reproduction heads HP ₃₅ and HP ₃₆ are supplied to the tracking detection circuit 16 via reproduction amplifiers 15 ₃₅ and 15 ₃₆ , respectively. The reproduction outputs of the reproduction heads HP ₃₅ and HP ₃₆ have the same amplitude during just tracking, and when a tracking deviation occurs, the amplitudes of the reproduction outputs of the reproduction heads HP ₃₅ and HP ₃₆ become unequal. This difference in amplitude and its polarity depend on the amount and direction of the tracking deviation, and the tracking detection circuit 16 forms a control signal for correcting the tracking deviation, and this control signal can be used, for example, to correct the tracking deviation. The position control device 17 using electromagnetic force is driven, and the heights of the reproduction heads HP ₁ to HP ₃₆ are changed.
The state is set to just tracking.

また、再生ヘツドHP₁〜HP₃₄によつてデータ
トラツクから再生されたデイジタル信号が再生ア
ンプ１５₁〜１５₃₄を夫々介してクロツク抽出回
路１８₁〜１８₃₄に供給され、伝送データのビツ
ト周波数成分のクロツクが取り出される。１９₁
〜１９₃₄は、チヤンネルデコーデイングのための
復調回路を示し、この復調回路１９₁〜１９₃₄の
出力がTBC（時間軸誤差補正装置）２０₁〜２０₃₄
に供給され、ジツタなどによる時間軸変動分が除
去される。そして、接続回路２１を介して後述す
るような誤り訂正デコーダ２２に供給されること
によつて、誤りの検出及び訂正がなされ、出力端
子８₁〜８₂₄の夫々にPCMオーデイオ信号の系列
が取り出される。伝送エラーのうちで訂正不可能
なものを目立たなくするように、図示せずも、誤
り訂正デコーダ２２に対して誤り補正回路が接続
され、更に、その後においてマルチプレクサによ
つてステレオの左右のチヤンネルのデータに変換
される。 Further, the digital signals reproduced from the data tracks by the reproduction heads HP ₁ to HP ₃₄ are supplied to clock extraction circuits 18 ₁ to 18 ₃₄ via reproduction amplifiers 15 ₁ to 15 ₃₄ , respectively, and extract the bit frequency components of the transmitted data. The clock is taken out. 19 ₁
19 ₃₄ indicate demodulation circuits for channel decoding, and the outputs of the demodulation circuits 19 ₁ to 19 ₃₄ are TBCs (time base error correction devices) 20 ₁ to 20 ₃₄
, and time axis fluctuations due to jitter etc. are removed. Errors are detected and corrected by being supplied to an error correction decoder 22, which will be described later, via a connection circuit 21, and a series of PCM audio signals is output to each of the output terminals ₈₁ to ₈₂₄ . It will be done. In order to make uncorrectable transmission errors less noticeable, an error correction circuit (not shown) is connected to the error correction decoder 22, and then a multiplexer separates the left and right stereo channels. converted to data.

第６図は、誤り訂正エンコーダ１０を全体とし
て示すもので、その入力側にオーデイオPCM信
号が供給される。オーデイオPCM信号は、左右
のステレオ信号の夫々をサンプリング周波数fs
（例えば4.41〔ｋHz〕）でもつてサンプリングし、
１サンプルを１ワード（２を補数とするコードで
16ビツト）に変換することで形成されている。し
たがつて左チヤンネルのオーデイオ信号に関して
は、（L₀，L₁，L₂……）と各ワードが連続する
PCMデータが得られ、右チヤンネルのオーデイ
オ信号に関しても（R₀，R₁，R₂……）と各ワー
ドが連続するPCMデータが得られる。この左右
のチヤンネルのPCMデータが夫々６チヤンネル
ずつに分けられ、計12チヤンネルのPCMデータ
系列が入力される。所定のタイミングにおいて
は、（L_6o，R_6o，L_6o+1，R_6o+1，L_6o+2，R_6o+2，
L_6o+3，R_6o+3，L_6o+4，R_6o+4）の12ワードが入力
される。この例では、１ワードを上位８ビツトと
下位８ビツトとに分け、12チヤンネルを更に24チ
ヤンネルとして処理している。PCMデータの１
ワードを簡単のために、Wiとして表わし、上位
８ビツトに関しては、Wi，ＡとＡのサフイツク
スを付加し、下位８ビツトに関しては、Wi，Ｂ
とＢのサフイツクスを付加して区別している。例
えばL6n，W12n，Ａ及びW12n，Ｂの２つに分割
されることになる。 FIG. 6 shows the error correction encoder 10 as a whole, to the input of which an audio PCM signal is supplied. The audio PCM signal has a sampling frequency of fs for each of the left and right stereo signals.
(for example, 4.41 [kHz]),
1 sample is 1 word (2's complement code)
16 bit). Therefore, for the left channel audio signal, each word is consecutive (L ₀ , L ₁ , L ₂ ...).
PCM data is obtained, and PCM data in which each word is consecutive (R ₀ , R ₁ , R _{2 . .} .) is also obtained for the right channel audio signal. The PCM data of the left and right channels are divided into 6 channels each, and a total of 12 channels of PCM data series are input. At a predetermined timing, (L _6o , R _6o , L _6o+1 , R _6o+1 , L _6o+2 , R _6o+2 ,
Twelve words (L _6o+3 , R _6o+3 , L _6o+4 , R _6o+4 ) are input. In this example, one word is divided into upper 8 bits and lower 8 bits, and 12 channels are further processed as 24 channels. PCM data 1
For simplicity, we represent the word as Wi, and for the upper 8 bits we add the suffixes Wi, A and A, and for the lower 8 bits we write Wi, B.
It is distinguished by the addition of the suffix B. For example, it will be divided into two parts: L6n, W12n, A and W12n, B.

この24チヤンネルのPCMデータ系列がまず偶
奇インターリーバ２３に対して供給される。（ｎ
＝０，１，２……）とすると、L6n（W12n，Ａ、
W12n，Ｂ）、R6n（＝W12n＋１，Ａ、W12n＋１，
Ｂ）、L6n＋２（＝W12n＋４，Ａ、W12n＋４，
Ｂ）、R6n＋２（＝W12n＋５，Ａ、W12n＋５，
Ｂ）、L6n＋４（Ｗ＝12n＋８，Ａ、W12n＋８，
Ｂ）、R6n＋４（＝W12n＋９，Ａ、W12n＋９，
Ｂ）の夫々が偶数番目のワードであり、これ以外
が奇数番目のワードである。偶数番目のワードか
らなるPCMデータ系列の夫々が偶奇インターリ
ーバ２３の１ワード遅延回路２４Ａ，２４Ｂ，２
５Ａ，２５Ｂ，２６Ａ，２６Ｂ，２７Ａ，２７
Ｂ，２８Ａ，２８Ｂ，２９Ａ，２９Ｂによつて１
ワード遅延される。また、偶奇インターリーバー
２３では、偶数番目のワードからなる12個のデー
タ系列が第１〜第12番目までの伝送チヤンネルを
占め、奇数番目のワードからなる12個のデータ系
列が第13〜第24番目までの伝送チヤンネルを占め
るように変換される。 These 24 channels of PCM data series are first supplied to the even-odd interleaver 23. (n
=0,1,2...), then L6n(W12n,A,
W12n, B), R6n (=W12n+1, A, W12n+1,
B), L6n+2 (=W12n+4, A, W12n+4,
B), R6n+2 (=W12n+5, A, W12n+5,
B), L6n+4 (W=12n+8, A, W12n+8,
B), R6n+4 (=W12n+9, A, W12n+9,
B) are even-numbered words, and the others are odd-numbered words. Each of the PCM data series consisting of even-numbered words is transmitted to the 1-word delay circuits 24A, 24B, 2 of the even-odd interleaver 23.
5A, 25B, 26A, 26B, 27A, 27
1 by B, 28A, 28B, 29A, 29B
word delayed. Furthermore, in the even-odd interleaver 23, 12 data sequences consisting of even-numbered words occupy the 1st to 12th transmission channels, and 12 data sequences consisting of odd-numbered words occupy the 13th to 24th transmission channels. It is converted to occupy up to the th transmission channel.

偶奇インターリーバ２３は、左右のステレオ信
号の夫々に関して連続する２ワード以上が誤り、
然もこのエラーが訂正不可能となることを防止す
るためのものである。例えば（L_i-1，L_i，L_i+1）
と連続する３ワードを考えると、L_iが誤つてお
り、然もこのエラーが訂正不可能な場合に、L_i-1
又はL_i+1が正しいことが望まれる。それは、誤つ
ているデータL_iを補正する場合において、前の正
しいワードL_i-1でもつてL_iを補間（前値ホール
ド）したり、L_i-1及びL_i+1の平均値でもつてL_iを
補間するためである。偶奇インターリーバ２３の
遅延回路２４Ａ，２４Ｂ〜２９Ａ，２９Ｂは、隣
接するワードが異なる誤り訂正ブロツクに含まれ
るようにするために設けられている。また、偶数
番目のワードからなるデータ系列と奇数番目のワ
ードからなるデータ系列毎とに伝送チヤンネルを
まとめているのは、インターリーブしたときに、
近接する偶数番目のワードと奇数番目のワードと
の記録位置間の距離をなるべく大とするためであ
る。 The even-odd interleaver 23 detects errors in two or more consecutive words for each of the left and right stereo signals,
However, this is to prevent this error from becoming uncorrectable. For example (L _i-1 , L _i , L _i+1 )
Considering three consecutive words, if L _i is wrong and this error cannot be corrected, then L _i-1
Or it is desired that L _i+1 is correct. When correcting erroneous data L _i , it is possible to interpolate L _i using the previous correct word L _i-1 (previous value hold), or use the average value of L _i-1 and L _i+1 . This is to interpolate L _i . The delay circuits 24A, 24B to 29A, 29B of the even-odd interleaver 23 are provided to ensure that adjacent words are included in different error correction blocks. Also, the reason why transmission channels are grouped into data sequences consisting of even-numbered words and data sequences consisting of odd-numbered words is that when interleaving is performed,
This is to make the distance between the recording positions of adjacent even-numbered words and odd-numbered words as large as possible.

偶奇インターリーバ２３の出力には、第１の配
列状態にある24チヤンネルのPCMデータ系列が
現れ、その夫々から１ワードずつが取り出されて
符号器３０に供給され、第１のチエツクワード
Q12n，Q12n＋１，Q12n＋２，Q12n＋３が形成
される。第１のチエツクワードを含んで構成され
る誤り訂正ブロツクは （W12n−12，Ａ、W12n−12，Ｂ、W12n＋１
−12，Ａ、W12n＋１−12，Ｂ、W12n＋４−12，
Ａ、W12n＋４−12，Ｂ、W12n＋５−12，Ａ、
W12n＋５−12，Ｂ、W12n＋８−12，Ａ、W12n
＋８−12，Ｂ、W12n＋９−12，Ａ、W12n＋９
−12，Ｂ、W12n＋２，Ａ、W12n＋２，Ｂ、
W12n＋３，Ａ、W12n＋３，Ｂ、W12n＋６，
Ａ、W12n＋６，Ｂ、W12n＋７，Ａ、W12n＋
７，Ｂ、W12n＋10，Ａ、W12n＋10，Ｂ、W12n
＋11，Ａ、W12n＋11，Ｂ，Q12n、Q12n＋１、
Q12n＋２、Q12n＋３） となる。第１の符号器３０では、１ブロツクのワ
ード数：（ｎ＝28）、１ワードのビツト数：（ｍ＝
８）、チエツクワード数：（ｋ＝４）の符号化がな
されている。 At the output of the even-odd interleaver 23, a PCM data sequence of 24 channels in the first arrangement state appears, and one word is extracted from each channel and supplied to the encoder 30, and the first check word is
Q12n, Q12n+1, Q12n+2, and Q12n+3 are formed. The error correction block including the first check word is (W12n-12, A, W12n-12, B, W12n+1
-12, A, W12n+1-12, B, W12n+4-12,
A, W12n+4-12, B, W12n+5-12, A,
W12n+5-12, B, W12n+8-12, A, W12n
+8-12, B, W12n+9-12, A, W12n+9
−12, B, W12n+2, A, W12n+2, B,
W12n+3, A, W12n+3, B, W12n+6,
A, W12n+6, B, W12n+7, A, W12n+
7, B, W12n+10, A, W12n+10, B, W12n
+11, A, W12n+11, B, Q12n, Q12n+1,
Q12n+2, Q12n+3). In the first encoder 30, the number of words in one block: (n=28), the number of bits in one word: (m=
8), the number of check words: (k=4) is encoded.

この24個のPCMデータ系列と、４個のチエツ
クワード系列とがインターリーバ３１に供給され
る。インターリーバ３１では、偶数番目のワード
からなるPCMデータ系列と奇数番目のワードか
らなるPCMデータ系列との間にチエツクワード
系列が介在するように伝送チヤンネルの位置を変
えてから、インターリーブのための遅延処理を行
なつている。この遅延処理は、第１番目の伝送チ
ヤンネルを除く他の27個の伝送チヤンネルの夫々
に対して、1D，2D，3D，4D，……26D，27D
（但し、Ｄは単位遅延量）の遅延量の遅延回路を
挿入することでなされている。このインターリー
バ３１は、メモリーによつて構成される。 These 24 PCM data sequences and 4 check word sequences are supplied to the interleaver 31. In the interleaver 31, the position of the transmission channel is changed so that a check word sequence is interposed between the PCM data sequence consisting of even-numbered words and the PCM data sequence consisting of odd-numbered words, and then a delay for interleaving is performed. Processing is in progress. This delay processing is performed for each of the other 27 transmission channels excluding the first transmission channel, 1D, 2D, 3D, 4D, ...26D, 27D.
This is accomplished by inserting a delay circuit with a delay amount of (D is a unit delay amount). This interleaver 31 is configured by memory.

インターリーバ３１の出力には、第２の配列状
態にある28個のデータ系列が現れ、このデータ系
列の夫々から１ワードずつが取り出されて符号器
３２に供給され、第２のチエツクワードP12n，
P12n＋１，P12n＋２，P12n＋３が形成される。
第２のチエツクワードを含んで構成される32ワー
ドからなる誤り訂正ブロツケは、下記のものとな
る。 At the output of the interleaver 31, 28 data sequences in the second arrangement state appear, one word is extracted from each data sequence and supplied to the encoder 32, and the second check word P12n,
P12n+1, P12n+2, and P12n+3 are formed.
The error correction block consisting of 32 words including the second check word is as follows.

（W12n−12，Ａ、W12n−12（Ｄ＋１），Ｂ、
W12n＋１−12（2D＋１），Ａ、W12n＋１−12
（3D＋１），Ｂ、 W12n＋４−12（4D＋１），Ａ、W12n＋４−12
（5D＋１），Ｂ、W12n＋５−12（6D＋１），Ａ、
W12n＋５−12（7D＋１），Ｂ、 ……… Q12n−12（12D）、Q12n＋１−12（13D）、Q12n
＋２−12（14D）、Q12n＋３−12（15D）、 ……… W12n＋10−12（24D），Ａ、W12n＋10−12
（25D），Ｂ、W12n＋11−12（26D），Ａ、W12n＋
11−12（27D），Ｂ、 P12n、P12n＋１、P12n＋２、P12＋３） かかる第１及び第２のチエツクワードを含む32
個のデータ系列のうちで、偶数番目の伝送チヤン
ネルに対して１ワードの遅延回路が挿入されたイ
ンターリーバ３３が設けられており、また第２の
チエツクワード系列に対してインバータ３４，３
５，３６，３７が挿入される。インターリーバ３
３によつてブロツク同士の境界にまたがるエラー
が訂正不可能となるワード数のエラーとなり易い
ことに対処している。また、インバータ３４〜３
７は、伝送時におけるドロツプアウトによつて１
ブロツク中の全てのデータが“０”となり、これ
を再生系において正しいものと判別してしまう誤
動作を防止するため設けられている。 (W12n-12, A, W12n-12(D+1), B,
W12n+1-12 (2D+1), A, W12n+1-12
(3D+1), B, W12n+4-12 (4D+1), A, W12n+4-12
(5D+1), B, W12n+5-12 (6D+1), A,
W12n+5-12 (7D+1), B, ...... Q12n-12 (12D), Q12n+1-12 (13D), Q12n
+2-12 (14D), Q12n+3-12 (15D), ...... W12n+10-12 (24D), A, W12n+10-12
(25D), B, W12n+11-12 (26D), A, W12n+
11-12 (27D), B, P12n, P12n+1, P12n+2, P12+3) 32 including such first and second check words
An interleaver 33 in which a 1-word delay circuit is inserted is provided for the even-numbered transmission channel among the data sequences, and inverters 34 and 3 are provided for the second check word sequence.
5, 36, and 37 are inserted. interleaver 3
3, it is possible to deal with the fact that an error that straddles the boundary between blocks is likely to result in an error in the number of words that cannot be corrected. In addition, inverters 34 to 3
7 becomes 1 due to dropout during transmission.
This is provided to prevent a malfunction in which all data in the block becomes "0" and the reproduction system determines this as correct.

上述の符号器３０は、前述したような誤り訂正
符号に関するもので（ｎ＝28，ｍ＝８，ｋ＝４）
であり、同様の符号器３２は、（ｎ＝32，ｍ＝８，
ｋ＝４）である。 The encoder 30 described above is related to the error correction code as described above (n=28, m=8, k=4).
and a similar encoder 32 is (n=32, m=8,
k=4).

再生されたデータが増幅、復調などの処理をさ
れて１伝送ブロツクの32ワード毎に第７図に示す
誤り訂正デコーダの入力に加えられる。再生デー
タであるために、エラーを含んでいる可能性があ
る。エラーがなければ、このデコーダの入力に加
えられる32ワードは、誤り訂正エンコーダの出力
に現れる32ワードと一致する。誤り訂正デコーダ
では、エンコーダにおけるインターリーブ処理と
対応するデインターリーブ処理を行なつて、デー
タの順序を元に戻してから誤り訂正を行なう。 The reproduced data is subjected to processing such as amplification and demodulation, and is applied to the input of the error correction decoder shown in FIG. 7 every 32 words of one transmission block. Since this is playback data, it may contain errors. In the absence of errors, the 32 words applied to the input of this decoder will match the 32 words that appear at the output of the error correction encoder. The error correction decoder performs deinterleaving processing corresponding to the interleaving processing in the encoder to restore the data order and then perform error correction.

まず、奇数番目の伝送チヤンネルに対して１ワ
ードの遅延回路が挿入されたデインターリーバ３
８が設けられ、また、チエツクワード系列に対し
てインバータ３９，４０，４１，４２が挿入さ
れ、第１の復号器４３に供給される。復号器４３
では、第８図に示すように、パリテイ検査行列
Hc1と入力の32ワード（V^T）とから、シンドロ
ームS₁₁，S₁₂，S₁₃，S₁₄が発生され、これにもと
ずいて前述のようなエラー訂正が行なわれる。α
は（Ｆ（ｘ）＝x⁸＋x⁴＋x³＋x²＋１のGF（2⁸）の元
である。復号器４３からは、24個のPCMデータ
系列と４個のチエツクワード系列とが現れ、この
データ系列の１ワード毎にエラーの有無を示すポ
インタ（少なくとも１ビツト）が付加されてい
る。 First, a deinterleaver 3 in which a 1-word delay circuit is inserted for odd-numbered transmission channels.
8 are provided, and inverters 39, 40, 41, and 42 are inserted for the check word sequence, and the check word sequence is supplied to the first decoder 43. Decoder 43
Now, as shown in Figure 8, the parity check matrix
Syndromes S ₁₁ , S ₁₂ , S ₁₃ , and S ₁₄ are generated from Hc1 and the input 32 words (V ^T ), and based on these syndromes, the above-described error correction is performed. α
is an element of GF(2 ⁸ ) of (F(x)=x ⁸ +x ⁴ +x ³ +x ² +1. From the decoder 43, 24 PCM data sequences and 4 check word sequences appear, A pointer (at least 1 bit) indicating the presence or absence of an error is added to each word of this data series.

この復号器４３の出力データ系列がデインター
リーバ４４に供給される。デインターリーバ４４
は、誤り訂正エンコーダにおけるインターリーバ
３１でなされる遅延処理をキヤンセルするための
もので、第１番目の伝送チヤンネルから第27番目
の伝送チヤンネルまでの夫々に（27D，26D，
25D，……2D，1D）と遅延量が異ならされた遅
延回路が挿入されている。デインターリーバ４４
の出力が第２の復号器４５に供給される。復号器
４５では、第９図に示すように、パリテイ検査行
列Hc2と入力の28ワードとから、シンドローム
S₂₁，S₂₂，S₂₃，S₂₄が発生され、これにもとずい
て前述のようなエラー訂正が行なわれる。復号器
４５においてエラーを訂正したワードに関するポ
インタは、クリアされ、復号器４５でも訂正でき
なかつたエラーを含むワードに関するポインタ
は、クリアされない。 The output data sequence of this decoder 43 is supplied to a deinterleaver 44. Deinterleaver 44
are for canceling the delay processing performed by the interleaver 31 in the error correction encoder, and are applied to each of the channels from the first transmission channel to the 27th transmission channel (27D, 26D,
25D, ...2D, 1D) delay circuits with different delay amounts are inserted. Deinterleaver 44
The output of is supplied to the second decoder 45. As shown in FIG. 9, the decoder 45 calculates the syndrome from the parity check matrix Hc2 and the input 28 words.
S ₂₁ , S ₂₂ , S ₂₃ , and S ₂₄ are generated, and based on these, the error correction described above is performed. Pointers for words whose errors were corrected in the decoder 45 are cleared, and pointers for words containing errors that could not be corrected by the decoder 45 are not cleared.

かかる復号器４５の出力に現れるデータ系列が
偶奇デインターリーバ４６に供給される。偶奇デ
インターリーバ４６では、偶数番目のワードから
なるPCMデータ系列と奇数番目のワードからな
るPCMデータ系列とが互いちがいの伝送チヤン
ネルに位置するように戻されると共に、奇数番目
のワードからなるPCMデータ系列に対して１ワ
ード遅延回路が挿入されている。この偶奇デイン
ターリーバ４６の出力には、誤り訂正エンコーダ
の入力に供給されるのと全く同様の配列と所定番
目の伝送チヤンネルとを有するPCMデータ系列
が得られることになる。第７図では、図示されて
いないが、偶奇デインターリーバ４６の次に補正
回路が設けられており、復号器４３，４５で訂正
しきれなかつたエラーを目立たなくするような補
正例えば平均値補間が行なわれる。 The data sequence appearing at the output of the decoder 45 is supplied to an even-odd deinterleaver 46. In the even-odd deinterleaver 46, the PCM data series consisting of even-numbered words and the PCM data series consisting of odd-numbered words are returned so that they are located on different transmission channels, and the PCM data series consisting of odd-numbered words is A 1-word delay circuit is inserted for each series. At the output of this even-odd deinterleaver 46 is obtained a PCM data sequence having exactly the same arrangement and predetermined transmission channel as that supplied to the input of the error correction encoder. Although not shown in FIG. 7, a correction circuit is provided next to the even-odd deinterleaver 46, and performs correction such as average value interpolation to make errors that cannot be corrected by the decoders 43 and 45 less noticeable. will be carried out.

この第７図に示す誤り訂正デコーダでは、第１
のチエツクワードP12，P12n＋１，P12n＋２，
P12n＋３を用いたエラー訂正と第２のチエツク
ワードQ12n，Q12n＋１，Q12n＋２，Q12n＋３
を用いたエラー訂正とを夫々１回ずつ行なつてい
る。この各エラー訂正を２回以上（実際的には、
２回程度）ずつ行なうようにすれば、訂正された
結果のよりエラーが減少されたことを利用できる
から、エラー訂正能力をより増すことができる。 In the error correction decoder shown in FIG.
Check word P12, P12n+1, P12n+2,
Error correction using P12n+3 and second check word Q12n, Q12n+1, Q12n+2, Q12n+3
Error correction is performed once each. Each error correction is performed more than once (in practice,
If this is done twice (approximately twice), it is possible to utilize the fact that errors have been reduced as a result of the correction, thereby further increasing the error correction ability.

なお、上述の例では、インターリーバ３１にお
ける遅延処理として、遅延量をＤずつ異ならせる
ようにしたが、このような規則的な遅延量の変化
と異なり、不規則的なものとしても良い。また、
第２のチエツクワードP_iは、PCMデータのみな
らず、第１のチエツクワードQ_iをも含んで構成さ
れる誤り訂正符号である。これと同様に、第１の
チエツクワードQiが第２のチエツクワードPiを
も含むようにすることも可能である。具体的に
は、第２のチエツクワードPiを帰還して第１のチ
エツクワードを形成する符号器に供給すれば良
い。 Note that in the above example, the delay amount is varied by D as the delay processing in the interleaver 31, but unlike this regular change in the delay amount, it may be irregular. Also,
The second check word P _i is an error correction code that includes not only the PCM data but also the first check word Q _i . Similarly, it is also possible for the first check word Qi to also include the second check word Pi. Specifically, the second check word Pi may be fed back and supplied to the encoder that forms the first check word.

さて、この一実施例では、記録側に接続回路１
１を設け、総計で32チヤンネルのデイジタル信号
系列を第１番目のトラツクＴ１から第35番目まで
のトラツクＴ３５に記録する際に、トラツクイン
ターリーブを行なつて、符号器３０で形成された
チエツクワードを含む誤り訂正符号の同一のブロ
ツクに含まれる28ワードのうちで、２ワードを越
えるエラーがドロツプアウトによつて生じないよ
うに、デイジタル信号系列とトラツクとの対応関
係を設定している。 Now, in this embodiment, the connection circuit 1 is on the recording side.
1, and when a total of 32 channels of digital signal sequences are recorded on the first track T1 to the 35th track T35, track interleaving is performed and the check word formed by the encoder 30 is The correspondence between digital signal sequences and tracks is set so that out of 28 words included in the same block of error correction codes, errors of more than 2 words will not occur due to dropout.

第１０図は、この接続回路１１の構成を示して
おり、同図において、I₁〜I₃₂で示す入力端子の夫
夫に誤り訂正エンコーダ（第６図）の出力が供給
される。したがつて入力端子I₂₉，I₃₀，I₃₁，I₃₂の
夫々に符号器３２によつて形成されたチエツクワ
ード（Ｐ）の系列が供給される。また、t₁〜t₃₄の
夫々は、接続回路１１の出力端子を示し、この出
力端子ｔ１〜ｔ３４の夫々がデータトラツクT₁
〜T₃₄を形成する記録ヘツドHR₁〜HR₃₄に変調回
路及び記録アンプを介して接続されている。この
一実施例では、記録信号のチヤンネル数が34個あ
るが、出力端子ｔ５及びｔ３０と接続される記録
信号のチヤンネルは予備のものとされており、使
用されていない。また、第１０図では省略してい
るが、入力端子I₂₉，I₃₀，I₃₁，I₃₂の夫々が出力端
子t₁₀，t₁₅，t₂₀，t₂₅と接続されており、第２のチ
エツクワード系列がトラツクT₁₀，T₁₅，T₂₀，
T₂₅として記録される。 FIG. 10 shows the configuration of this connection circuit 11, and in the same figure, the output of the error correction encoder (FIG. 6) is supplied to input terminals indicated by _I1 to _I32 . Therefore, each of the input terminals I ₂₉ , I ₃₀ , I ₃₁ , I ₃₂ is supplied with a sequence of check words (P) formed by the encoder 32. Further, each of t ₁ to _{t 34} indicates an output terminal of the connection circuit 11, and each of these output terminals t 1 to t 34 is connected to a data track T ₁
~ _T34 are connected to the recording heads _HR1 ~ _HR34 via a modulation circuit and a recording amplifier. In this embodiment, there are 34 recording signal channels, but the recording signal channels connected to the output terminals t5 and t30 are reserved and are not used. Although not shown in FIG. 10, the input terminals I ₂₉ , I ₃₀ , I ₃₁ , and I ₃₂ are connected to the output terminals t ₁₀ , t ₁₅ , t ₂₀ , and t ₂₅ , respectively, and the second The check word sequence is track T ₁₀ , T ₁₅ , T ₂₀ ,
Recorded as _T25 .

そして、上記以外の入力端子I₁〜I₂₈と出力端子
とは、次のように接続される。 Input terminals I ₁ to I ₂₈ and output terminals other than those described above are connected as follows.

〔I₁−t₂₁，I₂−t₆，I₃−t₃₁，I₄−t₁₆，I₅−t₁，I₆
−t₂₆，I₇−t₁₁〕 〔I₈−t₂₂，I₉−t₇，I₁₀−t₃₂，I₁₁−t₁₇，I₁₂−t₂，
I₁₃−t₂₇，I₁₄−t₁₂〕 〔I₁₅−t₂₃，I₁₆−t₈，I₁₇−t₃₃，I₁₈−t₁₈，I₁₉−
t₃，I₂₀−t₂₈，I₂₁−t₁₃〕 〔I₂₂−t₂₄，I₂₃−t₉，I₂₄−t₃₄，I₂₅−t₁₉，I₂₆−
t₄，I₂₇−t₂₉，I₂₈−t₁₄〕 この接続関係は規則性があつて、上述の〔 〕
でくくられた７組の単位の繰り返しが４回なされ
ており、その１組について一般的に示せば、次の
通りである。 [I ₁ −t ₂₁ , I ₂ −t ₆ , I ₃ −t ₃₁ , I ₄ −t ₁₆ , I ₅ −t ₁ , I ₆
−t ₂₆ , I ₇ −t ₁₁ ] [I ₈ −t ₂₂ , I ₉ −t ₇ , I ₁₀ −t ₃₂ , I ₁₁ −t ₁₇ , I ₁₂ −t ₂ ,
I ₁₃ −t ₂₇ , I ₁₄ −t ₁₂ ] [I ₁₅ −t ₂₃ , I ₁₆ −t ₈ , I ₁₇ −t ₃₃ , I ₁₈ −t ₁₈ , I ₁₉ −
t ₃ , I ₂₀ −t ₂₈ , I ₂₁ −t ₁₃ ] [I ₂₂ −t ₂₄ , I ₂₃ −t ₉ , I ₂₄ −t ₃₄ , I ₂₅ −t ₁₉ , I ₂₆ −
t ₄ , I ₂₇ −t ₂₉ , I ₂₈ −t ₁₄ ] This connection relationship has regularity, and the above-mentioned [ ]
Seven sets of units are repeated four times, and one set is generally shown as follows.

〔Ii−tj，Ii＋１−tj−15，Ii＋３−tj＋10，Ii＋
４−tj−５，Ii＋５−tj−20，Ii＋６−tj＋５，Ii7
−tj−10〕 かかる接続回路１１によつて、磁気テープの34
本のトラツクT₁〜T₃₄には、第１のチエツクワー
ドQ12n，Q12＋１，Q12n＋２，Q12n＋３を含む
誤り訂正符号の１ブロツクを生成する28ワード即
ちインターリーバ３１の入力データが第１１図に
おいて黒丸で示す位置に記録される。この第１１
図では、インターリーバ３３による遅延は無視し
ている。比較のために、上述の接続回路１１を設
けない場合に、28ワードがどのように記録される
かが白丸によつて示されている。接続回路１１
は、前述のように、７個のシンボルを単位として
トラツクインターリーブを行なう構成とされてお
り、第１１図に示す28ワードの記録は、第１２図
に示すWi＋１〜Wi＋７の７ワードのインターリ
ーブを基本とする繰り返しである。 [Ii−tj, Ii+1−tj−15, Ii+3−tj+10, Ii+
4-tj-5, Ii+5-tj-20, Ii+6-tj+5, Ii7
-tj-10] By this connection circuit 11, 34
In tracks T ₁ to _{T 34} of the book, 28 words that generate one block of error correction code including the first check words Q12n, Q12+1, Q12n+2, Q12n+3, that is, the input data of the interleaver 31 are indicated by black circles in FIG. Recorded at the location shown. This 11th
In the figure, the delay caused by the interleaver 33 is ignored. For comparison, white circles show how 28 words are recorded without the connection circuit 11 described above. Connection circuit 11
As mentioned above, the system is configured to perform track interleaving in units of seven symbols, and the 28-word recording shown in FIG. 11 is based on the interleaving of 7 words Wi+1 to Wi+7 shown in FIG. This is repeated.

つまり、Wi＋１と次のWi＋２とのワード間で
は、15tp（tp：トラツクピツチ）が存在し、Wi＋
２及びWi＋３のワード間では、25tpが存在し、
Wi＋３及びWi＋４のワード間では、15tpが存在
し、Wi＋４及びWi＋５のワード間では15tpが存
在し、Wi＋５及びWi＋６のワード間では25tpが
存在し、Wi＋６及びWi＋７のワード間では15tp
が存在する。したがつて、この７ワードのうちで
３ワードを誤まらせ、したがつて訂正不可能とな
る誤りをひき起こす円形ドロツプアウトは、第１
２図において破線で示す円４７となる。上述の７
ワードに関するトラツクインターリーブは、この
円４７の直径が最大となるようにされたものであ
る。勿論、７ワード単位でなく、28ワード全体に
ついて円の直径が最大となるようなトラツクイン
ターリーブを行なうようにしても良い。 In other words, there are 15 tp (tp: track pitch) between the words Wi+1 and the next Wi+2, and Wi+
Between words 2 and Wi+3, there are 25 tp,
Between the words Wi+3 and Wi+4, there are 15tp, between the words Wi+4 and Wi+5 there are 15tp, between the words Wi+5 and Wi+6 there are 25tp, and between the words Wi+6 and Wi+7 there are 15tp.
exists. Therefore, a circular dropout that causes 3 out of 7 words to be incorrect and therefore an uncorrectable error is the first
In FIG. 2, this is a circle 47 indicated by a broken line. 7 mentioned above
Track interleaving for words is such that the diameter of this circle 47 is maximized. Of course, track interleaving may be performed in such a way that the diameter of the circle is maximum for the entire 28 words instead of in units of 7 words.

また、再生側（第５図）に設けられる接続回路
２１は、上述の接続回路１１と同様の構成であ
り、端子t₁〜t₃₄に再生信号が供給されるものであ
る。 Further, the connection circuit 21 provided on the reproduction side (FIG. 5) has the same configuration as the above-mentioned connection circuit 11, and the reproduction signal is supplied to the terminals _t1 to _t34 .

上述の一実施例の説明から理解されるように、
この発明では、誤り訂正符号化がされると共に、
互いに相異なる時間遅延されるインターリーブが
施された複数のデイジタル信号系列をこの系列の
数の整数倍（等しい場合を含む）のトラツクに記
録する際に、誤り訂正符号の１ブロツクを生成す
る複数の符号シンボルに関して、誤り訂正が不可
能となる数の符号シンボルを含む円の直径を大き
くするようなトラツクインターリーブを行なつて
いる。したがつてこの発明に依れば、円形ドロツ
プアウトが生じても、誤り訂正が不可能となるこ
とを、この発明を用いてないときに比してきわめ
て少なくすることができ、カセツトテープにオー
デイオPCM信号を記録するときのように、トラ
ツクピツチがきわめて小さい場合に適用して有効
である。例えば、従来では約730〔μm〕であつた
訂正可能な長さをこの発明を適用することによつ
て、1480〔μm〕と略々２倍とすることができ、面
積が４倍のドロツプアウトまで補償することが可
能となる。 As understood from the description of one embodiment above,
In this invention, along with error correction encoding,
When recording a plurality of interleaved digital signal sequences that are delayed by different times on tracks that are an integral multiple of the number of these sequences (including cases where they are equal), a plurality of digital signal sequences that generate one block of error correction code are used. Regarding code symbols, track interleaving is performed in such a way as to increase the diameter of a circle that includes a number of code symbols that make error correction impossible. Therefore, according to the present invention, even if a circular dropout occurs, it is possible to significantly reduce the possibility of error correction being impossible compared to when the present invention is not used. This is effective when the track pitch is extremely small, such as when recording signals. For example, by applying this invention, the correctable length, which was conventionally about 730 [μm], can be almost doubled to 1480 [μm], and the area can be extended to a dropout that is four times as large. It becomes possible to compensate.

また、上述のこの発明の一実施例に依ればエラ
ー位置を示すポインタを用いないでも、例えば２
ワードエラーまで訂正することができる誤り訂正
符号を用いており、また、クロスインターリーブ
によつてバーストエラーを分散させるようにして
いるので、ランダムエラー及びバーストエラーの
何れにしても有効なエラー訂正を行なうことがで
きる。 Further, according to the embodiment of the present invention described above, for example, two
It uses an error correction code that can correct even word errors, and uses cross interleaving to disperse burst errors, so it can effectively correct both random errors and burst errors. be able to.

【図面の簡単な説明】[Brief explanation of drawings]

第１図及び第２図は先に提案されているインタ
ーリーバ及びデインターリーバの構成を示すブロ
ツク図、第３図はこのインターリーブの説明に用
いる略線図、第４図はこの発明の一実施例の記録
系の構成を示すブロツク図、第５図はこの発明の
一実施例の再生系の構成を示すブロツク図、第６
図はこの発明の一実施例における誤り訂正エンコ
ーダの構成を示すブロツク図、第７図はこの発明
の一実施例における誤り訂正デコーダの構成を示
すブロツク図、第８図及び第９図はこの誤り訂正
デコーダの復号器の動作の説明に用いる図、第１
０図はこの発明の一実施例の接続回路の構成を示
す接続図、第１１図及び第１２図は磁気テープに
記録された符号シンボルの関係を示す略線図であ
る。 HR₁〜HR₃₃……記録ヘツド、HP₁〜HP₃₃……
再生ヘツド、１０……誤り訂正エンコーダ、１
１，２１……接続回路、２２……誤り訂正デコー
ダ、１，２３，３１，３３……インターリーバ、
５，３８，４４，４６……デインターリーバ。 1 and 2 are block diagrams showing the configurations of the previously proposed interleaver and deinterleaver, FIG. 3 is a schematic diagram used to explain this interleaving, and FIG. 4 is an embodiment of the present invention. FIG. 5 is a block diagram showing the configuration of an example recording system. FIG. 5 is a block diagram showing the configuration of a reproduction system according to an embodiment of the present invention.
FIG. 7 is a block diagram showing the configuration of an error correction encoder in an embodiment of the invention, FIG. 7 is a block diagram showing the configuration of an error correction decoder in an embodiment of the invention, and FIGS. Figure 1 used to explain the operation of the decoder of the correction decoder.
FIG. 0 is a connection diagram showing the configuration of a connection circuit according to an embodiment of the present invention, and FIGS. 11 and 12 are schematic diagrams showing the relationship between code symbols recorded on a magnetic tape. HR ₁ ~ HR ₃₃ ... Recording head, HP ₁ ~ _{HP 33} ...
Playback head, 10...Error correction encoder, 1
1, 21... Connection circuit, 22... Error correction decoder, 1, 23, 31, 33... Interleaver,
5, 38, 44, 46...Deinterleaver.

Claims (1)

【特許請求の範囲】[Claims] １ ｎチヤンネルのデイジタル信号系列の各チヤ
ンネルに含まれるｎ個の符号シンボルからｋ個の
エラー訂正用の符号シンボルを形成してｔ重誤り
訂正可能な符号化を行ない、このｎチヤンネルの
デイジタル信号系列とｋチヤンネルの誤り訂正用
のデイジタル信号系列とを相異なる時間遅延する
ことによりインターリーブ処理を施し、このイン
ターリーブ処理がなされた（ｎ＋ｋ）個のデイジ
タル信号系列を、（ｎ＋ｋ）の整数倍の本数の互
いに平行するトラツクとして磁気テープに記録す
ると共に、上記誤り訂正可能な符号の１ブロツク
を生成する（ｎ＋ｋ）個の符号シンボルを含む
略々円形の領域が大となるように、上記（ｎ＋
ｋ）個のデイジタル信号系列と上記トラツクとの
対応関係を設定するようにしたことを特徴とする
デイジタル信号のマルチトラツク記録方法。1. Form k error correction code symbols from n code symbols included in each channel of the n-channel digital signal sequence, perform encoding capable of t-fold error correction, and convert this n-channel digital signal sequence. Interleave processing is performed by delaying the error correction digital signal sequences of the k channels by different times, and the (n+k) interleaved digital signal sequences are divided into a number of signals that are an integer multiple of (n+k). The (n+k) code symbols are recorded on the magnetic tape as mutually parallel tracks, and the (n+k) code symbols are recorded on the magnetic tape in such a manner that the approximately circular area containing the (n+k) code symbols that generate one block of the error-correctable code is large.
A multi-track recording method for digital signals, characterized in that a correspondence relationship between k) digital signal sequences and the above-mentioned tracks is set.