JPH0283760A - I/oアドレス変換機構 - Google Patents
I/oアドレス変換機構Info
- Publication number
- JPH0283760A JPH0283760A JP23495288A JP23495288A JPH0283760A JP H0283760 A JPH0283760 A JP H0283760A JP 23495288 A JP23495288 A JP 23495288A JP 23495288 A JP23495288 A JP 23495288A JP H0283760 A JPH0283760 A JP H0283760A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- bus
- ram
- memory map
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 17
- 238000010586 diagram Methods 0.000 description 4
- 206010008631 Cholera Diseases 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパーソナルコンピュータのI/Oメモリマツプ
に係り、特にIloのメモリマツプを任意ζこ設定する
のに好適なI/Oアドレス変換機構に関する。
に係り、特にIloのメモリマツプを任意ζこ設定する
のに好適なI/Oアドレス変換機構に関する。
従来、パーソナルコンピュータのI/Oメモリマツプに
ついては、メーカーや機種に依存したI/Oアドレスで
あった。
ついては、メーカーや機種に依存したI/Oアドレスで
あった。
上記従来技術は、メーカーや機種に依存せずI/Oメモ
リアップのI/Oアドレスを設定変更する点について配
慮がされておらす、I/Oアドレスを用いてコーディン
グしたプログラムlこついてメーカーや機種ごとζこ曹
き変える問題があったO本発明の目的は、I/Oアドレ
スを任意ζこ設定変更でき、プログラムのI/Oアドレ
ス部分をメカ−や機種ごとに書き変える必ををなくすこ
とtこある。
リアップのI/Oアドレスを設定変更する点について配
慮がされておらす、I/Oアドレスを用いてコーディン
グしたプログラムlこついてメーカーや機種ごとζこ曹
き変える問題があったO本発明の目的は、I/Oアドレ
スを任意ζこ設定変更でき、プログラムのI/Oアドレ
ス部分をメカ−や機種ごとに書き変える必ををなくすこ
とtこある。
上記目的は、I/Oアドレスのメモリマツプを格納する
機構と、このメモリマツプを設定変更する機構を含むI
/Oアドレス変換機構を具備すること(こより、達成さ
れる。
機構と、このメモリマツプを設定変更する機構を含むI
/Oアドレス変換機構を具備すること(こより、達成さ
れる。
I/Oアドレス変侯機構は、MPUζこよってI/Oア
ドレスが送られてくると、I/Oアドレス変換機構内の
メモリマツプ格納機構に設定しであるI/Oアドレスを
I/Oアドレス変換磯猶力)ら送り出すよう(こ動作さ
せる。
ドレスが送られてくると、I/Oアドレス変換機構内の
メモリマツプ格納機構に設定しであるI/Oアドレスを
I/Oアドレス変換磯猶力)ら送り出すよう(こ動作さ
せる。
それによって、互いに異なったI/Oアドレスを用いて
コーディングしたプログラムは自分のI/Oアドレスを
メモリマツプ設定変更機構を使って、I/Oアドレスを
メモリマツプ格納機構(こ前もって設定しておけば、異
なったI/Oアドレスを用いたプログラムがデバイスを
アクセスする時、I/Oアドレス変換機#Itヲ通って
四−のドライバにアクセスできるOつで、誤動作するこ
とがない0 〔実施例〕 以下、本発明の実施例を図面により説明する。
コーディングしたプログラムは自分のI/Oアドレスを
メモリマツプ設定変更機構を使って、I/Oアドレスを
メモリマツプ格納機構(こ前もって設定しておけば、異
なったI/Oアドレスを用いたプログラムがデバイスを
アクセスする時、I/Oアドレス変換機#Itヲ通って
四−のドライバにアクセスできるOつで、誤動作するこ
とがない0 〔実施例〕 以下、本発明の実施例を図面により説明する。
第2図ζこ、本発明の■/O7ドレス変換機構を用いた
パーソナルコンピュータの一実施例を示す、同図〔こお
いて、0は本発明のI/Oアドレス変換機構、/Oはア
ドレスバス、20はデータバス、60はアドレスバスで
ある。/O0はMPU (マイクロプロセッサ) 、
6[]はシステムバス、70はf−タバスでアル。80
はローカルシステムバス、 9oハローカルハスであり
、1/OはFDC(フロッピーディスクコントローラ)
、120はHDC(ハードディスクコントローフ)、1
30ハシリアルコントローラ、140はパラレルコント
ローラである。
パーソナルコンピュータの一実施例を示す、同図〔こお
いて、0は本発明のI/Oアドレス変換機構、/Oはア
ドレスバス、20はデータバス、60はアドレスバスで
ある。/O0はMPU (マイクロプロセッサ) 、
6[]はシステムバス、70はf−タバスでアル。80
はローカルシステムバス、 9oハローカルハスであり
、1/OはFDC(フロッピーディスクコントローラ)
、120はHDC(ハードディスクコントローフ)、1
30ハシリアルコントローラ、140はパラレルコント
ローラである。
M P U 1ooがシリアルコントローラ151:N
C書き込みを行なうI/O命令を発行した場合の制御と
データω流rL8同図を用いて以下tこ記す。
C書き込みを行なうI/O命令を発行した場合の制御と
データω流rL8同図を用いて以下tこ記す。
IVjPUlooから省き込みI/O命令が発行される
。こσつ時、どのデバイスにアクセスすべき力)を示す
ためI/Oアドレスが一諸(こ送られる4、さらに省き
込みデータも送られる。
。こσつ時、どのデバイスにアクセスすべき力)を示す
ためI/Oアドレスが一諸(こ送られる4、さらに省き
込みデータも送られる。
コレラの情報ハ、ローカルバス9しシステムバス60ソ
通り、アドレスζこ関してはアドレスバス1o。
通り、アドレスζこ関してはアドレスバス1o。
データに関してはデータバス70に送られる。次に、ア
ドレス(こ関してはI/Oアドレス変換機構0で変換さ
れたI/Oアドレスがアドレスバス60に出力サレ、ロ
ーカルシステムバス80.ローカルバス90を経て、シ
リアルコントローラ160Iこデータを書き込む。
ドレス(こ関してはI/Oアドレス変換機構0で変換さ
れたI/Oアドレスがアドレスバス60に出力サレ、ロ
ーカルシステムバス80.ローカルバス90を経て、シ
リアルコントローラ160Iこデータを書き込む。
また、■/Oアドレス変換機構0のメモリマツプを設定
変更するζこは、設定変更用のメモリアドレスと設定変
更用のデータが必要である。
変更するζこは、設定変更用のメモリアドレスと設定変
更用のデータが必要である。
MPUのr/Oアドレス変換機構0への書き込み命令発
行と一諸にメモリアドレスと設定変更用のデータをそれ
ぞれアドレスバス/Oとデータバス208通して与え、
メモリマツプの設定変更を行なう0 では、本発明の中心であるI/Oアドレス変換機構につ
いて第1図に一実施例を示す。
行と一諸にメモリアドレスと設定変更用のデータをそれ
ぞれアドレスバス/Oとデータバス208通して与え、
メモリマツプの設定変更を行なう0 では、本発明の中心であるI/Oアドレス変換機構につ
いて第1図に一実施例を示す。
同図において、0はI/Oアドレス変換機構でこの中の
1と2が本発明の中心であり、1はメモリマツプ設定変
更機構、2はモード切り換え機構。
1と2が本発明の中心であり、1はメモリマツプ設定変
更機構、2はモード切り換え機構。
である。
3.4はRAM(ランダムアクセスメモリ)。
5はROM、 (リードオンリーメモリ)である。/O
゜11、12.13.14.15はアドレスバス、 2
0.21 、22はデータバス、 30.31 、62
.3ろはアドレスバス。
゜11、12.13.14.15はアドレスバス、 2
0.21 、22はデータバス、 30.31 、62
.3ろはアドレスバス。
40、41 、42.43はデータバス、 50.51
、52はデーここで、ROM 5は、こθJコンピュ
ータのデフォルトのメモリマツプが格納されている。ま
た、RAM3.4は、メモリマツプ設定変更機構によっ
てメモリマツプが格納される。
、52はデーここで、ROM 5は、こθJコンピュ
ータのデフォルトのメモリマツプが格納されている。ま
た、RAM3.4は、メモリマツプ設定変更機構によっ
てメモリマツプが格納される。
したがって、この場合、−度に三種類U」メモリマツプ
を設定できる。
を設定できる。
それでは、次の三つの場合の制御とデータの流れを同図
を用いて以下に記す。
を用いて以下に記す。
ます、RAM3.4とRO]Vl 5の三つのメモリマ
ツプ0)内、ど囚−つを選択する力)はモード切り換え
機構2によって行なう。
ツプ0)内、ど囚−つを選択する力)はモード切り換え
機構2によって行なう。
例えば、RAM38選ぶさするa、MPU/O0(第2
図)より、モード切り換え機構28アクセスするメモリ
アドレスをアドレスバス/O全通し、才たRAM3を選
択するデータそデータバス20i通し送る。さらに、メ
モリアドレスよりアドレスバス12ヲ通りモード切り換
え機構2がアクセスされ、一方、データはデータバス2
2ヲ通ってモード切り換え機構2に入いる。モード切り
換え機構2はデータをデータバス40.41を通してR
AM37il−アクティブ状態にし、RAIV12 、
ROIVI58ネガティブ状態lこする。
図)より、モード切り換え機構28アクセスするメモリ
アドレスをアドレスバス/O全通し、才たRAM3を選
択するデータそデータバス20i通し送る。さらに、メ
モリアドレスよりアドレスバス12ヲ通りモード切り換
え機構2がアクセスされ、一方、データはデータバス2
2ヲ通ってモード切り換え機構2に入いる。モード切り
換え機構2はデータをデータバス40.41を通してR
AM37il−アクティブ状態にし、RAIV12 、
ROIVI58ネガティブ状態lこする。
こうして、RA M 5 全選択することができる。
次ζこ、このRAM3にメモリマツプを設定するとした
ら、MPU1oo(第2図)より、RAM3をアクセス
するアドレスをアドレスバス/O.11を通し、メモリ
マツプ設定変更機構1(0人いる。才た、設定データは
データバス20.21より、メモリマツプ設定変更機構
1に入いつ、データバス50゜51を通って、RAM3
1こ設定される。
ら、MPU1oo(第2図)より、RAM3をアクセス
するアドレスをアドレスバス/O.11を通し、メモリ
マツプ設定変更機構1(0人いる。才た、設定データは
データバス20.21より、メモリマツプ設定変更機構
1に入いつ、データバス50゜51を通って、RAM3
1こ設定される。
最後(こ、RAM3の設定も終了し、MPU/O0(第
2図)からシリアルコントローラ130(第2図)へデ
ータ+Vき込む場合について説明する。
2図)からシリアルコントローラ130(第2図)へデ
ータ+Vき込む場合について説明する。
この場合、書き込むデータはデータバス70(第2図)
を通る。したがって、ここではI/Oアドレスの変換機
構についてのみ記す。
を通る。したがって、ここではI/Oアドレスの変換機
構についてのみ記す。
アドレスバス/Otこはシリアルコントローラ150(
第2図)のI/Oアドレスαが入って米たとする。する
と、RA M 3がすでlこモード切り換え機構2によ
り選択されているので、I/Oアドレスαはアドレスバ
ス13ヲ通りRAM3へ入いる。そこで、第3図のよう
lこ■/′5アドレスαはI/OアドレスAに変換され
、アドレスバス31.3Of通す、ローカルシステムバ
ス80($1図)を経て、ローカルバス90からシリア
ルコントローラ130(第2図)にアクセスできる。
第2図)のI/Oアドレスαが入って米たとする。する
と、RA M 3がすでlこモード切り換え機構2によ
り選択されているので、I/Oアドレスαはアドレスバ
ス13ヲ通りRAM3へ入いる。そこで、第3図のよう
lこ■/′5アドレスαはI/OアドレスAに変換され
、アドレスバス31.3Of通す、ローカルシステムバ
ス80($1図)を経て、ローカルバス90からシリア
ルコントローラ130(第2図)にアクセスできる。
以上のようζこすると、例えば、シリアルコントローラ
160のI/Oアドレスがプロクラム止具なったとして
も、I/Oアドレスの違い8I/O7ドレス変換機栴0
で吸収し、正しくシリアルコントローラをアクセスする
ことかできる。
160のI/Oアドレスがプロクラム止具なったとして
も、I/Oアドレスの違い8I/O7ドレス変換機栴0
で吸収し、正しくシリアルコントローラをアクセスする
ことかできる。
本発明によりは、メーカーや機種ごとによって異なるI
/Oアドレスのちがいにより、プログラム上I/Oアド
レスが異なってしまっても、■/6メモリマツプを任意
に設定変更できるので、プログラムの変更をしなくて済
む効果がある。
/Oアドレスのちがいにより、プログラム上I/Oアド
レスが異なってしまっても、■/6メモリマツプを任意
に設定変更できるので、プログラムの変更をしなくて済
む効果がある。
第1図は本発明I/Oアドレス変換機構の一実施例によ
る構成図、第2図は本発明I/Oアドレス変 ス変換機構の一実施例を適用したパーソナルコンピュー
タの構成図、第3図はI/Oアドレスのメモリマツプの
一実施例を示した構成図である。 0・・・I/Oアドレス変換機構 1・・・メモリマツ
プ設定変換機構 2・・・モード切り換え機構6.4・
・・RAM (ランダムアクセスメモリ)5・・・RO
M (リードオンリーメモリ)/O〜15・・・アドレ
スバス 20〜22・・・データバス 60〜63・・
・アドレスバス 40〜43・・・データバス 5o〜
52・・・データバス 60・・・システムバス 7o
・・・データバス 80・・・ローカルシステムバス
9o・・・ローカルバス /O0・・・MPU(マイク
ロプロセッサユニット) 11o・・・FDC(フロ
ッピーディスクコントローラ) 120・・・HDC(
ハートティスフコントローラ)16o・・・シリアルコ
ントローラ140・・・パラレルコントローラ
る構成図、第2図は本発明I/Oアドレス変 ス変換機構の一実施例を適用したパーソナルコンピュー
タの構成図、第3図はI/Oアドレスのメモリマツプの
一実施例を示した構成図である。 0・・・I/Oアドレス変換機構 1・・・メモリマツ
プ設定変換機構 2・・・モード切り換え機構6.4・
・・RAM (ランダムアクセスメモリ)5・・・RO
M (リードオンリーメモリ)/O〜15・・・アドレ
スバス 20〜22・・・データバス 60〜63・・
・アドレスバス 40〜43・・・データバス 5o〜
52・・・データバス 60・・・システムバス 7o
・・・データバス 80・・・ローカルシステムバス
9o・・・ローカルバス /O0・・・MPU(マイク
ロプロセッサユニット) 11o・・・FDC(フロ
ッピーディスクコントローラ) 120・・・HDC(
ハートティスフコントローラ)16o・・・シリアルコ
ントローラ140・・・パラレルコントローラ
Claims (1)
- 1、デバイスをアクセスする時のI/@O@アドレスに
おいて、I/@O@アドレスのメモリマップ格納機構と
、このメモリマップを設定変更する機構と、複数のメモ
リマップの内、どのメモリマップを選択するかを行なう
モード切り換え機構を具備し、互いに異なるI/@O@
アドレスをもつプログラムを変更することなく動作させ
ることを特徴とするI/@O@アドレス変換機構。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23495288A JPH0283760A (ja) | 1988-09-21 | 1988-09-21 | I/oアドレス変換機構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23495288A JPH0283760A (ja) | 1988-09-21 | 1988-09-21 | I/oアドレス変換機構 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0283760A true JPH0283760A (ja) | 1990-03-23 |
Family
ID=16978832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23495288A Pending JPH0283760A (ja) | 1988-09-21 | 1988-09-21 | I/oアドレス変換機構 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0283760A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05189352A (ja) * | 1992-01-16 | 1993-07-30 | Hitachi Ltd | I/oアドレス変換方式 |
-
1988
- 1988-09-21 JP JP23495288A patent/JPH0283760A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05189352A (ja) * | 1992-01-16 | 1993-07-30 | Hitachi Ltd | I/oアドレス変換方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109863481A (zh) | 用于平台裕度调节和调试的软件模式寄存器访问 | |
US4688172A (en) | Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus | |
JP2561398B2 (ja) | 二重化ディスク制御装置 | |
JPS63121172A (ja) | デイスク制御装置 | |
JPH04220738A (ja) | 高速書き込み方法 | |
JPH0283760A (ja) | I/oアドレス変換機構 | |
JPS60189561A (ja) | メモリアクセス制御方式 | |
JPH03201036A (ja) | マイクロコンピュータ | |
JPH01195552A (ja) | メモリアクセス制御方式 | |
JP3131918B2 (ja) | メモリ装置 | |
JP3367736B2 (ja) | プログラマブルコントローラ | |
JPH01180620A (ja) | ディスク制御装置 | |
JPS6231382B2 (ja) | ||
JPH02245845A (ja) | メモリ領域の切替設定方式 | |
JP2591785B2 (ja) | コンピュータ装置 | |
JPH04116750A (ja) | Dmaメモリ転送装置 | |
JPH1196070A (ja) | メモリ制御回路及びその制御方法並びにその制御プログラムを記録した記録媒体 | |
JPH064469A (ja) | 入出力装置制御方式 | |
JPS6019533B2 (ja) | 制御装置 | |
JPH08212126A (ja) | Dramコントローラ | |
JPH0314019A (ja) | 媒体集合型装置アクセス方式 | |
JPS6058493B2 (ja) | 情報処理装置 | |
JPS6242308B2 (ja) | ||
JPH07319720A (ja) | プロセッサの系切替え方式 | |
JPH03204049A (ja) | メモリ制御装置 |