JPH0283760A - Ｉ／ｏアドレス変換機構 - Google Patents
Ｉ／ｏアドレス変換機構Info
- Publication number
- JPH0283760A JPH0283760A JP23495288A JP23495288A JPH0283760A JP H0283760 A JPH0283760 A JP H0283760A JP 23495288 A JP23495288 A JP 23495288A JP 23495288 A JP23495288 A JP 23495288A JP H0283760 A JPH0283760 A JP H0283760A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- bus
- ram
- memory map
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 17
- 238000010586 diagram Methods 0.000 description 4
- 206010008631 Cholera Diseases 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパーソナルコンピュータのＩ／Ｏメモリマツプ
に係り、特にＩｌｏのメモリマツプを任意ζこ設定する
のに好適なＩ／Ｏアドレス変換機構に関する。
に係り、特にＩｌｏのメモリマツプを任意ζこ設定する
のに好適なＩ／Ｏアドレス変換機構に関する。
従来、パーソナルコンピュータのＩ／Ｏメモリマツプに
ついては、メーカーや機種に依存したＩ／Ｏアドレスで
あった。
ついては、メーカーや機種に依存したＩ／Ｏアドレスで
あった。
上記従来技術は、メーカーや機種に依存せずＩ／Ｏメモ
リアップのＩ／Ｏアドレスを設定変更する点について配
慮がされておらす、Ｉ／Ｏアドレスを用いてコーディン
グしたプログラムｌこついてメーカーや機種ごとζこ曹
き変える問題があったＯ本発明の目的は、Ｉ／Ｏアドレ
スを任意ζこ設定変更でき、プログラムのＩ／Ｏアドレ
ス部分をメカ−や機種ごとに書き変える必ををなくすこ
とｔこある。
リアップのＩ／Ｏアドレスを設定変更する点について配
慮がされておらす、Ｉ／Ｏアドレスを用いてコーディン
グしたプログラムｌこついてメーカーや機種ごとζこ曹
き変える問題があったＯ本発明の目的は、Ｉ／Ｏアドレ
スを任意ζこ設定変更でき、プログラムのＩ／Ｏアドレ
ス部分をメカ−や機種ごとに書き変える必ををなくすこ
とｔこある。
上記目的は、Ｉ／Ｏアドレスのメモリマツプを格納する
機構と、このメモリマツプを設定変更する機構を含むＩ
／Ｏアドレス変換機構を具備すること（こより、達成さ
れる。
機構と、このメモリマツプを設定変更する機構を含むＩ
／Ｏアドレス変換機構を具備すること（こより、達成さ
れる。
Ｉ／Ｏアドレス変侯機構は、ＭＰＵζこよってＩ／Ｏア
ドレスが送られてくると、Ｉ／Ｏアドレス変換機構内の
メモリマツプ格納機構に設定しであるＩ／Ｏアドレスを
Ｉ／Ｏアドレス変換磯猶力）ら送り出すよう（こ動作さ
せる。
ドレスが送られてくると、Ｉ／Ｏアドレス変換機構内の
メモリマツプ格納機構に設定しであるＩ／Ｏアドレスを
Ｉ／Ｏアドレス変換磯猶力）ら送り出すよう（こ動作さ
せる。
それによって、互いに異なったＩ／Ｏアドレスを用いて
コーディングしたプログラムは自分のＩ／Ｏアドレスを
メモリマツプ設定変更機構を使って、Ｉ／Ｏアドレスを
メモリマツプ格納機構（こ前もって設定しておけば、異
なったＩ／Ｏアドレスを用いたプログラムがデバイスを
アクセスする時、Ｉ／Ｏアドレス変換機＃Ｉｔヲ通って
四−のドライバにアクセスできるＯつで、誤動作するこ
とがない０ 〔実施例〕 以下、本発明の実施例を図面により説明する。
コーディングしたプログラムは自分のＩ／Ｏアドレスを
メモリマツプ設定変更機構を使って、Ｉ／Ｏアドレスを
メモリマツプ格納機構（こ前もって設定しておけば、異
なったＩ／Ｏアドレスを用いたプログラムがデバイスを
アクセスする時、Ｉ／Ｏアドレス変換機＃Ｉｔヲ通って
四−のドライバにアクセスできるＯつで、誤動作するこ
とがない０ 〔実施例〕 以下、本発明の実施例を図面により説明する。
第２図ζこ、本発明の■／Ｏ７ドレス変換機構を用いた
パーソナルコンピュータの一実施例を示す、同図〔こお
いて、０は本発明のＩ／Ｏアドレス変換機構、／Ｏはア
ドレスバス、２０はデータバス、６０はアドレスバスで
ある。／Ｏ０はＭＰＵ （マイクロプロセッサ） 、
６［］はシステムバス、７０はｆ−タバスでアル。８０
はローカルシステムバス、 ９ｏハローカルハスであり
、１／ＯはＦＤＣ（フロッピーディスクコントローラ）
、１２０はＨＤＣ（ハードディスクコントローフ）、１
３０ハシリアルコントローラ、１４０はパラレルコント
ローラである。
パーソナルコンピュータの一実施例を示す、同図〔こお
いて、０は本発明のＩ／Ｏアドレス変換機構、／Ｏはア
ドレスバス、２０はデータバス、６０はアドレスバスで
ある。／Ｏ０はＭＰＵ （マイクロプロセッサ） 、
６［］はシステムバス、７０はｆ−タバスでアル。８０
はローカルシステムバス、 ９ｏハローカルハスであり
、１／ＯはＦＤＣ（フロッピーディスクコントローラ）
、１２０はＨＤＣ（ハードディスクコントローフ）、１
３０ハシリアルコントローラ、１４０はパラレルコント
ローラである。
Ｍ Ｐ Ｕ １ｏｏがシリアルコントローラ１５１：Ｎ
Ｃ書き込みを行なうＩ／Ｏ命令を発行した場合の制御と
データω流ｒＬ８同図を用いて以下ｔこ記す。
Ｃ書き込みを行なうＩ／Ｏ命令を発行した場合の制御と
データω流ｒＬ８同図を用いて以下ｔこ記す。
ＩＶｊＰＵｌｏｏから省き込みＩ／Ｏ命令が発行される
。こσつ時、どのデバイスにアクセスすべき力）を示す
ためＩ／Ｏアドレスが一諸（こ送られる４、さらに省き
込みデータも送られる。
。こσつ時、どのデバイスにアクセスすべき力）を示す
ためＩ／Ｏアドレスが一諸（こ送られる４、さらに省き
込みデータも送られる。
コレラの情報ハ、ローカルバス９しシステムバス６０ソ
通り、アドレスζこ関してはアドレスバス１ｏ。
通り、アドレスζこ関してはアドレスバス１ｏ。
データに関してはデータバス７０に送られる。次に、ア
ドレス（こ関してはＩ／Ｏアドレス変換機構０で変換さ
れたＩ／Ｏアドレスがアドレスバス６０に出力サレ、ロ
ーカルシステムバス８０．ローカルバス９０を経て、シ
リアルコントローラ１６０Ｉこデータを書き込む。
ドレス（こ関してはＩ／Ｏアドレス変換機構０で変換さ
れたＩ／Ｏアドレスがアドレスバス６０に出力サレ、ロ
ーカルシステムバス８０．ローカルバス９０を経て、シ
リアルコントローラ１６０Ｉこデータを書き込む。
また、■／Ｏアドレス変換機構０のメモリマツプを設定
変更するζこは、設定変更用のメモリアドレスと設定変
更用のデータが必要である。
変更するζこは、設定変更用のメモリアドレスと設定変
更用のデータが必要である。
ＭＰＵのｒ／Ｏアドレス変換機構０への書き込み命令発
行と一諸にメモリアドレスと設定変更用のデータをそれ
ぞれアドレスバス／Ｏとデータバス２０８通して与え、
メモリマツプの設定変更を行なう０ では、本発明の中心であるＩ／Ｏアドレス変換機構につ
いて第１図に一実施例を示す。
行と一諸にメモリアドレスと設定変更用のデータをそれ
ぞれアドレスバス／Ｏとデータバス２０８通して与え、
メモリマツプの設定変更を行なう０ では、本発明の中心であるＩ／Ｏアドレス変換機構につ
いて第１図に一実施例を示す。
同図において、０はＩ／Ｏアドレス変換機構でこの中の
１と２が本発明の中心であり、１はメモリマツプ設定変
更機構、２はモード切り換え機構。
１と２が本発明の中心であり、１はメモリマツプ設定変
更機構、２はモード切り換え機構。
である。
３．４はＲＡＭ（ランダムアクセスメモリ）。
５はＲＯＭ、 （リードオンリーメモリ）である。／Ｏ
゜１１、１２．１３．１４．１５はアドレスバス、 ２
０．２１ 、２２はデータバス、 ３０．３１ 、６２
．３ろはアドレスバス。
゜１１、１２．１３．１４．１５はアドレスバス、 ２
０．２１ 、２２はデータバス、 ３０．３１ 、６２
．３ろはアドレスバス。
４０、４１ 、４２．４３はデータバス、 ５０．５１
、５２はデーここで、ＲＯＭ ５は、こθＪコンピュ
ータのデフォルトのメモリマツプが格納されている。ま
た、ＲＡＭ３．４は、メモリマツプ設定変更機構によっ
てメモリマツプが格納される。
、５２はデーここで、ＲＯＭ ５は、こθＪコンピュ
ータのデフォルトのメモリマツプが格納されている。ま
た、ＲＡＭ３．４は、メモリマツプ設定変更機構によっ
てメモリマツプが格納される。
したがって、この場合、−度に三種類Ｕ」メモリマツプ
を設定できる。
を設定できる。
それでは、次の三つの場合の制御とデータの流れを同図
を用いて以下に記す。
を用いて以下に記す。
ます、ＲＡＭ３．４とＲＯ］Ｖｌ ５の三つのメモリマ
ツプ０）内、ど囚−つを選択する力）はモード切り換え
機構２によって行なう。
ツプ０）内、ど囚−つを選択する力）はモード切り換え
機構２によって行なう。
例えば、ＲＡＭ３８選ぶさするａ、ＭＰＵ／Ｏ０（第２
図）より、モード切り換え機構２８アクセスするメモリ
アドレスをアドレスバス／Ｏ全通し、才たＲＡＭ３を選
択するデータそデータバス２０ｉ通し送る。さらに、メ
モリアドレスよりアドレスバス１２ヲ通りモード切り換
え機構２がアクセスされ、一方、データはデータバス２
２ヲ通ってモード切り換え機構２に入いる。モード切り
換え機構２はデータをデータバス４０．４１を通してＲ
ＡＭ３７ｉｌ−アクティブ状態にし、ＲＡＩＶ１２ 、
ＲＯＩＶＩ５８ネガティブ状態ｌこする。
図）より、モード切り換え機構２８アクセスするメモリ
アドレスをアドレスバス／Ｏ全通し、才たＲＡＭ３を選
択するデータそデータバス２０ｉ通し送る。さらに、メ
モリアドレスよりアドレスバス１２ヲ通りモード切り換
え機構２がアクセスされ、一方、データはデータバス２
２ヲ通ってモード切り換え機構２に入いる。モード切り
換え機構２はデータをデータバス４０．４１を通してＲ
ＡＭ３７ｉｌ−アクティブ状態にし、ＲＡＩＶ１２ 、
ＲＯＩＶＩ５８ネガティブ状態ｌこする。
こうして、ＲＡ Ｍ ５ 全選択することができる。
次ζこ、このＲＡＭ３にメモリマツプを設定するとした
ら、ＭＰＵ１ｏｏ（第２図）より、ＲＡＭ３をアクセス
するアドレスをアドレスバス／Ｏ．１１を通し、メモリ
マツプ設定変更機構１（０人いる。才た、設定データは
データバス２０．２１より、メモリマツプ設定変更機構
１に入いつ、データバス５０゜５１を通って、ＲＡＭ３
１こ設定される。
ら、ＭＰＵ１ｏｏ（第２図）より、ＲＡＭ３をアクセス
するアドレスをアドレスバス／Ｏ．１１を通し、メモリ
マツプ設定変更機構１（０人いる。才た、設定データは
データバス２０．２１より、メモリマツプ設定変更機構
１に入いつ、データバス５０゜５１を通って、ＲＡＭ３
１こ設定される。
最後（こ、ＲＡＭ３の設定も終了し、ＭＰＵ／Ｏ０（第
２図）からシリアルコントローラ１３０（第２図）へデ
ータ＋Ｖき込む場合について説明する。
２図）からシリアルコントローラ１３０（第２図）へデ
ータ＋Ｖき込む場合について説明する。
この場合、書き込むデータはデータバス７０（第２図）
を通る。したがって、ここではＩ／Ｏアドレスの変換機
構についてのみ記す。
を通る。したがって、ここではＩ／Ｏアドレスの変換機
構についてのみ記す。
アドレスバス／Ｏｔこはシリアルコントローラ１５０（
第２図）のＩ／Ｏアドレスαが入って米たとする。する
と、ＲＡ Ｍ ３がすでｌこモード切り換え機構２によ
り選択されているので、Ｉ／Ｏアドレスαはアドレスバ
ス１３ヲ通りＲＡＭ３へ入いる。そこで、第３図のよう
ｌこ■／′５アドレスαはＩ／ＯアドレスＡに変換され
、アドレスバス３１．３Ｏｆ通す、ローカルシステムバ
ス８０（＄１図）を経て、ローカルバス９０からシリア
ルコントローラ１３０（第２図）にアクセスできる。
第２図）のＩ／Ｏアドレスαが入って米たとする。する
と、ＲＡ Ｍ ３がすでｌこモード切り換え機構２によ
り選択されているので、Ｉ／Ｏアドレスαはアドレスバ
ス１３ヲ通りＲＡＭ３へ入いる。そこで、第３図のよう
ｌこ■／′５アドレスαはＩ／ＯアドレスＡに変換され
、アドレスバス３１．３Ｏｆ通す、ローカルシステムバ
ス８０（＄１図）を経て、ローカルバス９０からシリア
ルコントローラ１３０（第２図）にアクセスできる。
以上のようζこすると、例えば、シリアルコントローラ
１６０のＩ／Ｏアドレスがプロクラム止具なったとして
も、Ｉ／Ｏアドレスの違い８Ｉ／Ｏ７ドレス変換機栴０
で吸収し、正しくシリアルコントローラをアクセスする
ことかできる。
１６０のＩ／Ｏアドレスがプロクラム止具なったとして
も、Ｉ／Ｏアドレスの違い８Ｉ／Ｏ７ドレス変換機栴０
で吸収し、正しくシリアルコントローラをアクセスする
ことかできる。
本発明によりは、メーカーや機種ごとによって異なるＩ
／Ｏアドレスのちがいにより、プログラム上Ｉ／Ｏアド
レスが異なってしまっても、■／６メモリマツプを任意
に設定変更できるので、プログラムの変更をしなくて済
む効果がある。
／Ｏアドレスのちがいにより、プログラム上Ｉ／Ｏアド
レスが異なってしまっても、■／６メモリマツプを任意
に設定変更できるので、プログラムの変更をしなくて済
む効果がある。
第１図は本発明Ｉ／Ｏアドレス変換機構の一実施例によ
る構成図、第２図は本発明Ｉ／Ｏアドレス変 ス変換機構の一実施例を適用したパーソナルコンピュー
タの構成図、第３図はＩ／Ｏアドレスのメモリマツプの
一実施例を示した構成図である。 ０・・・Ｉ／Ｏアドレス変換機構 １・・・メモリマツ
プ設定変換機構 ２・・・モード切り換え機構６．４・
・・ＲＡＭ （ランダムアクセスメモリ）５・・・ＲＯ
Ｍ （リードオンリーメモリ）／Ｏ〜１５・・・アドレ
スバス ２０〜２２・・・データバス ６０〜６３・・
・アドレスバス ４０〜４３・・・データバス ５ｏ〜
５２・・・データバス ６０・・・システムバス ７ｏ
・・・データバス ８０・・・ローカルシステムバス
９ｏ・・・ローカルバス ／Ｏ０・・・ＭＰＵ（マイク
ロプロセッサユニット） １１ｏ・・・ＦＤＣ（フロ
ッピーディスクコントローラ） １２０・・・ＨＤＣ（
ハートティスフコントローラ）１６ｏ・・・シリアルコ
ントローラ１４０・・・パラレルコントローラ
る構成図、第２図は本発明Ｉ／Ｏアドレス変 ス変換機構の一実施例を適用したパーソナルコンピュー
タの構成図、第３図はＩ／Ｏアドレスのメモリマツプの
一実施例を示した構成図である。 ０・・・Ｉ／Ｏアドレス変換機構 １・・・メモリマツ
プ設定変換機構 ２・・・モード切り換え機構６．４・
・・ＲＡＭ （ランダムアクセスメモリ）５・・・ＲＯ
Ｍ （リードオンリーメモリ）／Ｏ〜１５・・・アドレ
スバス ２０〜２２・・・データバス ６０〜６３・・
・アドレスバス ４０〜４３・・・データバス ５ｏ〜
５２・・・データバス ６０・・・システムバス ７ｏ
・・・データバス ８０・・・ローカルシステムバス
９ｏ・・・ローカルバス ／Ｏ０・・・ＭＰＵ（マイク
ロプロセッサユニット） １１ｏ・・・ＦＤＣ（フロ
ッピーディスクコントローラ） １２０・・・ＨＤＣ（
ハートティスフコントローラ）１６ｏ・・・シリアルコ
ントローラ１４０・・・パラレルコントローラ
Claims (1)
- １、デバイスをアクセスする時のＩ／＠Ｏ＠アドレスに
おいて、Ｉ／＠Ｏ＠アドレスのメモリマップ格納機構と
、このメモリマップを設定変更する機構と、複数のメモ
リマップの内、どのメモリマップを選択するかを行なう
モード切り換え機構を具備し、互いに異なるＩ／＠Ｏ＠
アドレスをもつプログラムを変更することなく動作させ
ることを特徴とするＩ／＠Ｏ＠アドレス変換機構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23495288A JPH0283760A (ja) | 1988-09-21 | 1988-09-21 | Ｉ／ｏアドレス変換機構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23495288A JPH0283760A (ja) | 1988-09-21 | 1988-09-21 | Ｉ／ｏアドレス変換機構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283760A true JPH0283760A (ja) | 1990-03-23 |
Family
ID=16978832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23495288A Pending JPH0283760A (ja) | 1988-09-21 | 1988-09-21 | Ｉ／ｏアドレス変換機構 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0283760A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05189352A (ja) * | 1992-01-16 | 1993-07-30 | Hitachi Ltd | Ｉ／ｏアドレス変換方式 |
-
1988
- 1988-09-21 JP JP23495288A patent/JPH0283760A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05189352A (ja) * | 1992-01-16 | 1993-07-30 | Hitachi Ltd | Ｉ／ｏアドレス変換方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109863481A (zh) | 用于平台裕度调节和调试的软件模式寄存器访问 | |
| US4688172A (en) | Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus | |
| JP2561398B2 (ja) | 二重化ディスク制御装置 | |
| JPS63121172A (ja) | デイスク制御装置 | |
| JPH04220738A (ja) | 高速書き込み方法 | |
| JPH0283760A (ja) | Ｉ／ｏアドレス変換機構 | |
| JPS60189561A (ja) | メモリアクセス制御方式 | |
| JPH03201036A (ja) | マイクロコンピュータ | |
| JPH01195552A (ja) | メモリアクセス制御方式 | |
| JP3131918B2 (ja) | メモリ装置 | |
| JP3367736B2 (ja) | プログラマブルコントローラ | |
| JPH01180620A (ja) | ディスク制御装置 | |
| JPS6231382B2 (ja) | ||
| JPH02245845A (ja) | メモリ領域の切替設定方式 | |
| JP2591785B2 (ja) | コンピュータ装置 | |
| JPH04116750A (ja) | Ｄｍａメモリ転送装置 | |
| JPH1196070A (ja) | メモリ制御回路及びその制御方法並びにその制御プログラムを記録した記録媒体 | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPS6019533B2 (ja) | 制御装置 | |
| JPH08212126A (ja) | Ｄｒａｍコントローラ | |
| JPH0314019A (ja) | 媒体集合型装置アクセス方式 | |
| JPS6058493B2 (ja) | 情報処理装置 | |
| JPS6242308B2 (ja) | ||
| JPH07319720A (ja) | プロセッサの系切替え方式 | |
| JPH03204049A (ja) | メモリ制御装置 |