JPH0277159A - 薄膜半導体素子 - Google Patents

薄膜半導体素子

Info

Publication number
JPH0277159A
JPH0277159A JP63229456A JP22945688A JPH0277159A JP H0277159 A JPH0277159 A JP H0277159A JP 63229456 A JP63229456 A JP 63229456A JP 22945688 A JP22945688 A JP 22945688A JP H0277159 A JPH0277159 A JP H0277159A
Authority
JP
Japan
Prior art keywords
layer
amorphous silicon
ohmic contact
group
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63229456A
Other languages
English (en)
Inventor
Akira Miki
明 三城
Kenji Komaki
賢治 小巻
Naoki Ikeda
直紀 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP63229456A priority Critical patent/JPH0277159A/ja
Publication of JPH0277159A publication Critical patent/JPH0277159A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 11上立且ユ分1 本発明は薄膜半導体素子、より詳細にはアモルファス絶
縁層、アモルファスシリコンから構成される半導体層お
よびオーミックコンタクト層を含む薄膜半導体素子であ
って、例^ばアクティブマトリクス駆動方式のフラット
パネル形デイスプレィなどに応用されるものに関する。
え米二弦l 近年高度情報化が進むにつれ、映像表示用のデイスプレ
ィの分野においてはより一層の高精細化および高輝度化
が望まれている。現在は家庭用やその他はとんどの分野
においてCRT (陰極線管)がその主流を占めている
。しかし小形、軽量、低消費電力でしかも高画質化が可
能なフラットパネル形デイスプレィへの要望が高まって
きている。フラットパネル形デイスプレィのうち液晶を
用いたLCDは現在もっとも広(用いられ将来性の高い
デイスプレィである。このLCDの駆動方式として、単
純マトリスクス駆動方式やアクテイブマトリクス駆動方
式があり、このうちアクティブマトリクス駆動方式は各
画素ごとにスイッチ素子を配設して各画素を独立的に駆
動制御するものである。したがって各画素ごとに100
%近いデユーティ比で駆動でき、画素のコントラスト比
を大きく取ることが可能である。
スイッチ素子としてアモルファスシリコンを用いた薄膜
トランジスタ(TPT)形は大面積化が可能であり、し
かも低コストで製作できることから有望視され多くの研
究がなされている。アモルファスシリコンを用いた薄膜
トランジスタ(TPT)形デイスプレィの特徴としては
大面積化が可能であること、比較的低温プロセス(30
0℃前後)で製作できることから安価なガラス基板が使
用可能であること、連続的な成膜により膜界面の清浄性
が保たれることなどが挙げられる。
以上のことから駆動方式としてアクティブマトリクス駆
動方式を採用し、アモルファスシリコンを用いた薄膜ト
ランジスタ(TPT)形デイスプレィは今後のニューメ
ディア用のデイスプレィ候補としてその発展が期待され
ている。
次に従来のアモルファスシリコン薄膜半導体素子(TP
T)の構造を第4図に示す。
ガラス基板11の上面(第4図中上側)にはゲート電極
12がパターニングされており、このゲート電極12の
上面にはゲート絶縁膜13が積層形成されている。さら
にこのゲート絶縁膜13の上面にはアモルファスシリコ
ン層14が積層形成され、このアモルファスシリコン層
14の上面にはオーミックコンタクト層としての00ア
モルファスシリコン層15が積層形成されている。この
n′アモルファスシリコン層I5の上面にはさらにドレ
イン電極16が積層形成され、このドレイン電極16の
水平方向に対向してゲート電極12を挟んだ所定箇所に
はソース電極17が形成されている。またドレイン電極
16とソース電極17の間には保護膜18が形成されて
いる。ここでオーミックコンタクト層としてのn1アモ
ルファスシリコン層15はゲート電極12上のチャンネ
ル部に誘起された電子を迅速にソース電極17またはド
レイン電極16に輸送するとともにチャンネル部に蓄積
された正孔の流れ(オフ電流)を阻止し、リーク電流を
低減させる働きを有する6が ンしよ と る、:I 
φ 上記したようなアモルファスシリコンTPTのアモルフ
ァスシリコン層14は可視光に対する良好な光導電体で
あり、アモルファスシリコンTPTを用いたTFTLC
Dでは背面光(バックライト)を用いているため、この
背面光がアモルファスシリコン層14を励起し、キャリ
アを発生することによりゲート電圧買時のドレイン電流
(オフ電流)を上昇させる。オフ電流が上昇するとTP
Tのオンオフ比が低下し、LCDの表示特性を劣化させ
ることとなる。すなわち、アモルファスシリコンTFT
LCDにおいては、液晶層に電荷を一定時間掛けること
により、文字または画像表示を行なっているが、オフ電
流が大きいと、これがリーク電流として動き一定時間の
間、液晶層に蓄積された信号電荷を保持することが不可
能となり、コントラスト比の低下や画像の安定性の低下
が著しくなる。したがってコントラスト比の高い良好な
表示特性を得るためには、背面光照射時の光キャリアに
よるオフ電流の少ない、安定した特性を有するアモルフ
ァスシリコンTPTを作成することが重要な課題となる
ロ 占  ゛するための 本発明はかかる問題点に鑑みて発明された薄膜半導体素
子であって、アモルファス絶縁層、アモルファスシリコ
ンから構成される半導体層およびオーミックコンタクト
層を含み、前記オーミックコンタクト層が元素の周期律
表の第IV族に属する元素の少なくとも2種および第V
族に属する元素の少なくとも1種を含有していることを
特徴としている。
またアモルファス絶縁層、アモルファスシリコンから構
成される半導体層およびオーミックコンタクト層を含む
薄膜半導体素子であって、前記オーミックコンタクト層
が元素の周期律表の第IV族に属する元素の少なくとも
2種および第V族に属する元素の少なくとも1種を含有
するとともに前2半導体層のチャンネル部以外の部分の
厚さがチャンネル部の厚さに比較して薄く形成されてい
ることを特徴とするものである。
アモルファスシリコンTPTに背面光を照射して光キヤ
リア発生に基づくオフ電流特性を測定したところ、光照
射時のオフ電流はゲート電極12とドレイン電極16と
の間、またはゲート電極12とソース電極17との間の
重なり幅に比例して増大してゆくことが判明した。すな
わち光キャリアは主としてゲート電極12とドレイン電
極16との間、またはゲート電極12とソース電極17
との間の接合部のアモルファスシリコン層14内で発生
し、ドレイン1i極I6とソース電極17の間の電界に
よってドリフl−してゆくものと考えられる。
そこで本発明では、光照射時の光キャリアがもっとも発
生しやすいn3アモルファスシリコン層(オーミックコ
ンタクト層)近傍において光キャリアの発生を阻止する
とともに散乱光を吸収するために、前記オーミックコン
タクト層に元素の周期律表の第IV族に属する元素の少
なくとも2種および第V族に属する元素の少なくとも1
柿を含有させ、あるいは前記オーミックコンタクト層が
元素の周期律表の第IV族に属する元素の少なくとも2
種および第V族に属する元素の少なくとも1種を含有す
るとともに前記半導体層のチャンネル部以外の部分の厚
さがチャンネル部の厚さに比較して薄く形成された薄膜
半導体を形成することとした。
以下本発明にかかる薄膜半導体素子の構成を詳述する。
なお従来例と同一構造の部分については同一の符合を付
すこととする。
ガラス基板11の上面(第1図中上側)にはゲート電極
12がバターニングされている。このゲート電極12は
Cr、Mo、Ta、AlまたはN1crlllあるいは
これらの積層膜から構成されている。このゲート電極1
2の厚みは膜材料、目的とするTPTの構造あるいは配
線抵抗などにより決定されるが、本発明においては、3
00人ないし3000A、より望ましくは500人ない
し1500人の範囲で決定される。
上記ゲート電極12の上面にはゲート絶縁膜13が積層
形成されている。このゲート絶縁膜13としては比抵抗
が高くしたがって絶縁性に優れ高耐圧でかつ界面特性の
良好な薄膜が用いられる。
このような条件を満たすゲート絶縁1113として本発
明ではプラズマCVD法(グロー放電分解法)により形
成されるSiN膜、SiO膜、または5iON膜あるい
は他の形成法例えばスパッタリング法などにより作製さ
れるTa2O,1II1.Al2O3膜あるいはこれら
の積層膜を用いることができる。ゲート絶縁膜13とし
て例えばSiN膜を用いる場合にはシラン系のガス例え
ばS r )I 4とN Hsとの混合ガスまたはN2
との混合ガス、あるいはS i H4とNH,とN2と
の混合ガスをプラズマCVD法により分解堆積して形成
することができる。5iNllを用いる場合には基板温
度が膜特性に大きな影響を及ぼすところ、基板温度を通
常250℃以上、より望ましくは300℃以上とするこ
とが好ましい9本発明におけるゲート絶縁膜13の膜厚
は目的とするTPT特性を得るためにそれぞれ決定され
るが、通常は500人ないし5000人が望ましく、よ
り望ましくは1000人ないし3000人の範囲である
ゲート絶縁膜13の上面にはアモルファスシリコン層2
0が積層形成されている。アモルファスシリコン層20
は半導体層であり1通常プラズマCVD法によりシラン
系のガスを用いて容易に形成できる。このアモルファス
シリコン層20は後記するオーミックコンタクト層(ロ
゛アモルファスシリコン層)21の下部においては光照
射時の光電流の発生を低減するためにチャンネル部分の
厚さよりは薄く形成されており、薄い部分の厚みとして
は500Å以下とすることが望ましく、より望ましくは
300Å以下の範囲が良い。
アモルファスシリコン層20のチャンネル部の膜厚はT
PTのオフ電流および光照射時の光電流に太き(依存す
る0本発明では通常100人ないし3000人が採用さ
れ、より望ましくは200人ないし1000人の範囲で
ある。成III 2M度としては良好な膜特性を得るた
めに100℃ないし400℃が望ましく、より望ましく
は200℃ないし300℃の範囲である。
前記アモルファスシリコン層20の上面にはn0アモル
ファスシリコン:60層21がオーミックコンタクト層
として積層形成されている。
このn9アモルファスシリコン二Ge層21はキャリア
である電子の走行性を容易にし、かつ正孔の流れを阻止
する目的で形成されるものである。さらには背面光照射
時の光を吸収し、光の散乱を防止する役目も有している
。このn0アモルファスシリコン二Ge層21は主とし
てシラン系のガス例えばS i Haと、Geを含むガ
ス例えばG e H4と、さらにはドーピングガスであ
るPH1との混合ガスにより形成される。n°アモルフ
ァスシリコン:60層21の電気的特性としては暗比抵
抗が10’Ω・cmないしlOΩ・Cl11であること
が望ましく、より望ましくは10’Ω・cmないし10
2Ω・cmの範囲である。また活性化エネルギーとして
は0.4eVないし0.1eVが望ましく、より望まし
くは0.3eVないし0.2eVの範囲が良い。n0ア
モルファスシリコン=Ge層21の膜厚は膜のはがれ防
止などのために適切に決定する必要があるが、通常は1
00人ないし2000人が望ましく、より望ましくは2
00人ないし1000人の範囲である。
またn″″アモルファスシリコン=Ge層21中21中
るGe含有量としては10原子%ないし70原子%が望
ましく、より望ましくは20原子%ないし40原子%が
良い。さらに光学的バンドギャップとしては1.6eV
ないし1.OeV(775mmないし1200mm)の
範囲が望ましく、より望ましくは1.5eVないし1.
1eV (830mmないし1100mm)の範囲が望
ましい。
n′″アモルファス°シリコン;60層21成膜に際し
ては、プラズマCVD装置内の基板温度は高い場合のほ
うが良好な特性が得られるが、本発明においては下地膜
の損傷、プロセス上の温度の制約等を考慮すると100
℃ないし400℃であることが望ましく、より望ましく
は120℃ないし300℃の範囲である。
なおアモルファスシリコンに混合される元素としては上
記したGeのほか元素の周期律表における第IV族の元
素、例えばSn等を使用することができる。
前記n′″アモルファスシリコン;GeJ!21+7)
第1図中上面にはさらにドレイン電極16が積層形成さ
れこのドレイン電極16と水平方向に対向してゲート電
極12を挟んだ所定箇所にはソース電極17が形成され
ている。
ドレイン電極16およびソース電極17は通常高融点金
属とAtとの積層構造とすることによって特性の安定化
が図られており、例えばCr / AI 、 Mo/A
 I 、 T i/A 1などが用いられる。
高融点金属の膜厚としては膜のはがれなどを考慮して1
00人ないし1000人とするのが望ましく、より望ま
しくは10OAないし500人の範囲とするのが良い、
またAIの厚みとしては1μm程度となすのが良い。
前記アモルファスシリコン層20のチャンネル部の上面
には保護膜18が形成されており、この保護膜18はチ
ャンネル部の、湿気や汚染によるTPTの劣化を防止す
る目的で形成されている。
通常プラズマCVD法によるSiN膜が用いられる。保
護膜18の形成法は上記したゲート絶縁膜13のSiN
膜と同様の方法で作成され、膜厚は500人ないし50
00人の範囲であることが望ましく、より望ましくは1
000人ないし3000人の範囲である。
■ 本発明における薄膜半導体素子では、光照射時の光キャ
リアがもっとも発生しやすいアモルファスシリコン層2
0近傍のオーミックコンタクト層21に、シリコン原子
以外に周期律表の第IV族に属する元素の少なくとも1
種を含有させるとともに周期律表第V族に属する元素の
少なくとも1種を含有させることにより、このオーミッ
クコンタクト層21が光学的バンドギャップが狭く可視
光に対する光感度が低い層となり、散乱光が上記オーミ
ックコンタクト層21に吸収され、光キャリアの発生が
抑制される作用を有する。
またアモルファスシリコンl1J20のチャンネル部以
外の部分の厚さがチャンネル部の厚さに比較して薄く形
成されているので、光キャリアの発生がアモルファスシ
リコン層20の厚さに比例するところ、このアモルファ
スシリコン層20内において発生する光キヤリア自体の
発生が抑制される作用を有する。
夫上旦 以下、本発明にかかる実施例を説明する。
充分に洗浄した5インチ角のガラス基板11にゲート電
極12用のCrを1200人蒸着させ、その後ホトエツ
チングによりゲート電極12のパターンを形成した。T
PTとしてのチャンネル長さは811m 、チャンネル
幅は100μmとなした。その後ガラス基板11をプラ
ズマCVD装置内にセットし、真空容器内を排気すると
ともにガラス基板11を加熱し、加熱温度を300℃に
設定した。真空容器内の真空度が10−’Torr以下
となったところで排気系を拡散ポンプ(DP)からメカ
ニカルブースターポンプ(MBP)に切り替^るととも
にマスフローコントローラー(MFC)を介して100
%S iHaをIOSCCM、NH,を50SCCMそ
れぞれ流して反応圧力を0.5Torrとなるように調
節した。圧力が一定となったところで13.56 M 
[(、のRFパワーを50W印加して20分間SiNの
ゲート絶縁膜13を形成した。このように形成されたゲ
ート絶縁III l 3は屈折率が1.81.光学的バ
ンドギャップ(Eg)が5. leV、比誘電率が6.
1であった。また膜厚は3000人であった。
次に同一のプラズマCVD装置内でSiNのゲート絶縁
膜13上にアモルファスシリコン層20の半導体層を1
200人形成した。形成条件は100%SiH4をIO
5ccM、反応圧力02TorrでRFパワー100W
とした。成膜時間は10分間であった。以上の様にして
形成されたアモルファスシリコン層20は電気的特性と
して、暗比抵抗ρd=lX10”Ω・cm、活性化エネ
ルギーEa=0.7eV、光学的特性と12て光学的バ
ンドギャップE g = 1.75e Vであった。
その後ガラス基板11をプラズマCVD装置より取り出
し、ホトエツチングにより、チャンネル部の部分はすべ
て残し、他の部分すなわちソース電極17とドレイン電
極16の下部となる部分のアモルファスシリコン層20
の厚さを200人のみ残した。
ホトエツチングの後、ガラス基板11を再びCvD装置
内にセットし、基板温度を250℃に設定してn0アモ
ルファスシリコン二Ge層21の形成をした。形成条件
は100%S i H4を1105CC,10%H,ベ
ースのG e Haを50SCCM、1%H2ベースの
PH,をIO5ccMそれぞれ流し1反応圧力0.2 
Torr、RFパワー100Wで10分開成膜を行なっ
た。膜厚は1000人となした0以上のようにして形成
されたn1アモルファスシリコン;60層21の特性は
ρd=2X I O3Ω・cm、活性化エネルギーEa
 = 0.15e V 、光学的特性として光学的バン
ドギャップEg=1.3eVであった。
またGe含有量は30原子%であった。
CVD装置による上記薄膜の形成の後、ガラス基板11
を真空蒸着装置内にセットしドレイン電極16およびソ
ース電極17となるCrをタングステンポート加熱によ
り300人形成した。次に上記試料をホトエツチングに
より、チャンネル上部のCrを酸によりエツチングし、
さらにn0アモルファスシリコン;60層21およびア
モルファスシリコン層20をHF:HNO,:CH3C
O0HU液によりエツチングした。レジストを除去洗浄
後再び基板ガラス基板11を真空蒸着装置内にセットし
、タングステンボート加熱によりAIを試料全面に1.
0μm形成した。その後再びホトエツチングによりチャ
ンネル上部のAtをリン酸系水溶液によって除去した。
以上の様にして作成されたアモルファスシリコンTFT
アレイの電気的特性を評価したところ以下の様であった
初期特性 電界効果移動度 0.4 cm2/V・secしきい値
電圧  1.5v オン電流  Vg:15V時  2xlO−’A次に背
面光照射時のオフ電流の結果を示す。
背面光2000ルクスの照度において、Vg=OV、V
d=lOV時  lXl0−”AVg=−10V、Vd
=lOV時8XIO−”AまたVg−I d特性を第2
図に示す。
以上のように背面光照射時においても良好なオンオフ特
性を示した。
比較1 プラズマCVD装置内でSiNのゲート絶縁膜13上に
アモルファスシリコン層の半導体層を1200人形成し
た。この層はホトエツチングを施さず、チャンネル部の
部分および、他の部分すなわちソース電極17とドレイ
ン電極16の下部となる部分もそのまま残した。
この上部にGeを含有しない通常のオーミックコンタク
ト層15を形成した。このオーミックコンタクト層15
の形成条件は100%SiH4を1105CC,1%H
,ベースのP Hsを205CCMそれぞれ流し、反応
圧力0.2Torr、RFパワーtoowでゲート電極
5分間成膜を行なった。膜厚は500人となした0以上
のようにして形成されたオーミックコンタクト層15の
特性はρd=2xlo”Ω・cm、活性化エネルギーE
a=0.2eVであった。
他の条件はすべて上記した実施例と同一の条件でアモル
ファスシリコンTPTを形成した。
この比較例の電気的特性を以下に示す。
初期値 電界効果移動度  0.5cm2/V−secしきい値
電圧   !、5 V オン電流 Vg=15V時   2xlO−’A次に背
面光照射時のオフ電流の結果を示す。
背面光2000ルクスの照度において、Vg=OV、V
d=lOV時   lXl0−’AVg=−10V、V
d=10V時 3xlO−’AまたVg−Id特性を第
3図に示す。
以上のように背面光照射時におけるオフ電流は非常に大
きく、オンオフ特性の低下が顕著となりているのが認め
られる。
l且五盈速 以上の説明により明らかな如く、本発明にかかる薄膜半
導体素子にあっては、アモルファス絶縁層、アモルファ
スシリコンから構成される半導体層およびオーミックコ
ンタクト層を含み、前記オーミックコンタクト層が元素
の周期律表の第IV族に属する元素の少なくとも2種お
よび第V族に属する元素の少なくとも1種を含有してい
るので、光照射時の光キャリアがもっとも発生しやすい
アモルファスシリコン層近傍のオーミックコンタクト層
が光学的バンドギャップが狭く可視光に対する光感度が
低い層となり、散乱光が上記オーミックコンタクト層に
吸収され、光キャリアの発生が抑制されることとなる。
したがって、背面照射時においても良好なオンオフ特性
を有する薄膜半導体素子を形成することができる。
また前記オーミックコンタクト層が元素の周期律表の第
IV族に属する元素の少なくとも2種および第V族に属
する元素の少なくとも1種を含有するとともに前記半導
体層のチャンネル部以外の部分の厚さがチャンネル部の
厚さに比較して薄く形成されているので、光キャリアの
発生がアモルファスシリコン層の厚さに比例するところ
、このアモルファスシリコン層内において発生する光キ
ヤリア自体の発生が抑制される作用をも有し、従ってか
かる構成のものでは背面照射時においてもよりいっそう
良好なオンオフ特性を有する薄膜半導体素子を形成する
ことができる。
【図面の簡単な説明】
第1図は本発明に係る薄膜半導体素子の一実施例を示す
断面図、第2図はVg−Id特性を示す図、第3図は比
較例におけるVg−Id特性を示す図、第4図は従来例
を示す断面図である。 13・・・ゲート絶縁膜(アモルファス絶縁層)、20
・・・アモルファスシリコン層(半導体層)、21・・
・n4アモルファスシリコン;Ge層Cオーミックコン
タクト層) 第1図 第4図 第2図 Vg(い

Claims (2)

    【特許請求の範囲】
  1. (1)アモルファス絶縁層、アモルファスシリコンから
    構成される半導体層およびオーミックコンタクト層を含
    む薄膜半導体素子であって、前記オーミックコンタクト
    層が元素の周期律表の第IV族に属する元素の少なくとも
    2種および第V族に属する元素の少なくとも1種を含有
    していることを特徴とする薄膜半導体素子。
  2. (2)アモルファス絶縁層、アモルファスシリコンから
    構成される半導体層およびオーミックコンタクト層を含
    む薄膜半導体素子であって、前記オーミックコンタクト
    層が元素の周期律表の第IV族に属する元素の少なくとも
    2種および第V族に属する元素の少なくとも1種を含有
    するとともに前記半導体層のチャンネル部以外の部分の
    厚さがチャンネル部の厚さに比較して薄く形成されてい
    ることを特徴とする薄膜半導体素子。
JP63229456A 1988-09-13 1988-09-13 薄膜半導体素子 Pending JPH0277159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63229456A JPH0277159A (ja) 1988-09-13 1988-09-13 薄膜半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63229456A JPH0277159A (ja) 1988-09-13 1988-09-13 薄膜半導体素子

Publications (1)

Publication Number Publication Date
JPH0277159A true JPH0277159A (ja) 1990-03-16

Family

ID=16892487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63229456A Pending JPH0277159A (ja) 1988-09-13 1988-09-13 薄膜半導体素子

Country Status (1)

Country Link
JP (1) JPH0277159A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084932B1 (en) 1999-12-28 2006-08-01 Johnson Controls Technology Company Video display system for a vehicle
JP2006243270A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd 画像表示装置の取付装置及びこれを備えた床頭台
JP2007303255A (ja) * 2006-05-15 2007-11-22 Tachikawa Blind Mfg Co Ltd 日射遮蔽装置のリモコン装置
JP2014013913A (ja) * 2008-08-21 2014-01-23 Samsung Display Co Ltd 薄膜トランジスタ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084932B1 (en) 1999-12-28 2006-08-01 Johnson Controls Technology Company Video display system for a vehicle
JP2006243270A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd 画像表示装置の取付装置及びこれを備えた床頭台
JP2007303255A (ja) * 2006-05-15 2007-11-22 Tachikawa Blind Mfg Co Ltd 日射遮蔽装置のリモコン装置
JP2014013913A (ja) * 2008-08-21 2014-01-23 Samsung Display Co Ltd 薄膜トランジスタ及びその製造方法

Similar Documents

Publication Publication Date Title
JP4341062B2 (ja) 薄膜トランジスタおよびその製造方法
KR19990006212A (ko) 박막 트랜지스터 및 그의 제조 방법
US6124153A (en) Method for manufacturing a polysilicon TFT with a variable thickness gate oxide
CN105047567A (zh) 一种薄膜晶体管及其制作方法
US7015122B2 (en) Method of forming polysilicon thin film transistor
US11469329B2 (en) Active switch, manufacturing method thereof and display device
KR19990006206A (ko) 박막 트랜지스터 및 그의 제조방법
JPH0277159A (ja) 薄膜半導体素子
JPH01309378A (ja) 薄膜半導体素子
KR100328126B1 (ko) 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법
JP3029288B2 (ja) 液晶表示装置
JPH06169086A (ja) 多結晶シリコン薄膜トランジスタ
KR100539583B1 (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
CN100555587C (zh) 低温多晶硅薄膜晶体管及其制造方法
TW560001B (en) Method of forming reflective liquid crystal display and driving circuit
JPH0247633A (ja) マトリックス型液晶表示パネル
JPH07263704A (ja) 薄膜トランジスタおよびその製造方法
JPH0277164A (ja) 薄膜半導体素子
KR20040050768A (ko) 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법
KR970010689B1 (ko) 액정표시소자용 박막트랜지스터
JPH02201966A (ja) 薄膜半導体素子
JPH01309379A (ja) 薄膜半導体素子
KR100261680B1 (ko) 박막 트랜지스터의 제조방법
JP2505662B2 (ja) 薄膜トランジスタの製造方法
KR100790934B1 (ko) 박막트랜지스터 및 그 제조방법