JPH027670A

JPH027670A - 画像読取り装置

Info

Publication number: JPH027670A
Application number: JP62304795A
Authority: JP
Inventors: Haruhiko Fukuda; 福田　晴彦
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1987-12-02
Filing date: 1987-12-02
Publication date: 1990-01-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】く利用分野〉本発明は、複数のラインセンサの白バランスを調整しな
がら原稿を読取る画像読取りＨ置に間する。

〈従来技術〉デジタル複写機、ファクシミリ、画像ファイル装置なと
で用いられる画像読取り装置としては、従来、第１１図
に示すものが知られている。

この図に示す画像読取り装置は、カラーＣＣＤアレーｌ
と、アナログ処理部２と、Ａ／Ｄ変換部３と、デジタル
処理部４と、インターフェース部５と、タイミング制御
部６とを備えており、原稿が挿入されたとき、この原稿
を１ライン単位で読取ってＲＧＢカラー信号を生成し、
これを出力しする。

カラーＣＣＤアレーｌは、第１２図に示すように千鳥足
状に配置される５つのカラーＣＣＤ７ａ〜７ｅと、カラ
ーＣＣＤ７ａの撮像範囲内に配置される白バランス調整
用の基板１６とをイーえており、駆動電圧が供給された
とき、各カラーＣＣＤ７ａ〜７ｅによって、１ライン単
位で画像を読取るとともに、タイミング制御部６から供
給されるラインシフト信号φｖ１〜φｖ７に同門させて
撮像結果（ライン画像）をアナログ処理部２に供給する
。なお、これらカラーＣＣＤ７ａ〜７ｅは、各々千鳥足
４大（こｒＪＩ！置されることにより、これらカラーＣ
ＣＤ７ａ〜７ｅの各ダミー画素部分（第１３図参照）の
画像を他のカラーＣＣＤの有効画素部分によって読取れ
るようになっている。

アナログ処理部２は、第１４図に示すように第１補正回
路８ａ〜第５補正回路８ｅ４−備えており、前記カラー
ＣＣＤアレー１か４５供給される画素信号に対してシェ
ーディング補正、暗電流補正、白レベル補正なとの各種
補正を行ない、これによって得られた画素信号をＡ、／
Ｄ変換部３に供給する。

この場合、第１補正回路８ａは、画素取込み回路９と、
ＡＣＣ回路ｌＯと、シェーディング補正回路１１と、暗
電流補正回路１２と、臼レベル算出・白レベル補正回路
１３とを備えており、前記カラーＣＣＤ７ａから供給さ
れる画素信号に対してシェーディング補正、暗電流補正
、白レベル補正なとの各種油ｉＥを行なうとともに、こ
の画素信号に対する増幅率αを求めたり、白レベル補正
値βを求めたりする。

画素取込み回路９は、前記カラーＣＣＤ７ａから画素信
号が供給される毎に、これを取込んでＡＧＣ回路ｌＯに
供給する。

ＡＧＣ回路ＩＯは、自バランス指示を示す信号ＷＢが供
給されたとき、前記画素取込み回路９から供給される画
素信号の値に対する最適な増幅率αを求めて、これを第
２補正回路８ｂ〜第５補正回Ｖ３８ｅに供給するととも
に、前記信号ＷＢが再度、供給されるまでこの増幅率α
で前記画素信号を増幅し、これをシェーディング補正回
路１１に供給する。

シェーディング補正回路１１は、Ａ／Ｄ変換部：３から
供給されるシェーディング補正データ５ＨＤＩに基づい
て前記ＡＣＣ回路１０から供給される画素信号の値を補
正し、これを暗電流補正回路Ｉ２に供給する。

暗電流補正回路１２は、信号ＤＳが供給されたとき、前
記シェーディング補正回路１１から供給される画素信号
の値に基ついて暗電流補正値γを算出し、前記信号ＤＳ
が再度、供給されるまでこの暗電流補正値γで前記画素
信号の値を補正し、これを臼レベル算出・白レベル補正
回路１３に供給する。

臼レベル算出・白しヘ・ル補正回路１３は、信号Ｗｅが
供給されたとき、前記暗電流補正回路１２がら供給され
る画素信号に基づいて白レベル補正値βを求めて、これ
を第２補正回路８ｂ〜第５補正回路８ｅに供給するとと
もに、前記信号−〇が再度、供給されるまてこの白レベ
ル補正値βで前記画素信号の値を補正し、これをＡ／Ｄ
変換部３に供給ずろ。

また第２補正回路８　ｂは、画素取込み回路９と、プリ
アンプ回路１５と、シェーディング補正回路１１と、暗
電流補正回路１２と、白レベル補正回路１４とを備えて
おり、信号Ｏ５が供給されたとき、暗電流補正値γを算
出し、前記信号ＤＳが再度、供給されるまでこの暗電流
補正値γて前記カラーＣＣＤ７ｂから供給され、る画素
１ａ号の値を補正たり、前記第１補正回路８ａから供給
される増幅率αや、白１ノヘル補正値βて前記画素信号
を増幅したり、白レベル補正したり、前記Ａ／Ｄ変換部
３から供給されるシェープインク補正データ５ＨＤ２に
基づいて前記画素信号の値をシェーディング補正したり
する。そして、これらの各補正処理が終了した画素信号
をＡ／Ｄ変換部３に供給する。

また第３補正回路８０〜８ｅも、前記第２補正回路８ｂ
と同様に構成されており、前記カラーｃｃＤ７ｃ〜７ｅ
から供給される画素信号に対して各補正処理を行なうと
ともに、これによって得られた画素信号をＡ／１〕変換
部３に供給する。

Ａ／Ｄ変換部３は、前記アナ［コグ処理部２がら供給さ
れる各画素信号をＡ／Ｄ変換する変換器を備えており、
自バランス調整時には前記アナログ処理部２から供給さ
れる各画素信号をＡ／Ｄ変換してシェーディング補正デ
ータ５ＨＤＩ〜５ＩＩ０５を生成し、次の白バランス調
整時までこれら各シェーディング補正データ５１１０１
〜５ＨＤ５をｆ７持しながら、これらの各位を前記アナ
ログ処理部２に供給する。

また、画像取込み時には、面記アナログ処理部２から供
給される画素信号をＡ／Ｄ変換して画像データを生成し
、これをデジタル処理部４に供給する。

デジタル処理部４は、前記画像データを処理してＲＧＢ
カラー信号を生成し、これをインターフェース部５に供
給する。

インターフェース部５は、前記デジタル処理部４から供
給されるＲＯＢカラー信号から所定形式ＲＧＢカラー信
号を生成し、これを次段装置（図示は、省略する）に供
給する。

またタイミング制御部６は、各種タイミング発生回路を
備えており、前記カラーＣ（１）アレーｌ〜インターフ
ェース部５を次に述べるように動作させる。

まず、タイミング制御部６は第１５図（ａ）に示す如く
カラーＣＣＤアレー１を構成する各カラー−ＣＣＤ７ａ
〜７ｅにシフトゲート信号ＳＨを供給してこれらカラー
ＣＣＤ７ａ〜７ｅによって撮像された各ライン画像を出
力可能状態にする。

次いて、タイミンク制御部６は第１５図（１））に示す
如くこれらカラーＣＣＤ７ａ〜７ｅに２相りロック信号
φＡ、φＢを供給して、第１５図（Ｃ）に示すようにこ
れら各カラーＣＣＤ７ａ〜７ｅからダミー画素部分の画
素を１画素単位で出力させるとともに、このダミー画素
部分の画素を出力させている途中で、第１５図（ｄ）に
示す如くアナログ処理部２に信号０５を供給して暗電流
補正を行なわせる。

この後、各カラーＣＣＤ７ａ〜７ｅから有効画素が出力
され始めたとき、タイミング制御部６は第１５図（ｅ）
に示す如くアナログ処理部２に信号νＢを供給して各カ
ラーＣＣＤ７ａ〜７ｅから出力される画素信号の自バラ
ンスを補正させながら、これら各カラーＣＣＤ７ａ〜７
ｅの出力に基づいてＲＧＢカラー信号を生成させる。

そして、ｌライン分の画像の処理が終了したとき、タイ
ミング制御部６は第１５図（ｆ）に示す如く各カラーＣ
ＣＤ７ａ〜７ｅにラインシフト信号φｖ１〜φｖ７を供
給して、これらカラーＣＣＤ７ａ〜７ｅによって撮像さ
れた１ライン分の画像を素子内に記便させるととも、次
の撮像動作を開始させる。

この後、上述した動作を繰り返して、原稿を読取る。

く目的〉ところでこのような従来の画像読取り装置においては、
カラーＣＣＤ７ａの視野内に白バランス：Ａ移用の基板
１６を配置し、この基板１６を撮像して得られた自レベ
ル補正値βに基づいてこのカラーＣＣＤ７ａや、他のカ
ラーＣＣＤ７１）　〜７ｅの自バランス調整を行なフて
いるので、ＡＧＣ回路１０の増幅率αが安定するまで、
第１６図に示す如くこれらカラーＣＣＤ７ａ〜７ｅのつ
なぎ目部分で出力波形歪みが発生する。

本発明は上記の事情に鑑み、白レベル補正値βの値が変
動しても、各カラーＣＣＤのつなぎ目部分において出力
波形が歪まないようにすることができる画像読取り装置
を提供することを目的としている。

く構成〉上記の問題点を解決するために本発明による画像読取り
装置においては、第１ないし第ｎラインセンサを有する
画像読取り部と、前記第１ラインセンサによって撮像さ
れる白バランス調整用基板と、予め決められた第２のタ
イミングで前記第２ないし第１１ラインセンサから撮像
結果を出力させる第２駆動部と、この第２駆動部が前記
第２ないし第＋１ラインセンサの駆動を行なっていない
とき、前記第１ラインセンサから撮像結果を出力させる
第１駆動部と、前記第１ラインセンサから撮像結果が出
力されているとき、この撮像結果ζこ基づいて前記第１
ないし第「ｌラインセンサの白バランス調整を行なう白
バランス調整部とを備えたことを特徴としている。

以下、一実施例に基づいて本発明を具体的に説明する。

第１図は本発明による画像読取り装置の一実施例を示す
ブロック図である。

この図に示す画像読取り装置は、カラーＣＣＤアレー２
１と、アナログ処理部２２と、Ａ／Ｄ変換部２３と、デ
ジタル処理部２４と、インターフェース部２５と、タイ
ミング制御部２６とを備えており、原稿が挿入されたと
き、この原稿を１ライン単位で読取ってＲＧＢカラー信
号を生成し、これを次段装置（図示は、省略する）に供
給する。

カラーＣＣＤアレー２１は、第２図に示すように主走査
方向の全画素を撮像し得るように、その有効画素部分と
、ダミー画素部分とが各々重なるように配置される５つ
のカラーＣＣＤ２７ａ〜２７ｅと、カラーＣＣＤ２７ａ
の撮像範囲内に配置される白バランス調整用の基板３６
とを備えており、これら各カラーＣＣＤ２７ａ〜２７ｅ
によって前記基板３６や、原稿を撮像し、この撮像動作
によって得られた画素信号をアナログ処理部２２に供給
する。

カラー〇ＣＤ２７ａは、第３図に示す如くフォトダイオ
ードアレー４０と、障壁電極４１と、蓄積電極４２と、
複数のラインシフトゲート４３ａ〜４３ｇと、１つのシ
フトゲート４４と、水平ＣＣＤレジスタ４５と、人力ゲ
ート４６と、出力ゲート４７と、リセットゲート４８と
、出力トランジスタ部４９とを備えている。そして、第
４図（ａ）〜（Ｃ）に示す如くタイミング制御部２６か
らラインシフト信号φｖ１〜φｖ７が供給されたとき、
撮像動作によって得られた画素電荷を障壁電極４１→蓄
積電極４２→複数のラインシフトゲート４３ａ〜４３ｇ
→シフトケート４４なる経路でシフトゲート４４に転送
する。この後、第４図（ｄ）に示す如く前記タイミング
制御部２６からシフトゲート信号Ｓ旧が供給されたとき
、シフトゲート４４に保持されている各画素電荷を水平
ＣＣＤレジスタ４５に転送する。そして、第４図（ｅ）
に示す如く前記タイミング制御部２６から２相りロック
信号φＩＡＩ、φ２ＡＩ、φ２８１が供給されたとき、
これらに同期して水平ＣＣＤレジスタ４５に保持されて
いる各画素電荷を１画素単位で出力トランジスタ部４９
に転送し、これを出力端子Ｏ５から出力させる。

またカラーＣＣＤ　２７１）、２７ｄも前記カラーＣＣ
Ｄ　２７ａと同様に構成されている。そして、第５図（
ａ）〜（ｇ）に示す如くタイミング制御部２６からライ
ンシフト信号φＶｌ〜φｖ７が供給されたとき、ライン
シフトゲート４３Ｃ〜４３ｇに各々イ呆持されている°
“４゛′〜゛１″動作前の撮像動作によって得られた画
素電荷を順次、ラインシフトさせて“４′′動作前の画
素電荷をシフトゲート４４に転送するとともに、今回の
撮像動作によって得られた画素電荷を障壁電極４１→蓄
積電極４２→ラインシフトゲート４３ａ、４３１】→ラ
インシフトゲート４３Ｃなる経路てラインシフトゲート
４３Ｃに転送して、保持させる。この後、第５図（１１
）に示す如く前記タイミング制御部２６からシフトゲー
ト信号ＳＨ２が供給されたとき、シフトゲート４４に保
持されている各画素電荷を水平ＣＣＤレジスタ４５に転
送する。そして、第５図（ｉ）に示す如く前記タイミン
グ制御部２６から２相りロック信号φｔＡ２、φＩＡ２
、φ２Ｂ２が供給されたとき、これらに同期して水平Ｃ
ＣＤレジスタ４５に保持されている各画素電荷を１画素
単位で出力トランジスタ部４９に転送し、これを出力端
子Ｏ５から出力させる。この場合、これらカラーＣＣＤ
２７ｂ、２７ｄは、“４”動作前の撮像動作によって得
られた画素電荷を出力することによって、前記カラーＣ
ＣＤ２７ａに対する副走査方向のずれが電気的に補償さ
れる。

またカラーＣＣＤ２７ｃ、２７ｅも前記カラー〇ＣＤ　
２７ａと同様に構成されている。そして、前記カラーＣ
ＣＤ２７ａのラインシフト間間中において、タイミング
制御部２６から供給されるラインシフト信号φＶｌ〜φ
ｖ７、シフトゲート信号５Ｈ１２相クロツク信号φＩＡ
２、φ２Ａ２、φ２Ｂ２に対応して今回の撮像動作によ
って得られた画素電荷を１画素単位で出力端子Ｏ５から
出力させる。

アナログ処理部２２は、第６図に示すように第１補正回
路２８ａ〜第５補正回路２８ｅを備えており、前記カラ
ーＣＣＤアレー２１から供給される画素信号に対してシ
ェーディング補正、暗電流補正、白レベル補正などの各
種補正を行ない、これによって得られた画素信号をＡ／
Ｄ変換部２３に供給する。

この場合、第１補正回路２８ａは、第７図（ａ）に示す
ように画素取込み回路２９と、ＡＧＣ回路３０と、シェ
ーディング補正回路３１と、暗電流補正回路３２と、白
レベル補正・白レベル補正回路３３とを備えており、前
記カラーＣＣＤ２７ａから供給される画素信号に対して
シェーディング補正、暗電流補正、白レベル補正なとの
各種補正を行なうとともに、この画素信号に対する増幅
率αを求めたり、臼レベル補正値βを求めたりする。

画素取込み回路２９は、２つのＦＥＴ　（電界効果トラ
ンジスタ）５０．５１と、これらＦＥＴ５０．５１のド
レイン、ソース間に介挿される可変抵抗５２と、信号Ｃ
ＬＰが供給されたときに閉じて前記ＦＥＴ５０．５１の
ゲートを接地するアナログスイッチ５３と、信号５ＣＬ
Ｋが供給されたときに閉じて前記カラーＣＣＤ２７ａか
ら供給される画素信号を前記ＦＥＴ５０．５１のゲート
に供給するアナログスイッチ５４とを備えており、前記
タイミング、１ｉＩＩｉ３Ｉ１部２Ｇから信号ＣＬＰと
、信号５ＣＬＫとが交互に供給される毎に、前記カラー
ＣＣＤ２７ａから供給される画素信号を取込んでＡＧＣ
回路３０に供給する。

ＡＧＣ回路３０は、前記可変抵抗５２からの出力を増幅
する演算増幅器５５と、この演算増幅器５５の利得を制
御する可変帰還回路５６と、抵抗５７とコンデンサ５８
とからなる積分回路５９と、信号すＢが供給されたとき
閉して前記演算増幅器５５の出力を前記積分回路５９に
供給するアナログスイッチ６０と、前記積分回路５９の
出力を緩衝増幅して最適増幅率αを示す信号を生成する
とともに、これを前記帰還回路５Ｇに供給して帰還貰を
制御したり、第２補正回路２８１）〜第５補正回１２８
ｅに供給したりするバッファアンプ６１とを備えている
。そして、前記タイミング制御部２６から信号−８が供
給されたとき、前記画素取込み回路２９から供給される
画素信号の値に対して最適な増幅率αを求めて、この増
幅率αを示す信号を第２補正回路２８Ｉ）〜第５補正回
路２８ｅに供給するとともここ、前記信号ＷＢが再度、
供給されるまでこの増幅率αで前記画素信号を増幅し、
これをシェーディング補正回路３１に供給する。

シェーディング補正回路３１は、Ａ／Ｄ変換部２３から
供給されるシェーディング補正データ５■Ｄ＋と前記Ａ
ＧＣ回路３０から供給される画素信号とを乗算するデジ
タル・アナログ乗算器６２と、このデジタル・アナログ
乗算器６２の出力を対数増幅する対数増幅器６３と、前
記タイミング制御部２６から信号ＦＳ）ＩＤが出力され
たときに閉じて前記デジタル・アナログ乗算器６２の出
力を暗電流補正回路２２に供給するアナログスイッチ６
４と、前記信号ＦＳＨＯが出力されていないとき“１“
°信号を生成するインバータ６５と、このインバータ６
５から゛ｌパ信号が出力されたときに閉じて前記対数増
幅器６３の出力を暗電流補正回路３２に供給するアナロ
グスイッチ６６とを備えている。

そして、Ａ／Ｄ変換部２３からシェーディング補正デー
タＳ旧が供給されれば、このシェープインク補正データ
Ｓ旧の値に基づいて前記ＡＧＣ回路３０から供給される
画素信号の値を補正（シェーディング補正）する。　ま
た、信号ＦＳＨＤが供給されたとき、つまりシェーディ
ング補正データ５ｌｌＯ１を作成するときには、前記デ
ジタル・アナログ乗算器６２の出力を選択し、これを暗
電流補正回路３２に供給する。また前記信号ＦＳ）ｌ［
）が供給されないときには、前記デジタル・アナログ乗
算器６２の出力を対数増幅した画素信号を選択して、こ
れを暗電流補正回路３２に供給する。

暗電流補正回路２２は、前記シェーディング補正回路３
１からの画素信号を増幅する演算増幅器６７と、抵抗６
日とコンデンサ６９とからなる保持回路７０と、前記タ
イミング制御部２６から信号ＤＳＩが出力されたときに
閉じて前記演算増幅器６７の出力を保持回路７０に供給
するアナログスイッチ７１と、前記演算増幅器６７の出
力を緩衝増幅して暗電流補正値γを示す信号を生成し、
これを前記演算増幅器６７に帰還して暗電流によるオフ
セット分をキャンセルさせるバッフ７アンブ７２とを備
えている。そして、信号ＤＳが供給されたとき、前記シ
ェーディング補正回路１１から供給される画素信号の値
に基づいて暗電流補正値γを算出し、前記信号ＤＳＩが
再度、供給されるまでこの暗電流補正値γて前記画素信
号の値を補正し、これを白レベル算出・白レベル補正回
路２３に供給する。

白レベル算出・白レベル補正回路２３は、補正値１７持
部７３と、分圧部７４とを備えており、信号ＷＢが供給
されたとき、前記暗電流補正回路１２から供給される画
素信号に基づいて臼レベル補正値βを求めて、これを第
２補正回路８ｈ〜第５補正回路８ｅに供給するとともに
、前記信号−Ｂが再度、供給されるまでこの自レベル補
正値βで前記画素信号の値を補正し、この補正結果をＡ
／Ｄ変換部２３に供給する。

補正値保持部７３は、抵抗７５とコンデンサ７６とから
なる保持部７７と、前記信号ＷＢが供給されたとき閉じ
て前記暗電流補正回路２２から出力される画素信号を前
記保持部７７に供給するアナログスイッチ７日と、前記
保持部７７に保持されている信号を緩衝増幅するバッフ
７アンブ７９とを備えており、前記タイミング制御部２
６から信号ＷＢが供給されたとき前記暗電流補正回路２
２から出力される画素信号の値を保持して、これを分圧
部７４に供給する。

分圧部７４は、前記補正値保持部７３の出力を分圧する
４つの可変分圧器８０ａ〜８０ｄと、これらの各可変分
圧器８０ａ〜８０ｄの出力を選択的に取出す４つのアナ
ログスイッチ８１ａ〜８１ｄと、これらアナログスイッ
チ８１ａ〜８１ｄによって選択された信号を緩衝増幅す
るバッファアンプ８２とを備えており、前記タイミング
制御部２６から信号ＦＳＨＤが供給されたときには可変
分圧器８０ｄによって前記補正値保持部７３の出力を分
圧し、これによって得られた信号を、白レベル補正値β
を示す信号としてＡ／Ｄ変換部２３や、第２補正回路２
８ｂ〜第５補正回路２８ｅに供給する。

また前記タイミング制御部２６から濃度指定信号ＦＤ　
（または濃度指定信号Ｎ、　ｉｌ１度指定指定上のいず
れか）が供給されたときには、これ（こ対応して可変分
圧器８０ａ（または、可変分圧器８０ｂ、８０ｃのいず
れか）の出力を選択し、これを臼レベル補正値βを示す
信号としてＡ／Ｄ変換部２３や、第２補正回路２８ｂ〜
第５補正回路２８ｅに供給する。

また第２補正回路２８１〕は、第７図（１））に示すよ
うに画素取込み回路２９と、プリアンプ回路３５と、シ
ェーディング補正回路３】と、暗電流？？ＩｉＥ回路３
２と、白レベル補正回路３４とを備えている。

この場合、プリアンプ回路３５は、前記画素取込み回路
２９の出力を増幅する演算増幅器８３と、この演算増幅
器８３の利得をルｌ１ａｌｌする可変帰還回路８４とを
備えており、前記第１補正回路２８ａから供給される信
号に基づいた増幅率αて前記画素取込み回路２９の出力
を増幅して、これをシェーディング補正回路３１に供給
する。

また自レベル補正回路３４は、前記暗電流補正回路３２
の出力と、前記第１補正回路２８ａから出力される信号
（白レベル補正値βを示す信号）と取込んで、これをＡ
／Ｄ変換部２３に供給する。

そして、第２補正回路２８１）は、信号ＤＳ２が供給さ
れたとき、暗電流補正値γを算出し、前記信号０５２が
再度、供給されるまでこの暗電流補正値γで前記カラー
ＣＣＤ２７ｂから供給される画素信号の値を補正たり、
前記第１補正回路２８ａから供給される増幅率αや、臼
レベル補正値βで前記画素信号を増幅したり、白レベル
補正したり、前記Ａ／Ｄ変換部２３から供給されるシェ
ーディング補正データ５ｌｌＤ２に基づいて前記画素信
号の値をシェーディング補正したりする。そして、これ
らの各補正処理が終了した画素信号をＡ／Ｄ変換部２３
に供給する。

また第３補正回路２８ｃ〜２８ｅも、前記第２補正回路
２８ｂと同様に構成されており、前記カラーＣＣＤ２７
ｃ〜２７ｅから供給される画素信号に対して各補正処理
を行なうとともに、これによって得られた画素信号をＡ
／Ｄ変換部２３に供給する。

Ａ／Ｄ変換部２３は、前記アナログ処理部２２から供給
される各画素信号を、各々Ａ／Ｄ変換する変換器９４ａ
〜９４ｅを備えており、白バランス調整時には前記アナ
ログ処理部２２から供給される各画素信号をＡ／Ｄ変換
してシェーディング補正データ５ＨＯＩ−５ｔ（０５を
生成し、次の白バランス調整時までこれらシェーディン
グ補正データ５ＨＤＩ〜５ＨＤ５を保持しながら、これ
らの各位を前記アナログ処理部２２に供給する。また、
画像取込み時には、前記アナログ処理部２２から供給さ
れる信号をＡ／Ｄ変換して画像データを生成し、これを
デジタル処理部２４に供給する。

デジタル処理部２４は、前記画像データを処理してＲＧ
Ｂカラー信号を生成し、これをインターフェース部２５
に供給する。

インターフェース部２５は、前記デジタル処理部２４か
ら供給されるＲＧＢカラー信号から所定形式ＲＧＢカラ
ー信号を生成し、これを次段装置に供給する。

またタイミング制御部６は、第８図に示すように発振回
路８５と、タイミング生成回路８６と、制御回路８７と
を備えており、所定のタイミングで各種信号を生成して
前記カラーＣＣＤアレ−２１〜インターフエース部２５
を制御する。

発振回路８５は、クロック信号を発生するクロック発生
器８８と、このクロック発生器８８によって得られたク
ロック信号からライン同門信号し５ＶＮＣＩ、ＬＳＹＮ
Ｃ２や、ビデオクロック信号ＶＣＬＫすどを生成する信
号生成器８９とを備えており、この信号生成器８９によ
って得られた各種信号をタイミング生成回路８６や、制
御回路８７に供給する。

タイミング生成回路８６は、前記ライン同期信号ＬＳＹ
ＮＣＩが供給される毎に、それまでの計数値をクリアす
るとともに、ビデオクロック信号ＶＣＬＫのカウントを
再開する第１主走査カウンタ９０と、この第１主走査カ
ウンタ９０のカウント出力に基づいてシフトゲート信号
Ｓ旧、２相りロック信号φＩＡＩ、φ２ＡＩ、＜６２８
１、信号［ＩＳｌ、Ｗｅなどを生成する第１０シツク回
路９１と、面記うイン同明信号ＬＳＹＮＣ２が供給され
る毎に、それまでの計数値をクリアするとともに、ビデ
オクロック信号ＶＣＬＫのカウントを再開する第２主走
査カウンタ９２と、この第２主走査カウンタ９２のカウ
ント出力に基づいてシフトゲート信号５ｔ１２．２相り
ロック信号φＩＡ２、φ２Ａ２、φ２８２、信号Ｏ５２
などを生成する第２０シツク回路９３とを備えている。

そして、第１０シツク回路９１によって得られたシフト
ゲート信号Ｓ旧、２相りロック信号φＩＡＩ、φ２Ａ１
、φ２旧、信号Ｏ５＋、Ｗｅや、第２ｃ２シツク回路９
３によって得られたシフトゲート信号ＳＨ２，２相りａ
　ツク信号φ１Ａ２１．φ２Ａ２、φ２Ｂ２、信号Ｏｃ
＞２　すどを前記カラー〇ＣＤアレー２１〜インターフ
ェース部２５に供給して、これらの動作を制御する。

また、制御回路８７は、前記発振回路８５の出力から各
種制御信号を生成し、前記カラーＣＣＤアレ−２１〜イ
ンターフエース部２５の動作を制御する。

次に、第９図（ａ）〜（ｊ）に示すタイミングチャート
を参照しながらこの実施例の動作を説明する。

まず、１９４２分の撮像動作が終了すれは、タイミング
制御部２６は第９図（ａ）に示す如くカラーＣＣＤアレ
ー１を構成するカラーＣＣＤ２７ａ〜２７ｅにラインシ
フト信号φｖ１〜φ■７を供給して、このカラーＣＣＤ
２７ａ〜２７ｅによって撮像された画像をシフトゲート
４４に転送させる。この後、タイミング制御部２６は第
９図（ｂ）に示す如くこのカラーＣＣＤ２７ａにシフト
ゲート信号５旧を供給してこのカラーＣＣＤ２７ａに撮
像された各ライン画像を出力可能状態にする。

次いで、タイミング制御部２６は第９図（Ｃ）に不す如
くこのカラーＣＣＤ２７ａに２相りロック信号φＩＡＩ
、φ２Ａｌ、φ２８１を供給して、第９図（ｄ）に示す
ようにこれら各カラーＣＣＤ２７ａからダミー画素部分
の画素を１画素単位で出力させるとともに、このダミー
画素部分の画素を出力させている途中で、第９図（ｅ）
に示す如くアナログ処理部２に信号［）Ｓｔを供給して
第１補正回路２８ａに暗電流補正を行なわせる。

この後、カラーＣＣＤ２７ａから有効画素が出力され始
めたとき、タイミング制御部２６は第９図（ｆ）に示す
如くアナログ処理部２２に信号ＷＢを供給して第１補正
回路２８ａ〜第５補正回路２８ｅに自バランスを補正さ
せながら、このカラーＣ０Ｄ２７ａの出力に基づいてＲ
ＧＢカラー信号を生成させて、これをデジタル処理部２
４に記憶させる。なおこの場合、カラーＣＣＤ２７ａ以
外のカラーＣＣＤ２７ｂ〜２７ｅから画素信号が出力さ
れていないので、これらカラーＣＣＤ２７ｂ〜２７ｅの
出力を処理している第２補正回路２８ｂ〜第５補正回路
２８ｅの出力は変化しない。

また、このカラーＣ０Ｄ７ａから有効画素が出力されて
いるときにおいて、タイミング制御部２６は、第９図（
ｇ）に示す如くこれらカラーＣＣＤ２７ｂ〜２７ｅにシ
フトゲート信号５）１２を供給してこれらカラー〇ＣＤ
２７ｂ〜２７ｅに撮像された各ライン画像を出力可能状
態にする。

次いで、タイミング制御部２６は第９図（ｈ）に示す如
くこれらカラー〇ＣＤ２７ｂ〜２７ｅに２相りロック信
号φＩＡ２、φ２Ａ２、φ２Ｂ２を供給して、第９図（
ｉ）に示すようにこれら各カラーＣＣＤ２７１）〜２７
ｅからダミー画素部分の画素を１画素単位で出力させる
とともに、このダミー画素部分の画孟を出力させている
途中で、第９図（ｊ）に示す如くアナログ処理部２に信
号ＤＳ２を供給して第２補正回路２８ｂ〜第２補正回路
２８ｅに暗電流補正を行なわせる。

この後、これら各カラーＣＣＤ２７ｂ〜２７ｅから有効
画素が出力され始めたとき、タイミング制御部２６はこ
れらカラー〇ＣＤ２７ｂ〜２７ｅの出力に基づいてＲＧ
Ｂカラー信号を生成させて、これをデジタル処理部２４
に記憶させる。

そして、これらカラーＣ，ＣＤ２７ａ〜２７ｅから１ラ
イン分の画素が全て出力されたとき、デジタル処理部２
４に記憶されている各カラーＣＣＤ２７ａ〜２７ｅのＲ
ＧＢカラー信号に基づいてインターフェース部２５から
所定形式のＲＧＢカラー信号を出力させる。

この後、原稿を副走査方向に１ライン分、搬送し、上述
した動作を繰り返す。

このようにこの実施例においてζよ、カラーＣＣＤ２７
ｂ〜２７ｅから画素が出力されていないとき、カラーＣ
ＣＤ２７ａの出力に基づいて、このカラーＣ０Ｄ２７ａ
や、他のカラーＣＣＤ２７ｂ〜２７ｅの白バランス調整
を行なうようにしたので、第１０に示す如くこれらカラ
ーＣＣＤ２７ａ〜２７ｅのつなぎ目部分の出力波形をフ
ラットにすることができる。

また上述した実施例においては、カラーＣＣＤ２７ｂ〜
２７ｅのラインシフト期間中に、信号Ｗｅを発生して、
これらカラーＣ０Ｄ２７ｂ〜２７ｅや、カラー〇ＣＤ２
７ａの白バランス調整を行なうようにしているが、カラ
ーＣＣＤ２７ｂ〜２７ｅからダミー画素が出力されてい
るとき、信号Ｗｅを発生させて各カラーＣＣＤ２７ａ〜
２７ｅの白バランス調整を行なうようにしても良い。

く効果〉以上説明したように本発明によれば、臼レベル補正値β
の値が変動しても、各カラーＣＣＤのつなぎ目部分にお
いて出力波形が歪まないようにすることができる。

【図面の簡単な説明】

第１図は本発明による画像読取り装置の一実施例を示す
ブロック図、第２図は第１図に示すカラーＣＣＤアレー
の構成例を示す模式図、第３図は第２図に示すカラーＣ
ＣＤの構成例を示す模式図、第４図（ａ）〜（ｅ）は各
々同実施例におけるカラーＣＣＤの駆動例を示すタイミ
ングチャート、第５図（ａ）〜（ｉ）は各々同実施例に
おけるカラーＣＣＤの駆動例を示すタイミングチャート
、第６図は第１図に示すアナログ処理部の詳細を示すブ
ロック図、第７図（ａ）は第６図に示す第１補正回路の
詳細を示す回路図、第７図（１））は第６図に示す第２
補正回路の詳細を示す回路図、第８図は第１図に示すタ
イミング制御部の詳細を示すブロック図、第９図（ａ）
〜（ｊ）は各々同実施例の動作例を示すタイミングチャ
ート、第１０図は同実施例の出力例を示す波形図、第１
１図は従来の画像読取り装置の一例を示すブロック図、
第１２図は第１１図に示すカラーＣＣＤアレーの構成例
を示す模式図、第１３図はカラーＣＣＤアレーの画素構
成例を示す模式図、第１４図は第１１図に示すアナログ
処理部の詳細を示すブロック図、第１５図（ａ）〜（ｆ
）は各々第１１図に示す画像読取り装置の動作例を示す
タイミングチャート、第１６図は第１１図に示す画像読
取り装置の出力例を示す波形図である。２１・・・画像読取り部（カラーＣＣＤアレー）、２２
・・・白バランス調整部（アナログ処理部）、２６・・
・第１駆動部、第２駆動部（タイミング制御部）、２７
ａ〜２７ｅ・・・第１ないし第ｎラインセンサ（カラー
ＣＣＤ）　、３６・・・白バランス調整用基板（基板）
。

Claims

【特許請求の範囲】

第１ないし第ｎラインセンサを有する画像読取り部と、
前記第１ラインセンサによって撮像される白バランス調
整用基板と、予め決められた第２のタイミングで前記第
２ないし第ｎラインセンサから撮像結果を出力させる第
２駆動部と、この第２駆動部が前記第２ないし第ｎライ
ンセンサの駆動を行なっていないとき、前記第１ライン
センサから撮像結果を出力させる第１駆動部と、前記第
１ラインセンサから撮像結果が出力されているとき、こ
の撮像結果に基づいて前記第１ないし第ｎラインセンサ
の白バランス調整を行なう白バランス調整部とを備えた
ことを特徴とする画像読取り装置。