JP3705611B2 - 画像読取装置 - Google Patents
画像読取装置 Download PDFInfo
- Publication number
- JP3705611B2 JP3705611B2 JP04359294A JP4359294A JP3705611B2 JP 3705611 B2 JP3705611 B2 JP 3705611B2 JP 04359294 A JP04359294 A JP 04359294A JP 4359294 A JP4359294 A JP 4359294A JP 3705611 B2 JP3705611 B2 JP 3705611B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- light receiving
- unit
- output
- analog memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は画像読取装置に係り、特にフイルムスキャナ、複写機、ファクシミリ等に適用される画像読取装置に関する。
【０００２】
【従来の技術】
従来、ＣＣＤ等の固体撮像素子から得られる画像信号における暗電流の補正方法には種々のものがあり、例えばフォトセンサのうちの特定のフォトセンサの受光面を遮光し、そのフォトセンサの出力を暗電流分としてメモリで記憶し、暗電流分を含む画像信号から予め記憶した暗電流分を減算し、これにより暗電流が補正された画像信号を得るようにしている。
【０００３】
一方、カラー画像を読み取るために、リニアセンサにはそれぞれ異なるカラーフィルタが設けられた２ライン以上からなるものがあるが、この場合には、空間的なラインずれのために、十分が画質が得られない。そこで、従来はライン間の空間的なずれを補正するために、ディジタル処理することにより一方のラインから得られる画像信号を遅延させ、又は一方のラインから得られる画像信号を外部に設けたディレイラインを通過させることにより遅延させ、これによりライン間の空間的なずれを補正した画像信号を得るようにしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の暗電流の補正方法は、事前に暗電流を取り込む必要があり、またライン間の空間的なずれを補正する場合には、ディジタル処理又は外部のディレイラインを用いる必要があるため、回路規模が大きくなるという問題があった。
【０００５】
本発明はこのような事情に鑑みてなされたもので、暗電流の補正や各ラインから得られる画像信号の同時化を簡単な回路でリアルタイムに行うことができ、これにより低コストの装置で良質の画像を得ることができる画像読取装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は前記目的を達成するために、Ｇフィルタを介して画像光を受光するフォトセンサが１列に配列された第１の受光部と、前記第１の受光部に並設された１列の第２の受光部であって、Ｒフィルタを介して画像光を受光するフォトセンサとＢフィルタを介して画像光を受光するフォトセンサとが交互に配列された第２の受光部と、前記第２の受光部に並設され各フォトセンサから読み出された電荷を前記第１及び第２の受光部の空間的なラインずれに対応して遅延させるアナログメモリと、前記第１の受光部に並設され各フォトセンサから読み出された電荷を転送する第１の転送部と、前記アナログメモリに並設され該アナログメモリを介して入力する電荷を転送する第２の転送部と、前記第１の転送部から順次送り出される電荷をそれぞれＧ画像信号として出力する第１の画像出力部と、前記第２の転送部から順次送り出される電荷をそれぞれＲ／Ｂ画像信号として出力する第２の画像出力部とを備えた画像読取装置において、前記第１及び第２の受光部のライン上とは異なる位置に隣接して設けられ受光面が遮光された第１及び第２の暗電流検出用センサと、前記第１の暗電流検出用センサに蓄積された電荷をダミー信号として前記Ｇ画像信号と同時に出力する前記第１の画像出力部と異なる第１のダミー出力部と、前記第２の暗電流検出用センサに蓄積された電荷をダミー信号として前記Ｒ／Ｂ画像信号と同時に出力する前記第２の画像出力部と異なる第２のダミー出力部と、前記第１の画像出力部より出力されるＧ画像信号から前記第１のダミー出力部より該Ｇ画像信号と同時に出力されるダミー信号を減算する第１の減算手段と、前記第２の画像出力部より出力されるＲ／Ｂ画像信号から前記第２のダミー出力部より該Ｒ／Ｂ画像信号と同時に出力されるダミー信号を減算する第２の減算手段と、を備えたことを特徴としている。
【０００８】
また、本発明は、Ｇフィルタを介して画像光を受光するフォトセンサが１列に配列された第１の受光部と、前記第１の受光部に並設された１列の第２の受光部であって、Ｒフィルタを介して画像光を受光するフォトセンサとＢフィルタを介して画像光を受光するフォトセンサとが交互に配列された第２の受光部と、前記第２の受光部に並設され各フォトセンサから読み出された電荷を前記第１及び第２の受光部の空間的なラインずれに対応して遅延させるアナログメモリと、前記第１の受光部に並設され各フォトセンサから読み出された電荷を転送する第１の転送部と、前記アナログメモリに並設され該アナログメモリを介して入力する電荷を転送する第２の転送部と、前記第１の転送部から順次送り出される電荷をそれぞれＧ画像信号として出力する第１の画像出力部と、前記第２の転送部から順次送り出される電荷をそれぞれＲ／Ｂ画像信号として出力する第２の画像出力部とを備えた画像読取装置において、前記第１及び第２の受光部の間に設けられ、前記第１及び第２の受光部に蓄積される不要電荷を掃き出すためのシャッターゲート及びシャッタードレインを有することを特徴としている。
また、上記画像読取装置において、通常のスキャン方向とは逆方向にスキャンして画像を読み取る際に、前記第２の転送部での１ライン分の転送終了時から次ラインの転送開始時までに前記第２の受光部に蓄えられた電荷を前記アナログメモリを介して第２の転送部に転送するときの該アナログメモリでの転送を速く行い、前記アナログメモリによる実質的な遅延が行われないようにすることを特徴としている。更に、前記第１及び第２の受光部のライン上とは異なる位置に隣接して設けられ受光面が遮光された暗電流検出用センサと、前記暗電流検出用センサに蓄積された電荷をダミー信号として前記Ｇ画像信号、Ｒ／Ｂ画像信号と同時に出力する前記第１の画像出力部及び第２の画像出力部と異なるダミー出力部と、前記第１の画像出力部から出力されるＧ画像信号から前記ダミー出力部から該Ｇ画像信号と同時に出力されるダミー信号を減算する第１の減算手段と、前記ダミー出力部から出力されるダミー信号を前記アナログメモリを介して累積される暗電流分に対応したゲインで増幅する増幅手段と、前記第２の画像出力部から出力されるＲ／Ｂ画像信号から前記増幅手段で増幅された該Ｒ／Ｂ画像信号と同時に出力されるダミー信号を減算する第２の減算手段と、を備えたことを特徴としている。
【０００９】
【作用】
本発明によれば、受光部の近傍に受光面が遮光された暗電流検出用センサを設け、この暗電流検出用センサに蓄積された電荷をダミー出力部からダミー信号として出力し、画像出力部から出力される画像信号からダミー信号を減算することにより、暗電流分が補正された画像信号を得るようにしている。
【００１０】
本発明の他の態様によれば、第１の受光部と第２の受光部の２ラインを設け、各ラインから得られる画像信号の同時化のために、第２の受光部と第２の転送部との間にアナログメモリを設けるようにしている。そして、このアナログメモリによって第２の受光部から転送される電荷を適宜遅延させて第２の転送部に転送し、ライン間の空間的なずれを補正するようにしている。尚、上記アナログメモリを介して転送される電荷は、アナログメモリによってＳ／Ｎが悪くなるが、画質のＳ／Ｎを左右するのはＧチャンネルであるため、上記アナログメモリはＲ／Ｂチャンネル側に設けるようにしている。
【００１１】
また、通常のスキャン方向とは逆方向にスキャンして画像を読み取る場合には、上記アナログメモリは各ラインの空間的なずれを補正する方向とは逆方向に遅延させることになるため、前記第２の受光部に蓄えられた電荷を前記アナログメモリを介して前記第２の転送部に転送するときの該アナログメモリでの転送を速く行い、アナログメモリによる実質的な遅延がないようにしている。更に、前記第１及び第２の受光部の間に第１及び第２の受光部に蓄積される不要電荷を掃き出すためのシャッターゲート及びシャッタードレインを設け、取り出すべき電荷の蓄積時間を制御できるようにしている。また、シャッターゲート及びシャッタードレインを設ける代わりに、前記第１及び第２の受光部に蓄積される不要電荷を掃き出すための基板抜き電子シャッターを設け、これにより取り出すべき電荷の蓄積時間を制御できるようにしている。更に、前記アナログメモリを介して第２の転送部に転送される電荷には、アナログメモリにおける暗電流分も含まれるため、前記ダミー出力部から出力されるダミー信号を前記アナログメモリを介して累積される暗電流分に対応したゲインで増幅し、第２の画像出力部から出力されるＲ／Ｂ画像信号から前記増幅されたダミー信号を減算するようにしている。
【００１２】
【実施例】
以下添付図面に従って本発明に係る画像読取装置の好ましい実施例を詳説する。
図１は本発明に係る画像読取装置の一実施例を示す要部ブロック図である。同図に示すリニアセンサ１０は、１部品としてパッケージ化されており、主として受光部１１Ａ、１１Ｂ、シフトレジスタ１２Ａ、１２Ｂ、画像出力部１３、１４、ダミー出力部１５、１６、アナログメモリＭ１、Ｍ２、シャッタードレイン１７、及び暗電流検出用センサ１８Ａ、１８Ｂから構成されている。
【００１３】
このリニアセンサ１０は、ＧチャンネルとＲ／Ｂチャンネルの２ラインで構成されており、Ｇチャンネルの受光部１１ＡはＧフィルタを介して画像光を受光するフォトセンサが１列に配列され、Ｒ／Ｂチャンネルの受光部１１ＢはＲフィルタを介して画像光を受光するフォトセンサとＢフィルタを介して画像光を受光するフォトセンサとが交互に配列されている。そして、これらの受光部１１Ａ及び受光部１１Ｂのフォトセンサは、各受光面に入射する画像光の光の強さに応じた量の電荷を蓄積する。
【００１４】
また、受光部１１Ａと受光部１１Ｂとの間には、それぞれシャッターゲートＳＧを介してシャッタードレイン１７が設けられており、これらのシャッターゲートＳＧをシャッターゲートパルス（図示せず）によって駆動することにより、受光部１１Ａ及び受光部１１Ｂに蓄積された電荷をシャッタードレイン１７に掃き出すことができる。即ち、このリニアセンサ１０は、シャッターゲートパルスに応じて受光部１１Ａと受光部１１Ｂに蓄積する電荷を制御する、いわゆる電子シャッター機能を有している。
【００１５】
尚、受光部１１Ａと受光部１１Ｂとの空間のライン差は、両者間にシャッタードレイン１７等を有するため、この実施例では２ライン分である。
一方、受光部１１Ａとシフトレジスタ１２Ａとの間にはリードアウトゲートＯＧが設けられており、このリードアウトゲートＯＧに１ライン周期のリードゲートパルスが加えられると、受光部１１Ａに蓄積された電荷がシフトレジスタ１１Ａに転送される。同様に、受光部１１ＢとアナログメモリＭ１との間にはリードアウトゲートＯＧが設けられており、このリードアウトゲートＯＧに１ライン周期のリードゲートパルスが加えられると、受光部１１Ｂに蓄積された電荷がアナログメモリＭ１に転送される。
【００１６】
アナログメモリＭ１、Ｍ２は、前述した受光部１１Ａと受光部１１Ｂとの空間のライン差を補正するためのもので、１ライン周期のアナログメモリパルス（図示せず）によって駆動され、これにより受光部１１Ｂから得られる電荷を２ライン時間だけ遅延させてシフトレジスタ１２Ｂに転送する。
シフトレジスタ１２Ａに転送された電荷は、公知のレジスタ転送パルスによって画像出力部１３のフローティングキャパシタ１３Ａに順次流入する。画像出力部１３のプリアンプ１３Ｂはこのフローティングキャパシタ１３Ａの電圧をＧ画像信号として出力する。尚、フローティングキャパシタ１３Ａの電圧を初期状態に戻し、次の画素の電荷に対応した電圧が取り出せるようにリセットパルスが加えられるようになっている。また、アナログメモリＭ２からシフトレジスタ１２Ｂに転送された電荷は、レジスタ転送パルスによって画像出力部１４に転送され、画像出力部１４は上記画像出力部１３と同様にしてＲ／Ｂ画像信号を出力する。
【００１７】
一方、暗電流検出用センサ１８Ａは、受光部１１Ａの各画素のフォトセンサと同等のフォトセンサであってその受光面が遮光されており、ここに蓄積された電荷は、ダミー出力部１５のフローティングキャパシタ１５Ａに転送される。ダミー出力部１５のプリアンプ１５Ｂはこのフローティングキャパシタ１５Ａの電圧を暗電流分を示すダミー信号として出力する。尚、暗電流検出用センサ１８Ｂ及びダミー出力部１６は、それぞれ上記暗電流検出用センサ１８Ａ及びダミー出力部１５と同様に構成されている。
【００１８】
図２は上記リニアセンサ１０を用いたフイルムスキャナの要部ブロック図である。
同図において、中央処理装置（ＣＰＵ）３０は各回路を統括，制御するもので、ＣＣＤ駆動回路３２は前述したシャッターゲートパルス、リードゲートパルス、アナログメモリパルス、レジスタ転送パルス、リセットパルス等をリニアセンサ１０に出力し、リニアセンサ１０は画像出力部１３及び１４からそれぞれＧ画像信号及びＲ／Ｂ画像信号を出力するとともに、ダミー出力部１５及び１６からダミー信号を出力する。尚、通常のスキャン方向にスキャンして画像を読み取る場合（即ち、或るラインの画像光が受光部１１Ｂに先に入射する場合）、Ｒ／Ｂ画像信号は、前述したようにアナログメモリＭ１、Ｍ２を介して遅延されるため、Ｇ画像信号とＲ／Ｂ画像信号とは同時化されてリニアセンサ１０から出力される。
【００１９】
リニアセンサ１０から出力されたＧ画像信号は、ＣＤＳクランプ３４によってクランプされて補正回路４４に出力され、Ｒ／Ｂ画像信号は色分離ＣＤＳクランプ３６によって各色別にクランプされ、Ｂ画像信号は補正回路４６に出力され、Ｒ画像信号は補正回路４８に出力される。
また、リニアセンサ１０のダミー出力部１５から出力されたダミー信号は、ＣＤＳクランプ３８によってクランプされて補正回路４６の他の入力に出力され、ダミー出力部１６から出力されたダミー信号は、ＣＤＳクランプ４０によってクランプされ、その後増幅器４２で３倍のゲインがかけられたのち、補正回路４６及び４８の他の入力に出力される。尚、ダミー信号を増幅器４２で３倍に増幅する理由は、Ｒ／Ｂ画像信号に含まれる暗電流分にはアナログメモリＭ１、Ｍ２における暗電流分も含まれるためである。
【００２０】
補正回路４４、４６及び４８はそれぞれ減算回路からなり、各画像信号からダミー信号を減算し、その減算したＧ，Ｂ，Ｒ画像信号（暗電流の補正をした信号）をそれぞれ可変増幅器５０、５２及び５４に出力する。可変増幅器５０、５２及び５４は、それぞれＣＰＵ３０からゲイン制御信号が加えられており、入力するＧ，Ｂ，Ｒ画像信号に所要のゲインをかけてホワイトバランスを調整する。
【００２１】
可変増幅器５０、５２及び５４から出力されるＧ，Ｂ，Ｒ画像信号は、マルチプレクサ５６によって点順次化され、Ａ／Ｄ変換器５８によってデジタル信号に変換されたのち、画像メモリ６０に加えられる。
この画像メモリ６０は、１コマ分のＲ，Ｇ，Ｂ画像信号を記憶し、その記憶されたＲ，Ｇ，Ｂ画像信号は繰り返し読み出され、図示しないＤ／Ａ変換器によってアナログ信号に変換されたのち、エンコーダでＮＴＳＣ方式の複合映像信号に変換されて図示しないモニタＴＶに出力される。これにより、モニタＴＶよってフイルム画像を見ることができるようになる。
【００２２】
尚、良好な画像信号を取り込むためには、フイルムを予めスキャン（プリスキャン）してフイルムの各コマの明るさ等の撮影条件を検出し、その撮影条件にしたがって再度スキャン（本スキャン）して露出やホワイトバランスが調整された画像信号を取り込む必要がある。
ここで、上記プリスキャンと本スキャンとで、フイルムのスキャン方向を変えるようにすれば、フイルムを１往復することによって露出等が調整された画像信号を取り込むことができる。
【００２３】
さて、プリスキャンと本スキャンとでスキャン方向を変える場合、前述した通常のスキャン方向を本スキャンとし、その逆の方向をプリスキャンとすると、プリスキャン時には、図１におけるリニアセンサ１０において、或るラインの画像光は受光部１１Ｂよりも受光部１１Ａに先に入射することになる。
そして、後に入射する受光部１１Ｂ側のＲ／Ｂ画像信号をアナログメモリＭ１、Ｍ２によって遅延させると、空間的なラインずれのあるＧ画像信号とＲ／Ｂ画像信号とが時間的に更に拡大することになる。
【００２４】
従って、プリスキャン時には、アナログメモリＭ１、Ｍ２による実質的な遅延が行われないようにする。即ち、プリスキャン時には、シフトレジスタ１２Ｂでの１ライン分の転送が終了してから次のラインの転送が開始されるまでの間に、受光部１１Ｂに蓄えられた電荷をアナログメモリＭ１、Ｍ２を介して直ちにシフトレジスタ１２Ｂに転送するようにする。尚、このような転送は、リードゲートパルス、アナログメモリパルスを制御することによって行うことができる。また、上記プリスキャン時には、受光部１１Ａと受光部１１Ｂとの空間的なラインずれを補正することはできないが、プリスキャンでは、フイルム画像の明るさ等の撮影条件や、画質にこだわらないインデックス画像を得ることを目的としているため、上記空間的なラインずれによる不具合はない。
【００２５】
ところで、プリスキャン時に得た画像信号の輝度信号に基づいて本スキャン時にリニアセンサ１０に出力するシャッターゲートパルスを制御することにより、電荷の蓄積時間を制御することができる。同様に、プリスキャン時に得たＲ，Ｇ，Ｂ画像信号の各色別の平均値を求め、これらの平均値が等しくなるように本スキャン時における可変増幅器５０、５２及び５４のゲインを制御することによりホワイトバランスを調整することができる。
【００２６】
尚、スキャン動作をしない場合には、リニアセンサ１０の駆動系を停止することにより、消費電力を少なくすることができる。また、停止状態からスキャン動作する場合には、始めにウォーミングアップ駆動してから画像信号の読み取りを開始することにより、画質への影響をなくすことができる。ＣＰＵ３０はスキャン方向、露出時間等に応じてＣＣＤ駆動回路３２を制御し、目的にあったリニアセンサ１０の駆動を実現する。
【００２７】
図３は本発明に係る画像読取装置の他の実施例を示す要部ブロック図である。尚、図１に示したリニアセンサ１０と共通する部分には同一の符号を付し、その詳細な説明は省略する。
図１に示したリニアセンサ１０は受光部１１Ａと受光部１１Ｂとの間にシャッターゲートＳＧ、シャッタードレイン１７が設けられているが、図３に示すリニアセンサ２０は、基板抜き電子シャッターが設けられたもので、受光部１１Ａと受光部１１Ｂとは接している。その結果、図３に示す受光部１１Ａと受光部１１Ｂとの空間のライン差は１ラインであり、受光部１１Ｂに蓄積された電荷は、１つのアナログメモリＭによって１ライン分遅延されてシフトレジスタ１２Ｂに転送されるようになっている。
【００２８】
尚、本実施例では、暗電流検出用センサ及びダミー出力部を各ライン別に設けるようにしたが、何れか一方のみでもよい。また、本発明における暗電流を補正するリニアセンサは、上記実施例の２ラインのリニアセンサに限らず、１ラインのリニアセンサにも適用できる。
【００２９】
【発明の効果】
以上説明したように本発明に係る画像読取装置によれば、受光部の近傍に受光面が遮光された暗電流検出用センサを設け、この暗電流検出用センサに蓄積された電荷をダミー信号として出力し、画像出力部から出力される画像信号からダミー信号を減算するようにしたため、簡単な回路で暗電流の補正を行うことができる。また、Ｇチャンネルの受光部とＲ／Ｂチャンネルの受光部の２ラインによって構成した場合に、各ラインから得られる画像信号の同時化のための遅延手段として、Ｒ／Ｂチャンネル側の受光部とその転送部との間にアナログメモリを設けるようにしてため、同時化のための回路も簡単にできるという利点がある。尚、アナログメモリを介して転送される電荷はＳ／Ｎが悪くなるが、画質のＳ／Ｎを左右するのはＧチャンネルであるため、上記アナログメモリはＲ／Ｂチャンネル側に設けるようにしている。
【００３０】
また、通常のスキャン方向とは逆方向にスキャンして画像を読み取る場合には、上記アナログメモリでの転送を速く行うことで、アナログメモリによる実質的な遅延が行われないようにすることができ、これにより逆スキャン時にアナログメモリの悪影響が生じないようにすることができる。尚、逆スキャン時には、空間的なラインずれを補正することはできないが、フイルム画像の撮影条件や画質にこだわらないインデックス画像を得ることができる。
【図面の簡単な説明】
【図１】図１は本発明に係る画像読取装置の一実施例を示す要部ブロック図である。
【図２】図２は図１のリニアセンサを用いたフイルムスキャナの要部ブロック図である。
【図３】図３は本発明に係る画像読取装置の他の実施例を示す要部ブロック図である。
【符号の説明】
１０、２０…リニアセンサ
１１Ａ、１１Ｂ…受光部
１２Ａ、１２Ｂ…シフトレジスタ
１３、１４…画像出力部
１５、１６…ダミー出力部
１７…シャッタードレイン
１８Ａ、１８Ｂ…暗電流検出用センサ
Ｍ１、Ｍ２、Ｍ…アナログメモリ
３０…中央処理装置（ＣＰＵ）
３２…ＣＣＤ駆動回路
４２…増幅器
４４、４６、４８…補正回路
【産業上の利用分野】
本発明は画像読取装置に係り、特にフイルムスキャナ、複写機、ファクシミリ等に適用される画像読取装置に関する。
【０００２】
【従来の技術】
従来、ＣＣＤ等の固体撮像素子から得られる画像信号における暗電流の補正方法には種々のものがあり、例えばフォトセンサのうちの特定のフォトセンサの受光面を遮光し、そのフォトセンサの出力を暗電流分としてメモリで記憶し、暗電流分を含む画像信号から予め記憶した暗電流分を減算し、これにより暗電流が補正された画像信号を得るようにしている。
【０００３】
一方、カラー画像を読み取るために、リニアセンサにはそれぞれ異なるカラーフィルタが設けられた２ライン以上からなるものがあるが、この場合には、空間的なラインずれのために、十分が画質が得られない。そこで、従来はライン間の空間的なずれを補正するために、ディジタル処理することにより一方のラインから得られる画像信号を遅延させ、又は一方のラインから得られる画像信号を外部に設けたディレイラインを通過させることにより遅延させ、これによりライン間の空間的なずれを補正した画像信号を得るようにしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の暗電流の補正方法は、事前に暗電流を取り込む必要があり、またライン間の空間的なずれを補正する場合には、ディジタル処理又は外部のディレイラインを用いる必要があるため、回路規模が大きくなるという問題があった。
【０００５】
本発明はこのような事情に鑑みてなされたもので、暗電流の補正や各ラインから得られる画像信号の同時化を簡単な回路でリアルタイムに行うことができ、これにより低コストの装置で良質の画像を得ることができる画像読取装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は前記目的を達成するために、Ｇフィルタを介して画像光を受光するフォトセンサが１列に配列された第１の受光部と、前記第１の受光部に並設された１列の第２の受光部であって、Ｒフィルタを介して画像光を受光するフォトセンサとＢフィルタを介して画像光を受光するフォトセンサとが交互に配列された第２の受光部と、前記第２の受光部に並設され各フォトセンサから読み出された電荷を前記第１及び第２の受光部の空間的なラインずれに対応して遅延させるアナログメモリと、前記第１の受光部に並設され各フォトセンサから読み出された電荷を転送する第１の転送部と、前記アナログメモリに並設され該アナログメモリを介して入力する電荷を転送する第２の転送部と、前記第１の転送部から順次送り出される電荷をそれぞれＧ画像信号として出力する第１の画像出力部と、前記第２の転送部から順次送り出される電荷をそれぞれＲ／Ｂ画像信号として出力する第２の画像出力部とを備えた画像読取装置において、前記第１及び第２の受光部のライン上とは異なる位置に隣接して設けられ受光面が遮光された第１及び第２の暗電流検出用センサと、前記第１の暗電流検出用センサに蓄積された電荷をダミー信号として前記Ｇ画像信号と同時に出力する前記第１の画像出力部と異なる第１のダミー出力部と、前記第２の暗電流検出用センサに蓄積された電荷をダミー信号として前記Ｒ／Ｂ画像信号と同時に出力する前記第２の画像出力部と異なる第２のダミー出力部と、前記第１の画像出力部より出力されるＧ画像信号から前記第１のダミー出力部より該Ｇ画像信号と同時に出力されるダミー信号を減算する第１の減算手段と、前記第２の画像出力部より出力されるＲ／Ｂ画像信号から前記第２のダミー出力部より該Ｒ／Ｂ画像信号と同時に出力されるダミー信号を減算する第２の減算手段と、を備えたことを特徴としている。
【０００８】
また、本発明は、Ｇフィルタを介して画像光を受光するフォトセンサが１列に配列された第１の受光部と、前記第１の受光部に並設された１列の第２の受光部であって、Ｒフィルタを介して画像光を受光するフォトセンサとＢフィルタを介して画像光を受光するフォトセンサとが交互に配列された第２の受光部と、前記第２の受光部に並設され各フォトセンサから読み出された電荷を前記第１及び第２の受光部の空間的なラインずれに対応して遅延させるアナログメモリと、前記第１の受光部に並設され各フォトセンサから読み出された電荷を転送する第１の転送部と、前記アナログメモリに並設され該アナログメモリを介して入力する電荷を転送する第２の転送部と、前記第１の転送部から順次送り出される電荷をそれぞれＧ画像信号として出力する第１の画像出力部と、前記第２の転送部から順次送り出される電荷をそれぞれＲ／Ｂ画像信号として出力する第２の画像出力部とを備えた画像読取装置において、前記第１及び第２の受光部の間に設けられ、前記第１及び第２の受光部に蓄積される不要電荷を掃き出すためのシャッターゲート及びシャッタードレインを有することを特徴としている。
また、上記画像読取装置において、通常のスキャン方向とは逆方向にスキャンして画像を読み取る際に、前記第２の転送部での１ライン分の転送終了時から次ラインの転送開始時までに前記第２の受光部に蓄えられた電荷を前記アナログメモリを介して第２の転送部に転送するときの該アナログメモリでの転送を速く行い、前記アナログメモリによる実質的な遅延が行われないようにすることを特徴としている。更に、前記第１及び第２の受光部のライン上とは異なる位置に隣接して設けられ受光面が遮光された暗電流検出用センサと、前記暗電流検出用センサに蓄積された電荷をダミー信号として前記Ｇ画像信号、Ｒ／Ｂ画像信号と同時に出力する前記第１の画像出力部及び第２の画像出力部と異なるダミー出力部と、前記第１の画像出力部から出力されるＧ画像信号から前記ダミー出力部から該Ｇ画像信号と同時に出力されるダミー信号を減算する第１の減算手段と、前記ダミー出力部から出力されるダミー信号を前記アナログメモリを介して累積される暗電流分に対応したゲインで増幅する増幅手段と、前記第２の画像出力部から出力されるＲ／Ｂ画像信号から前記増幅手段で増幅された該Ｒ／Ｂ画像信号と同時に出力されるダミー信号を減算する第２の減算手段と、を備えたことを特徴としている。
【０００９】
【作用】
本発明によれば、受光部の近傍に受光面が遮光された暗電流検出用センサを設け、この暗電流検出用センサに蓄積された電荷をダミー出力部からダミー信号として出力し、画像出力部から出力される画像信号からダミー信号を減算することにより、暗電流分が補正された画像信号を得るようにしている。
【００１０】
本発明の他の態様によれば、第１の受光部と第２の受光部の２ラインを設け、各ラインから得られる画像信号の同時化のために、第２の受光部と第２の転送部との間にアナログメモリを設けるようにしている。そして、このアナログメモリによって第２の受光部から転送される電荷を適宜遅延させて第２の転送部に転送し、ライン間の空間的なずれを補正するようにしている。尚、上記アナログメモリを介して転送される電荷は、アナログメモリによってＳ／Ｎが悪くなるが、画質のＳ／Ｎを左右するのはＧチャンネルであるため、上記アナログメモリはＲ／Ｂチャンネル側に設けるようにしている。
【００１１】
また、通常のスキャン方向とは逆方向にスキャンして画像を読み取る場合には、上記アナログメモリは各ラインの空間的なずれを補正する方向とは逆方向に遅延させることになるため、前記第２の受光部に蓄えられた電荷を前記アナログメモリを介して前記第２の転送部に転送するときの該アナログメモリでの転送を速く行い、アナログメモリによる実質的な遅延がないようにしている。更に、前記第１及び第２の受光部の間に第１及び第２の受光部に蓄積される不要電荷を掃き出すためのシャッターゲート及びシャッタードレインを設け、取り出すべき電荷の蓄積時間を制御できるようにしている。また、シャッターゲート及びシャッタードレインを設ける代わりに、前記第１及び第２の受光部に蓄積される不要電荷を掃き出すための基板抜き電子シャッターを設け、これにより取り出すべき電荷の蓄積時間を制御できるようにしている。更に、前記アナログメモリを介して第２の転送部に転送される電荷には、アナログメモリにおける暗電流分も含まれるため、前記ダミー出力部から出力されるダミー信号を前記アナログメモリを介して累積される暗電流分に対応したゲインで増幅し、第２の画像出力部から出力されるＲ／Ｂ画像信号から前記増幅されたダミー信号を減算するようにしている。
【００１２】
【実施例】
以下添付図面に従って本発明に係る画像読取装置の好ましい実施例を詳説する。
図１は本発明に係る画像読取装置の一実施例を示す要部ブロック図である。同図に示すリニアセンサ１０は、１部品としてパッケージ化されており、主として受光部１１Ａ、１１Ｂ、シフトレジスタ１２Ａ、１２Ｂ、画像出力部１３、１４、ダミー出力部１５、１６、アナログメモリＭ１、Ｍ２、シャッタードレイン１７、及び暗電流検出用センサ１８Ａ、１８Ｂから構成されている。
【００１３】
このリニアセンサ１０は、ＧチャンネルとＲ／Ｂチャンネルの２ラインで構成されており、Ｇチャンネルの受光部１１ＡはＧフィルタを介して画像光を受光するフォトセンサが１列に配列され、Ｒ／Ｂチャンネルの受光部１１ＢはＲフィルタを介して画像光を受光するフォトセンサとＢフィルタを介して画像光を受光するフォトセンサとが交互に配列されている。そして、これらの受光部１１Ａ及び受光部１１Ｂのフォトセンサは、各受光面に入射する画像光の光の強さに応じた量の電荷を蓄積する。
【００１４】
また、受光部１１Ａと受光部１１Ｂとの間には、それぞれシャッターゲートＳＧを介してシャッタードレイン１７が設けられており、これらのシャッターゲートＳＧをシャッターゲートパルス（図示せず）によって駆動することにより、受光部１１Ａ及び受光部１１Ｂに蓄積された電荷をシャッタードレイン１７に掃き出すことができる。即ち、このリニアセンサ１０は、シャッターゲートパルスに応じて受光部１１Ａと受光部１１Ｂに蓄積する電荷を制御する、いわゆる電子シャッター機能を有している。
【００１５】
尚、受光部１１Ａと受光部１１Ｂとの空間のライン差は、両者間にシャッタードレイン１７等を有するため、この実施例では２ライン分である。
一方、受光部１１Ａとシフトレジスタ１２Ａとの間にはリードアウトゲートＯＧが設けられており、このリードアウトゲートＯＧに１ライン周期のリードゲートパルスが加えられると、受光部１１Ａに蓄積された電荷がシフトレジスタ１１Ａに転送される。同様に、受光部１１ＢとアナログメモリＭ１との間にはリードアウトゲートＯＧが設けられており、このリードアウトゲートＯＧに１ライン周期のリードゲートパルスが加えられると、受光部１１Ｂに蓄積された電荷がアナログメモリＭ１に転送される。
【００１６】
アナログメモリＭ１、Ｍ２は、前述した受光部１１Ａと受光部１１Ｂとの空間のライン差を補正するためのもので、１ライン周期のアナログメモリパルス（図示せず）によって駆動され、これにより受光部１１Ｂから得られる電荷を２ライン時間だけ遅延させてシフトレジスタ１２Ｂに転送する。
シフトレジスタ１２Ａに転送された電荷は、公知のレジスタ転送パルスによって画像出力部１３のフローティングキャパシタ１３Ａに順次流入する。画像出力部１３のプリアンプ１３Ｂはこのフローティングキャパシタ１３Ａの電圧をＧ画像信号として出力する。尚、フローティングキャパシタ１３Ａの電圧を初期状態に戻し、次の画素の電荷に対応した電圧が取り出せるようにリセットパルスが加えられるようになっている。また、アナログメモリＭ２からシフトレジスタ１２Ｂに転送された電荷は、レジスタ転送パルスによって画像出力部１４に転送され、画像出力部１４は上記画像出力部１３と同様にしてＲ／Ｂ画像信号を出力する。
【００１７】
一方、暗電流検出用センサ１８Ａは、受光部１１Ａの各画素のフォトセンサと同等のフォトセンサであってその受光面が遮光されており、ここに蓄積された電荷は、ダミー出力部１５のフローティングキャパシタ１５Ａに転送される。ダミー出力部１５のプリアンプ１５Ｂはこのフローティングキャパシタ１５Ａの電圧を暗電流分を示すダミー信号として出力する。尚、暗電流検出用センサ１８Ｂ及びダミー出力部１６は、それぞれ上記暗電流検出用センサ１８Ａ及びダミー出力部１５と同様に構成されている。
【００１８】
図２は上記リニアセンサ１０を用いたフイルムスキャナの要部ブロック図である。
同図において、中央処理装置（ＣＰＵ）３０は各回路を統括，制御するもので、ＣＣＤ駆動回路３２は前述したシャッターゲートパルス、リードゲートパルス、アナログメモリパルス、レジスタ転送パルス、リセットパルス等をリニアセンサ１０に出力し、リニアセンサ１０は画像出力部１３及び１４からそれぞれＧ画像信号及びＲ／Ｂ画像信号を出力するとともに、ダミー出力部１５及び１６からダミー信号を出力する。尚、通常のスキャン方向にスキャンして画像を読み取る場合（即ち、或るラインの画像光が受光部１１Ｂに先に入射する場合）、Ｒ／Ｂ画像信号は、前述したようにアナログメモリＭ１、Ｍ２を介して遅延されるため、Ｇ画像信号とＲ／Ｂ画像信号とは同時化されてリニアセンサ１０から出力される。
【００１９】
リニアセンサ１０から出力されたＧ画像信号は、ＣＤＳクランプ３４によってクランプされて補正回路４４に出力され、Ｒ／Ｂ画像信号は色分離ＣＤＳクランプ３６によって各色別にクランプされ、Ｂ画像信号は補正回路４６に出力され、Ｒ画像信号は補正回路４８に出力される。
また、リニアセンサ１０のダミー出力部１５から出力されたダミー信号は、ＣＤＳクランプ３８によってクランプされて補正回路４６の他の入力に出力され、ダミー出力部１６から出力されたダミー信号は、ＣＤＳクランプ４０によってクランプされ、その後増幅器４２で３倍のゲインがかけられたのち、補正回路４６及び４８の他の入力に出力される。尚、ダミー信号を増幅器４２で３倍に増幅する理由は、Ｒ／Ｂ画像信号に含まれる暗電流分にはアナログメモリＭ１、Ｍ２における暗電流分も含まれるためである。
【００２０】
補正回路４４、４６及び４８はそれぞれ減算回路からなり、各画像信号からダミー信号を減算し、その減算したＧ，Ｂ，Ｒ画像信号（暗電流の補正をした信号）をそれぞれ可変増幅器５０、５２及び５４に出力する。可変増幅器５０、５２及び５４は、それぞれＣＰＵ３０からゲイン制御信号が加えられており、入力するＧ，Ｂ，Ｒ画像信号に所要のゲインをかけてホワイトバランスを調整する。
【００２１】
可変増幅器５０、５２及び５４から出力されるＧ，Ｂ，Ｒ画像信号は、マルチプレクサ５６によって点順次化され、Ａ／Ｄ変換器５８によってデジタル信号に変換されたのち、画像メモリ６０に加えられる。
この画像メモリ６０は、１コマ分のＲ，Ｇ，Ｂ画像信号を記憶し、その記憶されたＲ，Ｇ，Ｂ画像信号は繰り返し読み出され、図示しないＤ／Ａ変換器によってアナログ信号に変換されたのち、エンコーダでＮＴＳＣ方式の複合映像信号に変換されて図示しないモニタＴＶに出力される。これにより、モニタＴＶよってフイルム画像を見ることができるようになる。
【００２２】
尚、良好な画像信号を取り込むためには、フイルムを予めスキャン（プリスキャン）してフイルムの各コマの明るさ等の撮影条件を検出し、その撮影条件にしたがって再度スキャン（本スキャン）して露出やホワイトバランスが調整された画像信号を取り込む必要がある。
ここで、上記プリスキャンと本スキャンとで、フイルムのスキャン方向を変えるようにすれば、フイルムを１往復することによって露出等が調整された画像信号を取り込むことができる。
【００２３】
さて、プリスキャンと本スキャンとでスキャン方向を変える場合、前述した通常のスキャン方向を本スキャンとし、その逆の方向をプリスキャンとすると、プリスキャン時には、図１におけるリニアセンサ１０において、或るラインの画像光は受光部１１Ｂよりも受光部１１Ａに先に入射することになる。
そして、後に入射する受光部１１Ｂ側のＲ／Ｂ画像信号をアナログメモリＭ１、Ｍ２によって遅延させると、空間的なラインずれのあるＧ画像信号とＲ／Ｂ画像信号とが時間的に更に拡大することになる。
【００２４】
従って、プリスキャン時には、アナログメモリＭ１、Ｍ２による実質的な遅延が行われないようにする。即ち、プリスキャン時には、シフトレジスタ１２Ｂでの１ライン分の転送が終了してから次のラインの転送が開始されるまでの間に、受光部１１Ｂに蓄えられた電荷をアナログメモリＭ１、Ｍ２を介して直ちにシフトレジスタ１２Ｂに転送するようにする。尚、このような転送は、リードゲートパルス、アナログメモリパルスを制御することによって行うことができる。また、上記プリスキャン時には、受光部１１Ａと受光部１１Ｂとの空間的なラインずれを補正することはできないが、プリスキャンでは、フイルム画像の明るさ等の撮影条件や、画質にこだわらないインデックス画像を得ることを目的としているため、上記空間的なラインずれによる不具合はない。
【００２５】
ところで、プリスキャン時に得た画像信号の輝度信号に基づいて本スキャン時にリニアセンサ１０に出力するシャッターゲートパルスを制御することにより、電荷の蓄積時間を制御することができる。同様に、プリスキャン時に得たＲ，Ｇ，Ｂ画像信号の各色別の平均値を求め、これらの平均値が等しくなるように本スキャン時における可変増幅器５０、５２及び５４のゲインを制御することによりホワイトバランスを調整することができる。
【００２６】
尚、スキャン動作をしない場合には、リニアセンサ１０の駆動系を停止することにより、消費電力を少なくすることができる。また、停止状態からスキャン動作する場合には、始めにウォーミングアップ駆動してから画像信号の読み取りを開始することにより、画質への影響をなくすことができる。ＣＰＵ３０はスキャン方向、露出時間等に応じてＣＣＤ駆動回路３２を制御し、目的にあったリニアセンサ１０の駆動を実現する。
【００２７】
図３は本発明に係る画像読取装置の他の実施例を示す要部ブロック図である。尚、図１に示したリニアセンサ１０と共通する部分には同一の符号を付し、その詳細な説明は省略する。
図１に示したリニアセンサ１０は受光部１１Ａと受光部１１Ｂとの間にシャッターゲートＳＧ、シャッタードレイン１７が設けられているが、図３に示すリニアセンサ２０は、基板抜き電子シャッターが設けられたもので、受光部１１Ａと受光部１１Ｂとは接している。その結果、図３に示す受光部１１Ａと受光部１１Ｂとの空間のライン差は１ラインであり、受光部１１Ｂに蓄積された電荷は、１つのアナログメモリＭによって１ライン分遅延されてシフトレジスタ１２Ｂに転送されるようになっている。
【００２８】
尚、本実施例では、暗電流検出用センサ及びダミー出力部を各ライン別に設けるようにしたが、何れか一方のみでもよい。また、本発明における暗電流を補正するリニアセンサは、上記実施例の２ラインのリニアセンサに限らず、１ラインのリニアセンサにも適用できる。
【００２９】
【発明の効果】
以上説明したように本発明に係る画像読取装置によれば、受光部の近傍に受光面が遮光された暗電流検出用センサを設け、この暗電流検出用センサに蓄積された電荷をダミー信号として出力し、画像出力部から出力される画像信号からダミー信号を減算するようにしたため、簡単な回路で暗電流の補正を行うことができる。また、Ｇチャンネルの受光部とＲ／Ｂチャンネルの受光部の２ラインによって構成した場合に、各ラインから得られる画像信号の同時化のための遅延手段として、Ｒ／Ｂチャンネル側の受光部とその転送部との間にアナログメモリを設けるようにしてため、同時化のための回路も簡単にできるという利点がある。尚、アナログメモリを介して転送される電荷はＳ／Ｎが悪くなるが、画質のＳ／Ｎを左右するのはＧチャンネルであるため、上記アナログメモリはＲ／Ｂチャンネル側に設けるようにしている。
【００３０】
また、通常のスキャン方向とは逆方向にスキャンして画像を読み取る場合には、上記アナログメモリでの転送を速く行うことで、アナログメモリによる実質的な遅延が行われないようにすることができ、これにより逆スキャン時にアナログメモリの悪影響が生じないようにすることができる。尚、逆スキャン時には、空間的なラインずれを補正することはできないが、フイルム画像の撮影条件や画質にこだわらないインデックス画像を得ることができる。
【図面の簡単な説明】
【図１】図１は本発明に係る画像読取装置の一実施例を示す要部ブロック図である。
【図２】図２は図１のリニアセンサを用いたフイルムスキャナの要部ブロック図である。
【図３】図３は本発明に係る画像読取装置の他の実施例を示す要部ブロック図である。
【符号の説明】
１０、２０…リニアセンサ
１１Ａ、１１Ｂ…受光部
１２Ａ、１２Ｂ…シフトレジスタ
１３、１４…画像出力部
１５、１６…ダミー出力部
１７…シャッタードレイン
１８Ａ、１８Ｂ…暗電流検出用センサ
Ｍ１、Ｍ２、Ｍ…アナログメモリ
３０…中央処理装置（ＣＰＵ）
３２…ＣＣＤ駆動回路
４２…増幅器
４４、４６、４８…補正回路
Claims (2)
- Ｇフィルタを介して画像光を受光するフォトセンサが１列に配列された第１の受光部と、前記第１の受光部に並設された１列の第２の受光部であって、Ｒフィルタを介して画像光を受光するフォトセンサとＢフィルタを介して画像光を受光するフォトセンサとが交互に配列された第２の受光部と、前記第２の受光部に並設され各フォトセンサから読み出された電荷を前記第１及び第２の受光部の空間的なラインずれに対応して遅延させるアナログメモリと、前記第１の受光部に並設され各フォトセンサから読み出された電荷を転送する第１の転送部と、前記アナログメモリに並設され該アナログメモリを介して入力する電荷を転送する第２の転送部と、前記第１の転送部から順次送り出される電荷をそれぞれＧ画像信号として出力する第１の画像出力部と、前記第２の転送部から順次送り出される電荷をそれぞれＲ／Ｂ画像信号として出力する第２の画像出力部とを備えた画像読取装置において、
前記第１及び第２の受光部の間に設けられ、前記第１及び第２の受光部に蓄積される不要電荷を掃き出すためのシャッターゲート及びシャッタードレインを有し、
通常のスキャン方向とは逆方向にスキャンして画像を読み取る際に、前記第２の転送部での１ライン分の転送終了時から次ラインの転送開始時までに前記第２の受光部に蓄えられた電荷を前記アナログメモリを介して第２の転送部に転送するときの該アナログメモリでの転送を速く行い、前記アナログメモリによる実質的な遅延が行われないようにすることを特徴とする画像読取装置。 - Ｇフィルタを介して画像光を受光するフォトセンサが１列に配列された第１の受光部と、前記第１の受光部に並設された１列の第２の受光部であって、Ｒフィルタを介して画像光を受光するフォトセンサとＢフィルタを介して画像光を受光するフォトセンサとが交互に配列された第２の受光部と、前記第２の受光部に並設され各フォトセンサから読み出された電荷を前記第１及び第２の受光部の空間的なラインずれに対応して遅延させるアナログメモリと、前記第１の受光部に並設され各フォトセンサから読み出された電荷を転送する第１の転送部と、前記アナログメモリに並設され該アナログメモリを介して入力する電荷を転送する第２の転送部と、前記第１の転送部から順次送り出される電荷をそれぞれＧ画像信号として出力する第１の画像出力部と、前記第２の転送部から順次送り出される電荷をそれぞれＲ／Ｂ画像信号として出力する第２の画像出力部とを備えた画像読取装置において、
前記第１及び第２の受光部のライン上とは異なる位置に隣接して設けられ受光面が遮光された暗電流検出用センサと、
前記暗電流検出用センサに蓄積された電荷をダミー信号として前記Ｇ画像信号Ｒ／Ｂ画像信号と同時に出力する前記第１の画像出力部及び第２の画像出力部と異なるダミー出力部と、
前記第１の画像出力部から出力されるＧ画像信号から前記ダミー出力部から該Ｇ画像信号と同時に出力されるダミー信号を減算する第１の減算手段と、
前記ダミー出力部から出力されるダミー信号を前記アナログメモリを介して累積される暗電流分に対応したゲインで増幅する増幅手段と、
前記第２の画像出力部から出力されるＲ／Ｂ画像信号から前記増幅手段で増幅された該Ｒ／Ｂ画像信号と同時に出力されるダミー信号を減算する第２の減算手段と、
を備えたことを特徴とする画像読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04359294A JP3705611B2 (ja) | 1994-03-15 | 1994-03-15 | 画像読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04359294A JP3705611B2 (ja) | 1994-03-15 | 1994-03-15 | 画像読取装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003323194A Division JP2004112797A (ja) | 2003-09-16 | 2003-09-16 | 画像読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07254987A JPH07254987A (ja) | 1995-10-03 |
| JP3705611B2 true JP3705611B2 (ja) | 2005-10-12 |
Family
ID=12668075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04359294A Expired - Fee Related JP3705611B2 (ja) | 1994-03-15 | 1994-03-15 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3705611B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4498253B2 (ja) * | 2005-09-28 | 2010-07-07 | 三洋電機株式会社 | 画像処理装置 |
| JP4656648B2 (ja) * | 2005-10-26 | 2011-03-23 | 株式会社リコー | デジタル撮像装置，画像読み取り装置および画像形成装置 |
-
1994
- 1994-03-15 JP JP04359294A patent/JP3705611B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07254987A (ja) | 1995-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2161919B1 (en) | Read out method for a CMOS imager with reduced dark current | |
| EP1185089A2 (en) | Image pickup apparatus | |
| US20020140830A1 (en) | Signal processing apparatus and method, and image sensing apparatus | |
| KR100854163B1 (ko) | 촬상 장치 및 화질 보정 방법 | |
| US6839084B1 (en) | Image pickup apparatus capable of switching modes based on signals from photoelectric conversion pixels | |
| US4589025A (en) | Dark current measurement and correction for video from field-transfer imagers | |
| JP2007235856A (ja) | 固体撮像装置 | |
| JP2006157882A (ja) | 固体撮像装置 | |
| JP4664118B2 (ja) | 固体撮像装置 | |
| JP3697172B2 (ja) | 信号処理装置及び信号処理方法並びに撮像装置 | |
| JP2009017459A (ja) | Ｃｃｄ型固体撮像素子及びその駆動方法並びに撮像装置 | |
| JP3705611B2 (ja) | 画像読取装置 | |
| JP2000106678A (ja) | 撮像装置 | |
| JP4196029B2 (ja) | 撮像回路および撮像装置 | |
| JP2004112797A (ja) | 画像読取装置 | |
| JP3796421B2 (ja) | 撮像装置及び撮像方法 | |
| JP2004172925A (ja) | 電子カメラの暗電流補正装置および方法 | |
| JPH06189200A (ja) | 固体撮像装置 | |
| JP4573367B2 (ja) | 画像撮影装置 | |
| JP3024353B2 (ja) | カラーテレビジョンカメラ装置 | |
| JP3667915B2 (ja) | スキャナおよび対象画像読取方法 | |
| JPH0416087A (ja) | 画像読取装置 | |
| JP2939993B2 (ja) | 固体撮像装置 | |
| JP4303875B2 (ja) | 固体撮像装置 | |
| JPH07245730A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |