JPH027457A - Manufacture of flat package - Google Patents

Manufacture of flat package

Info

Publication number
JPH027457A
JPH027457A JP15689788A JP15689788A JPH027457A JP H027457 A JPH027457 A JP H027457A JP 15689788 A JP15689788 A JP 15689788A JP 15689788 A JP15689788 A JP 15689788A JP H027457 A JPH027457 A JP H027457A
Authority
JP
Japan
Prior art keywords
circuit board
lead
ceramic
board
recessed part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15689788A
Other languages
Japanese (ja)
Inventor
Yasushi Iyogi
五代儀 靖
Nobuo Iwase
岩瀬 暢男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15689788A priority Critical patent/JPH027457A/en
Publication of JPH027457A publication Critical patent/JPH027457A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Products (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To bond a lead for input/output use to a ceramic circuit board accurately, with high density and with high strength by a method wherein a recessed part is formed in advance in a pin bonding position of the circuit board and an L-shaped lead is solder-bonded to the recessed part by heating via an active metal solder composed mainly of a metal brazing material containing a Group IV A element. CONSTITUTION:A recessed part 5 is formed in advance in a lead bonding position of a ceramic circuit board 1; an L-shaped lead 6 for input/circuit use is filled into the recessed part 6 and is heated via an active metal solder composed mainly of a metal brazing material containing a Group IV A element. Thereby, the active metal solder becomes a molten liquid; the metal brazing material wets a ceramic base material of the board 1 by an action of the Group IV A element and penetrates into through holes 4a, 4b. Since the recessed part 5 is formed in the board 1, a contact area of the molted liquid of the active metal solder with reference to the board 1 can be increased without increasing an area at a lead pin junction part; accordingly, it is possible to wet the circuit board effectively by the activated Group IV A element. Accordingly, the lead can be bonded to the board with high density and with high strength, and a heat-dissipating property is made good.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、フラットパッケージの製造方法に関し、特に
入出力用リードピン及び接続工程を改良したフラットパ
ッケージの製造方法に係わる。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Field of Application) The present invention relates to a method for manufacturing a flat package, and particularly to a method for manufacturing a flat package in which input/output lead pins and connection processes are improved.

(従来の技術) パッケージには、収納するセラミック回路基板との接続
をになう入出力用リードが必要である。
(Prior Art) A package requires input/output leads for connection with a ceramic circuit board to be housed.

かかるセラミック回路基板への入出力用リードの接合方
法としては、従来よりセラミック回路基板のリード接合
位置にNiメツキ等の処理を施してAgろう材との馴染
みが良好なパッド部を形成した後、リードを該パッド部
にろう付は又は半田付けする方法が行われている。しか
しながら、かかる方法ではピンの接合強度を向上するた
めに、広いI10パッドを゛必要とし、高密度なリード
ピンの接合が困難となる問題があった。
Conventionally, the method for joining input/output leads to such a ceramic circuit board is to apply a treatment such as Ni plating to the lead joining position of the ceramic circuit board to form a pad portion that is compatible with the Ag brazing material, and then A method of brazing or soldering the lead to the pad portion is used. However, this method requires a wide I10 pad in order to improve the bonding strength of the pins, making it difficult to bond high-density lead pins.

一方、近年、高熱伝導性セラミックであるAI2やSi
Cを利用したセラミック回路基板を備えたセラミックパ
ッケージが注目されている。これらのセラミックは、熱
伝導率が従来のAg、Olの約20V/m4と比較して
5〜10倍も大きく、かつBaOのように毒性もないた
め、有用である。しかしながら、AQN、 SiCなど
の高熱伝導性セラミックは溶融金属との濡れ性が従来の
従来のAffi、O,などの酸化物セラミックに比較し
て劣り、金属製の端子ピンと強固に接合することが困難
であった。
On the other hand, in recent years, high thermal conductive ceramics such as AI2 and Si
Ceramic packages equipped with ceramic circuit boards using C are attracting attention. These ceramics are useful because their thermal conductivity is 5 to 10 times higher than that of conventional Ag and Ol, which is about 20 V/m4, and they are not toxic like BaO. However, high thermal conductivity ceramics such as AQN and SiC have poor wettability with molten metal compared to conventional oxide ceramics such as Affi, O, etc., making it difficult to firmly bond them to metal terminal pins. Met.

(発明が解決しようとする課題) 本発明は、上記従来の問題点を解決するためになされた
もので、セラミック回路基板に対して入出力用リードが
正確、高密度かつ高強度に接合され、しかも放熱性の優
れたセラミックパッケージを製造し得る方法を提供しよ
うとするものである。
(Problems to be Solved by the Invention) The present invention has been made in order to solve the above-mentioned problems of the conventional art. Furthermore, the present invention aims to provide a method for manufacturing a ceramic package with excellent heat dissipation.

〔発明の構成〕[Structure of the invention]

(課題を解決するための手段) 本発明は、セラミック回路基板に入出力用り−ドビンを
取付けた構造のフラットパッケージの製造において、前
記回路基板のリード接合位置に予め凹部を形成し、該凹
部にリード先端が埋設する形となる様なL形リードをI
VA族元素を含む金属ろう材を主体とする活性金属ろう
を介して加熱し、ろう接合せしめることを特徴とするフ
ラットパッケージの製造方法である。
(Means for Solving the Problems) The present invention, in manufacturing a flat package having a structure in which an input/output dowel is attached to a ceramic circuit board, includes forming a recess in advance at a lead joining position of the circuit board, and forming a recess in the recess. Insert an L-shaped lead such that the lead tip is buried in the I
This method of manufacturing a flat package is characterized by heating and soldering through an active metal solder mainly consisting of a metal brazing material containing VA group elements.

上記セラミック回路基板としては、 ■セラミックグリ
ーンシートの表面にメタライズペーストによる表面印刷
、焼結することにより得られた単層セラミック回路基板
、■セラミックグリーンシートにスルホールを形成し、
メタライズペーストによる表面印刷及びスルホールへの
メタライズ充填を行なった後、複数枚を結線順序に従い
積層し、圧着及び還元雰囲気中での焼結により得られた
多層セラミック回路基板を挙げることができる。
The above ceramic circuit board includes: (1) a single-layer ceramic circuit board obtained by surface printing and sintering a ceramic green sheet with metallization paste, (2) a ceramic green sheet with through holes formed,
After performing surface printing with metallization paste and filling metallization into through holes, a multilayer ceramic circuit board obtained by laminating a plurality of sheets in the order of connection, pressing, and sintering in a reducing atmosphere can be mentioned.

このグリーンシートの主材であるセラミックとしては、
高熱伝導性セラミックを用いることが望ましく、例えば
AQNを挙げることができる。特に、AQNグリーンシ
ートとしてはAI単独のもの、Yなどの希土類元素やC
aなどのアルカリ土類元素等を焼結助剤として含むもの
を用いることができる。
The ceramic that is the main material of this green sheet is
It is desirable to use a highly thermally conductive ceramic, such as AQN. In particular, AQN green sheets include AI alone, rare earth elements such as Y, and carbon.
A material containing an alkaline earth element such as a as a sintering aid can be used.

上記凹部は、例えば上述した回路基板を作製するための
セラミックグリーンシードの段階で形成される。
The recesses are formed, for example, at the ceramic green seed stage for producing the circuit board described above.

上記活性金属ろうを構成する金属ろう材としては、例え
ば、Cuろう、Niろうv Agろうなどを挙げること
ができるが、融点の低い接合プロセスを実現できること
、リードとの濡れ性が良好なことを考慮するとAgを主
体とするCu −Agろうが望ましい。
Examples of the metal brazing material constituting the active metal solder include Cu solder, Ni solder, and Ag solder. Considering this, Cu-Ag wax containing Ag as a main component is desirable.

この金属ろう材中に含まれるIVA族元素としては、例
えばTi、 Zr、 Hf等を挙げることができるが、
特に活性作用の高いTi、 Zrを用いることが望まし
い。かかるろう材中に含まれる前記IVA族元素の量は
、0.1〜15重量%に範囲することが望ましい。
Examples of the IVA group elements contained in this metal brazing material include Ti, Zr, Hf, etc.
It is particularly desirable to use Ti and Zr, which have a high activation effect. The amount of the Group IVA element contained in the brazing filler metal is preferably in the range of 0.1 to 15% by weight.

この理由は、IVA族元素の量を001重量%未満にす
るとセラミック基板とろう材との濡れ性が悪化し、凝集
してリードの接合ができなくなり、かといってその量が
15重量%を越えると導体抵抗の増加が生じると共に、
IVA族元素量が多くなることによりリードとの密着性
が低下する恐れがあるからである。こうした活性金属ろ
うは、上記回路基板の凹部への密着性を良好にするため
に前記■A族元素を含むろう材、有機バインダ及び溶剤
からなるペースト状物か、又は合金箔を用いることが望
ましい。この場合のペースト状物としては有機バインダ
は、例えばアクリル酸エステル、メタクリル酸エステル
、又はエチルセルロース等を挙げることができ、前記溶
媒としては例えばテレピネオール、ジエチレングリコー
ルモノ−n−ブチルエーテル等を挙げることができる。
The reason for this is that if the amount of group IVA elements is less than 0.01% by weight, the wettability between the ceramic substrate and the brazing material will deteriorate, causing aggregation and making it impossible to bond the leads; however, if the amount exceeds 15% by weight As well as an increase in conductor resistance,
This is because an increase in the amount of Group IVA elements may reduce the adhesion to the lead. In order to improve the adhesion to the recesses of the circuit board, the active metal solder is preferably a paste-like material made of a brazing material containing a group A element, an organic binder, and a solvent, or an alloy foil. . In this case, the organic binder of the paste-like material may be, for example, acrylic ester, methacrylic ester, or ethyl cellulose, and the solvent may be, for example, terpineol, diethylene glycol mono-n-butyl ether, or the like.

上記加熱工程での雰囲気としては1例えば窒素ガスを主
体とする雰囲気とすればよい、具体的には、窒素ガス単
独の雰囲気又は酸素濃度が20 pp■以下の窒素ガス
雰囲気を挙げることができる。こうした雰囲気は例えば
トンネル炉により実現できる。また、かかる雰囲気での
セラミック回路基板とL型リードとをIVA族元素を含
むろう材を主体とする活性金属ろうでろう接合する際の
加熱は。
The atmosphere in the heating step may be, for example, an atmosphere containing nitrogen gas as a main ingredient. Specifically, an atmosphere containing nitrogen gas alone or a nitrogen gas atmosphere with an oxygen concentration of 20 ppm or less may be used. Such an atmosphere can be achieved, for example, by a tunnel furnace. Furthermore, heating is required when brazing a ceramic circuit board and an L-shaped lead in such an atmosphere using an active metal solder mainly composed of a brazing filler metal containing an IVA group element.

使用する金属ろう材の融点より高い温度で行なえばよい
1例えばCu−Agろうを用いた場合には、800〜8
50℃で加熱すればよい。
It may be carried out at a temperature higher than the melting point of the metal brazing material used1.For example, when using Cu-Ag brazing material, the temperature is 800-8
It may be heated at 50°C.

(作 用) 本発明によれば、セラミック回路基板のリード接合位置
に予め凹部を形成し、該凹部に入出力用L型リードを埋
設し、IVA族元素を含む金属ろう材を主体とする活性
金属ろうを介して加熱することによって、該活性金属ろ
うが融液となり、その融液中の活性化されたIVA族元
素の作用により金属ろう材が該回路基板のセラミック基
材を濡らし、かつ該回路基板のスルホール内に浸透する
。また、前記回路基板に凹部を形成することにより、り
一ドピン接合部の面積を大きくすることなく該回路基板
への活性金属ろうの融液の接触面積が増大できるため、
活性化されたIVA族元素により回路基板を効果的に濡
らすことができる。リードピンにおいては、丸形のリー
ドを曲げ、使用することはもちろん基板内埋挿部のみ丸
形で外部接続部を、平板化させたリードを用いる事によ
り外観においては、従来のフラットパッケージ品と何ら
変わりはない。又、上記り型で、リード付けをする事に
より、従来のフラットパッケージのリードピン強度=3
kgf/cm以上(ビールテスト)に対し、本発明によ
れば、8kgf/リードと高強度にする事が可能である
(Function) According to the present invention, a recess is formed in advance at the lead joining position of a ceramic circuit board, an L-shaped lead for input/output is buried in the recess, and an active material mainly made of a metal brazing filler metal containing a group IVA element is used. By heating through the metal solder, the activated metal solder becomes a melt, and the metal solder wets the ceramic substrate of the circuit board due to the action of the activated group IVA elements in the melt. Penetrates into the through-holes of the circuit board. Furthermore, by forming a recess in the circuit board, the contact area of the active metal solder melt to the circuit board can be increased without increasing the area of the bonded pin joint.
The activated Group IVA element can effectively wet the circuit board. For lead pins, not only do we use bent round leads, but we also use flattened leads with a rounded part embedded in the board and a flattened external connection part. There is no difference. Also, by attaching leads with the above mold, the lead pin strength of the conventional flat package = 3
In contrast to kgf/cm or more (beer test), according to the present invention, it is possible to achieve a high strength of 8 kgf/lead.

従って、回路基板を構成するセラミック基材として高熱
伝導性のAQNにより形成しても該セラミック基材に対
してリードを正確、高密度かつ高強度で接合できると共
にスルホールの導体部に対して良好に接合でき、しかも
ピンと導体層とを電気的に接続でき、ひいては放熱性が
優れ、信頼性の高いフラットパッケージを製造できる。
Therefore, even if AQN, which has high thermal conductivity, is used as a ceramic base material for a circuit board, the leads can be bonded to the ceramic base material accurately, with high density, and with high strength, and can be bonded well to the conductor portion of the through hole. It is possible to bond, electrically connect pins and conductor layers, and produce a highly reliable flat package with excellent heat dissipation.

(実施例) 以下、本発明の実施例を図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

まず、AQN粉末に焼結助剤としてのCaOを1重量%
、Y、 0.を3重量%添加し、更にこれらA12N粉
末と焼結助剤にポリメチルメタクリレートを添加して出
発原料を調製した後、ドクターブレード法により該原料
から厚さ0.75mのグリーンシートを作製した。つづ
いて、このグリーンシートを外周縁に5Rの半円状凸部
を左右に有する外径打抜き用ブランク金型を用いて打抜
き、外径加工を施すと共に該グリーンシートの左右2ケ
所に位置決め用凹部を形成した。ひきつづき、ガイドピ
ン付治具に前記グリーンシートをその位置決め用凹部を
基準して居置決めした後、グリーンシートにNGボール
盤を用いて直径0.3mmのスルホールを開孔した。
First, add 1% by weight of CaO as a sintering aid to AQN powder.
, Y, 0. After adding 3% by weight of A12N powder and polymethyl methacrylate to the sintering aid to prepare a starting material, a green sheet with a thickness of 0.75 m was produced from the raw material by a doctor blade method. Next, this green sheet is punched using a blank mold for punching out the outer diameter, which has semicircular convex portions of 5R on the left and right sides on the outer periphery, and the outer diameter is processed. was formed. Subsequently, the green sheet was placed in a jig with guide pins based on its positioning recesses, and then through holes with a diameter of 0.3 mm were drilled in the green sheet using an NG drilling machine.

更に、このグリーンシートのスルホールにタングステン
ペーストを充填した後、前記位置決め用凹部を基準にし
て同ペーストを用いてグリーンシート表面に導電ペース
トパターンをスクリーン印刷した。
Furthermore, after filling the through holes of this green sheet with tungsten paste, a conductive paste pattern was screen printed on the surface of the green sheet using the paste using the positioning recesses as a reference.

次いで、上記工程と同様にグリーンシートの作製、スル
ホールの開孔、タングステンペースト充填、導電ペース
トパターンの印刷を行なった後、グリーンシート1枚の
みリードピン接合部と対応すべく、IIφドリルを用い
て打抜き、これらグリーンシートの位置決め用凹部を基
準にして合せを行ない、更に積層、圧着によりグリーン
シート積層板を作製した。
Next, in the same manner as the above steps, a green sheet is prepared, through-holes are opened, tungsten paste is filled, and a conductive paste pattern is printed. Then, only one green sheet is punched out using a IIφ drill in order to correspond to the lead pin joint part. These green sheets were aligned based on the positioning recesses, and further laminated and crimped to produce a green sheet laminate.

次いで、前記方法による得られたグリーンシート積層板
を脱脂した後、還元性雰囲気中で焼成してA4N多層回
路基板1を製造した(第1図(A)に図示)、なお、こ
の回路基板1は積層AQN基材2と、この基材2の表面
及び内部に形成された第1.第2の導体層3a、 3b
と、これら導体層3a、3bを接続するためのタングス
テン導体部が充填された第1スルホール4aと、前記第
2導体層3bを前記AQN積層板2の裏面側に導くため
のタングステン導体部が充填された第2スルホール4b
と、このスルホール4bが露出する前記積層AQN基材
2部分に設けられた凹部5とから構成されている。
Next, the green sheet laminate obtained by the above method was degreased and then fired in a reducing atmosphere to produce an A4N multilayer circuit board 1 (as shown in FIG. 1(A)). is a laminated AQN base material 2 and a first . Second conductor layer 3a, 3b
, a first through hole 4a filled with a tungsten conductor for connecting these conductor layers 3a and 3b, and a tungsten conductor filled with a tungsten conductor for guiding the second conductor layer 3b to the back side of the AQN laminate 2. second through hole 4b
and a recess 5 provided in the portion of the laminated AQN base material 2 where the through hole 4b is exposed.

次いで、4%Ti、3%阿n、67%Ag、26%Cu
からなる活性金属ろう、アクリル酸エステル及びテレピ
ネオールからなるペースト状物を200E11厚さのス
テンレススクリーンを用いて前記回路基板1の凹部5に
印刷し、乾燥して該凹部5に活性金属ろうを含むペース
ト状物を充填した後、炭素治具を用いて該ペースト状物
に、42%Ni −Fe製でL形に形成したリードピン
6の先端が埋没するように保持し、ひきつづきベルト式
トンネル炉に設置し、酸素濃度16 PP11の窒素ガ
ス雰囲気中に2850℃、5分間加熱して第1図(B)
に示すように回路基板1に端子ピン6を活性金属ろう7
を介して接合した。 得られたパッケージについて、ピ
ンの回路基板に対する接合強度をインストロン引張り試
験機により測定したところ、最低で6kgf/リード、
平均値で9−f/リードと極めて強固で、かつばらつき
の少ない接合が可能となった6また、凹部内において活
性金属ろうにより接合されたリードとスルホールのタン
グステン導体部の間の抵抗値を測定したところ、従来の
タングステン導体部を有するスルホール上にNiメツキ
を施した後にリードをAgろうで接合した場合と同様と
なり、抵抗値の増加は認められず、しかも全てのリード
が良好にスルホールの導体部と導通されていることが確
認された。
Next, 4% Ti, 3% An, 67% Ag, 26% Cu
A paste containing an active metal solder, an acrylic acid ester, and terpineol is printed on the recess 5 of the circuit board 1 using a 200E11 thick stainless steel screen, and dried to fill the recess 5 with a paste containing the active metal solder. After filling the paste-like material, a carbon jig was used to hold the lead pin 6 made of 42% Ni-Fe and formed in an L shape so that the tip was buried in the paste-like material, and the lead pin 6 was then placed in a belt-type tunnel furnace. Figure 1 (B)
Connect terminal pins 6 to circuit board 1 with active metal solder 7 as shown in FIG.
It was joined through. Regarding the resulting package, the bonding strength of the pins to the circuit board was measured using an Instron tensile tester, and it was found that the bond strength was at least 6 kgf/lead,
An extremely strong bond with an average value of 9-f/lead and little variation was made possible.6 We also measured the resistance value between the lead and the tungsten conductor of the through-hole, which were bonded by active metal solder inside the recess. As a result, the results were similar to those obtained when Ni plating was applied to a through-hole with a tungsten conductor part and the leads were joined with Ag solder, and no increase in resistance was observed, and all leads were well connected to the conductor of the through-hole. It was confirmed that there was continuity with the

〔発明の効果〕〔Effect of the invention〕

以上詳述した如く、本発明によれば高熱伝導性のAQN
基材等からなるセラミック回路基板に対して入出力用リ
ードを正確、高密度かつ高強度に接合でき、ひいては優
れた放熱性及び高い信頼性を有するフラットパッケージ
の製造方法を提供できるものである。
As detailed above, according to the present invention, AQN with high thermal conductivity
The present invention can provide a method for manufacturing a flat package that allows input/output leads to be joined accurately, with high density, and with high strength to a ceramic circuit board made of a base material, etc., and which has excellent heat dissipation and high reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)、 (B)は本発明の実施例1における多
層AQN回路基板への入出力用端子ピンの接合工程を示
す断面図である。 1・・・多層AQN回路基板、 2・・・積層AQ箔基
材3a、 3b・・・導体層、    4a、 4b・
・・スルホール。 5・・・凹部、       6・・・L形リードピン
。 7・・・活性金属ろう。 代理人 弁理士  則 近 憲 佑 同  松山光之
FIGS. 1A and 1B are cross-sectional views showing the process of joining input/output terminal pins to a multilayer AQN circuit board in Example 1 of the present invention. DESCRIPTION OF SYMBOLS 1... Multilayer AQN circuit board, 2... Laminated AQ foil base material 3a, 3b... Conductor layer, 4a, 4b.
... Thruhole. 5... Concave portion, 6... L-shaped lead pin. 7...Active metal wax. Agent Patent Attorney Noriyuki Chika Yudo Mitsuyuki Matsuyama

Claims (3)

【特許請求の範囲】[Claims] (1)セラミック回路基板に入出力用端子ピンを取付け
たフラットパッケージ構造において、前記回路基板のピ
ン接合位置に予め凹部を形成し、該凹部にL形リードを
IVA族元素を含む金属ろう材を主体とする活性金属ろう
を介して、加熱し、ろう接合せしめることを特徴とする
フラットパッケージの製造方法。
(1) In a flat package structure in which input/output terminal pins are attached to a ceramic circuit board, a recess is formed in advance at the pin joining position of the circuit board, and an L-shaped lead is inserted into the recess.
A method for manufacturing a flat package, characterized by heating and soldering through an active metal brazing material mainly containing a metal brazing material containing a group IVA element.
(2)凹部を、セラミック回路基板を作製するためのセ
ラミックグリーンシートの段階で形成することを特徴と
する請求項1記載のフラットパッケージの製造方法。
(2) The method for manufacturing a flat package according to claim 1, characterized in that the recesses are formed at the stage of forming a ceramic green sheet for manufacturing a ceramic circuit board.
(3)セラミック回路基板の基板が窒化アルミニウムか
らなることを特徴とする請求項1記載のフラットパッケ
ージの製造方法。
(3) The method for manufacturing a flat package according to claim 1, wherein the substrate of the ceramic circuit board is made of aluminum nitride.
JP15689788A 1988-06-27 1988-06-27 Manufacture of flat package Pending JPH027457A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15689788A JPH027457A (en) 1988-06-27 1988-06-27 Manufacture of flat package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15689788A JPH027457A (en) 1988-06-27 1988-06-27 Manufacture of flat package

Publications (1)

Publication Number Publication Date
JPH027457A true JPH027457A (en) 1990-01-11

Family

ID=15637784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15689788A Pending JPH027457A (en) 1988-06-27 1988-06-27 Manufacture of flat package

Country Status (1)

Country Link
JP (1) JPH027457A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267529A (en) * 1992-03-23 1993-10-15 Ngk Insulators Ltd Terminal for leading to outside used for ceramic package for electronic parts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267529A (en) * 1992-03-23 1993-10-15 Ngk Insulators Ltd Terminal for leading to outside used for ceramic package for electronic parts

Similar Documents

Publication Publication Date Title
JP2573225B2 (en) Electronic component manufacturing method
JP2915888B1 (en) Wiring board and manufacturing method thereof
JPH11340600A (en) Ceramic circuit board
JPH027457A (en) Manufacture of flat package
JP3167796B2 (en) Ceramic circuit board
JP4646417B2 (en) Ceramic circuit board
JP2004059375A (en) Ceramic-metal member junction body
JP2006173222A (en) Wiring board
JPH10139559A (en) Glass-ceramic substrate and its manufacture
JP2004327945A (en) Ceramic electronic circuit component
JPH10139560A (en) Ceramic substrate
JP2001210948A (en) Ceramic circuit board
JP2001102733A (en) Mounting method of electronic component
JPH05267496A (en) Manufacture of ceramic wiring board
JP4364033B2 (en) Wiring board with lead pins
JP3279846B2 (en) Method for manufacturing semiconductor device
JP3622160B2 (en) Ceramic substrate and manufacturing method thereof
JP3561197B2 (en) Wiring board
JP2687646B2 (en) Manufacturing method of ceramic circuit board
JPH0713231Y2 (en) Integrated circuit package
JPH0272696A (en) Ceramics circuit board
JP2006100447A (en) Wiring board with lead pin
JPS63212087A (en) Brazing filler metal for electrical parts
JP2003224224A (en) Lead pin with solder material and ceramic package with lead pin
JP2019135734A (en) Sheet for joining, method for manufacturing the same, semiconductor module, and method for manufacturing the same