JPH0272733A - Parity function checking system - Google Patents
Parity function checking systemInfo
- Publication number
- JPH0272733A JPH0272733A JP22414888A JP22414888A JPH0272733A JP H0272733 A JPH0272733 A JP H0272733A JP 22414888 A JP22414888 A JP 22414888A JP 22414888 A JP22414888 A JP 22414888A JP H0272733 A JPH0272733 A JP H0272733A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- error
- parity bit
- bit
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 230000005540 biological transmission Effects 0.000 claims abstract description 20
- 238000012544 monitoring process Methods 0.000 claims description 20
- 238000011156 evaluation Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
パリティを用いた監視機能をチェックする方式全システ
ムを構成することなく容易に誤り検出機能を確認するこ
とができるとともに、誤り発生部位の切り分けを行うこ
とが可能なパリティ機能チェック方式を提供することを
目的とし、送信側においてパリティを検出して該検出結
果に基づいてパリティビットを挿入して送信するととも
に、受信側において受（を信号におけるパリティ検出結
果と受信したパリティビットとを比較することによって
伝送路誤りを検出するパリティを用いた伝送路監視方式
において、低周波信号に応じて前記パリティビットを反
転して送出させるパリティ制御手段を送信側に設けると
ともに、受信信号における誤り発生数を計数するカウン
タを受信側に設け、送信側におけるパリティビット反転
数と受信側における誤り検出数とからパリティを用いた
監視機能をチェックすることによって構成する。[Detailed Description of the Invention] [Summary] A method for checking the monitoring function using parity. It is possible to easily check the error detection function without configuring the entire system, and it is also possible to isolate the location where the error occurs. The purpose is to provide a possible parity function check method, in which the transmitting side detects parity, inserts a parity bit based on the detection result and transmits it, and the receiving side compares the received (with the parity detection result in the signal). In a transmission path monitoring method using parity that detects transmission path errors by comparing received parity bits, a parity control means is provided on the transmitting side to invert and transmit the parity bits in accordance with a low frequency signal. , a counter for counting the number of errors occurring in the received signal is provided on the receiving side, and a monitoring function using parity is checked from the number of parity bit inversions on the transmitting side and the number of errors detected on the receiving side.
本発明はパリティを用いた監視機能をチェックする方式
に係り、特に送信側でパリティ誤り率を任意に変化させ
てパリティによる誤り検出機能を確認することができる
パリティ機能チェック方式％式％
ディジタル通信における送信路監視方式として、一定周
期内（例えば１フレーム内）のデータにおける“１”ま
たは“０”の計数結果が奇数であるか偶数であるかをパ
リティビットとして送信し、受信側でも同様の計数を行
ってパリティビットと一致するか否かをみて、伝送路に
おけるビット誤りの有無を判定するパリティチェック方
式が広く用いられている。The present invention relates to a method for checking a monitoring function using parity, and in particular, a parity function check method in which the parity error detection function can be checked by arbitrarily changing the parity error rate on the transmitting side. As a transmission path monitoring method, whether the counting result of "1" or "0" in data within a certain period (for example, within one frame) is an odd number or an even number is transmitted as a parity bit, and the receiving side also performs the same counting. A parity check method is widely used in which the presence or absence of bit errors in the transmission path is determined by checking whether or not the bits match the parity bits.
パリティチェック方式においてその機能が正常であるか
否かをチェックすることが必要であるが、このようなパ
リティ機能チェック方式は、送信側においてパリティ誤
り率を任意に変化させてパリティによる監視機能を確認
できるものであることが要望される。In the parity check method, it is necessary to check whether the function is normal or not, but in this parity function check method, the parity monitoring function is checked by arbitrarily changing the parity error rate on the transmitting side. It is requested that it be possible.
第３図は従来のパリティ機能チェック方式を示したもの
である。送信側において局内のディジタルデータを局内
受信部１１において受信し、符号変喚部１２において受
信データを伝送路符号に変換し、送信部１３を経てイΔ
区路１４に送出する。FIG. 3 shows a conventional parity function check method. On the transmitting side, in-office digital data is received by an in-office receiving section 11, the received data is converted into a transmission line code by a code converting section 12, and then transmitted through a transmitting section 13 into an i.DELTA.
Send to Kuro 14.
受信側においては伝送路１４を経て送られたデータを受
信部１５において受信し、符号復号部］６においてもと
の符号型式のディジタルデータに復号し、局内送信部１
７を経て局内に送出する。On the receiving side, the data sent via the transmission line 14 is received by the receiving unit 15, decoded into digital data in the original code format by the code decoding unit]6, and then sent to the intra-office transmitting unit 1.
7 and then sent into the station.
この際パリティ計数部１８は一定周期（例えば１フレー
ム）ごとにデータにおける１″または“０゛の数を計数
し、計数結果の奇遇に応じて“１″または“０″とされ
たパリティビットをディジタルデータにおける一定の位
置に挿入する。受信側ではパリティ誤り監視部１９にお
いて復号結果のデータからパリティ検出を行って得られ
たパリティビットと、送信側から送られて来たパリティ
ビットとを比較して、不一致のとき誤り発生を示す信号
を出力する。At this time, the parity counting unit 18 counts the number of 1" or "0" in the data at a fixed period (for example, one frame), and depending on the coincidence of the counting results, the parity bit is set as "1" or "0". Insert at a fixed position in digital data. On the receiving side, the parity error monitoring unit 19 compares the parity bit obtained by performing parity detection from the decoding result data with the parity bit sent from the transmitting side, and when they do not match, a signal indicating the occurrence of an error is generated. Output.
このような系におけるパリティを用いた監視機能の正常
性を確認するためには、何らかの方法によって送信路に
おいて誤りを増加させて、主信号における誤り検出結果
とパリティチェックにおける誤り検出結果との一致をみ
て確認する方法が用いられている。伝送路における誤り
を増加させる方法としては、例えば光伝送路の場合に光
減衰器２０を伝送路１４に挿入して光受信レベルを低下
させることによって、受信信号のＳ／Ｎを劣化させる等
の方法が用いられている。In order to confirm the normality of the monitoring function using parity in such a system, it is necessary to increase the error in the transmission path by some method and check the coincidence between the error detection result in the main signal and the error detection result in the parity check. A method of checking by looking is used. As a method of increasing errors in the transmission path, for example, in the case of an optical transmission path, inserting an optical attenuator 20 into the transmission path 14 to lower the optical reception level, thereby deteriorating the S/N of the received signal, etc. method is used.
ぼならないが、これは設置時の試験等の場合非常に手間
がかかる。Although this is not a problem, it is extremely time-consuming when testing during installation.
（２）主信号を劣化させる必要があるためオンラインで
機能確認を行うことができない。従って運用時誤り発生
部位の切り分はテストを行うことができない。(2) Online function confirmation is not possible because the main signal must be degraded. Therefore, it is not possible to perform a test to isolate the part where the error occurred during operation.
（３）符号復号部の単体評価を行う場合でも、全システ
ムに相当する測定系を必要とし大がかりなものとなる。(3) Even when performing a single evaluation of the code/decoder, a measurement system corresponding to the entire system is required, resulting in a large-scale evaluation.
等の問題があった。There were other problems.
本発明はこのような従来技術の課題を解決しようとする
ものであって、全システムを構成する必要なく容易に誤
り検出機能を確認できるとともに、誤り発生部位の切り
分けを行う事が可能なパリティチェック方式を提供する
ことを目的としている。The present invention aims to solve the problems of the prior art, and provides a parity check that makes it possible to easily check the error detection function without configuring the entire system, and to isolate the location where the error occurs. The purpose is to provide a method.
従来のパリティ機能チェック方式では、誤り検出機能の
確認のために、
（１） 全システムを構成してチェックを行わなけれ
〔課題を解決するための手段〕
本発明は第１図の実施例に示されるように、送信側にお
いてパリティを検出して該検出結果に基づいてパリティ
ビットを挿入して送信するとともに、受信側において受
信信号におけるパリティ検出結果と受信したパリテイビ
ットとを比較することによって伝送路誤りを検出するパ
リティを用いた伝送路監視方式において、パリティ制御
手段２１を送信側に設けるとともに、カウンタ２２を受
信側に設け、送信側におけるパリテイビット反転数と受
信側における誤り検出数とからパリティを用いた監視機
能をチェックするものである。ここで
パリティ制御手段２１は、送信側において低周波信号に
応じて前記パリティビットを反転して送出させるもので
ある。In the conventional parity function check method, in order to confirm the error detection function, (1) the entire system must be configured and checked [Means for solving the problem] The present invention is shown in the embodiment of FIG. In order to achieve this, the transmitting side detects parity, inserts a parity bit based on the detection result, and transmits it, and the receiving side compares the parity detection result in the received signal with the received parity bit. In a transmission path monitoring system using parity to detect path errors, a parity control means 21 is provided on the transmitting side, and a counter 22 is provided on the receiving side, and the number of parity bit inversions on the transmitting side and the number of errors detected on the receiving side are calculated. This is to check the monitoring function using parity. Here, the parity control means 21 inverts the parity bit according to the low frequency signal on the transmitting side and transmits the inverted parity bit.
カウンタ２２は、受信側において受信信号における誤り
発生数を計数するものである。The counter 22 counts the number of errors occurring in the received signal on the receiving side.
パリティを用いた伝送路監視方式においては、送信側に
おいてパリティを検出して検出結果に基づいてパリティ
ビットを挿入して送信するとともに、受信側において受
信信号におけるパリティ検出結果と受信したパリティビ
ットとを比較することによって伝送路誤りを検出する。In a transmission path monitoring method using parity, the transmitting side detects parity, inserts a parity bit based on the detection result, and transmits it, and the receiving side compares the parity detection result in the received signal and the received parity bit. Transmission path errors are detected by comparison.
本発明のパリティ機能チェック方式においては、この際
、送信側に設けたパリティ制御手段２１によって送信側
から低周波信号に応じてパリティビットを反転して送出
させ、受信側において受信信号における誤り発生数をカ
ウンタ２２を設けて計数する。In the parity function check method of the present invention, at this time, the parity control means 21 provided on the transmitting side inverts the parity bit from the transmitting side according to the low frequency signal and transmits it, and the receiving side calculates the number of errors occurring in the received signal. is counted by providing a counter 22.
そして送信側におけるパリテイビット反転数と受信側に
おける誤り検出数とからパリティを用いた監視機能をチ
ェックするようにしたので、全システムを構成すること
なく容易に誤り検出機能を確認することができるととも
に、誤り発生部位の切り分けを行うことが可能になる。Since the monitoring function using parity is checked based on the number of parity bit inversions on the transmitting side and the number of error detections on the receiving side, it is possible to easily check the error detection function without configuring the entire system. At the same time, it becomes possible to isolate the location where the error occurs.
第１図は本発明の一実施例を示したものであって、第３
図におけると同じ部分を同じ番号で示し、２１はパリテ
ィ制御部、２２はカウンタである。FIG. 1 shows one embodiment of the present invention, and FIG.
The same parts as in the figure are indicated by the same numbers, 21 is a parity control section, and 22 is a counter.
第２図は第１図の実施例におけるパリティビットの挿入
を説明する図であって（ａ）はパリティ計数部１８にお
いて発生する各フレームごとのパリティビットの“１”
、“θ″を示し、山）はパリティ制御部２１に加えられ
る低周波制御信号、（Ｑ）はパリティ制御部２１から符
号変換部１２に加えられる各フレームごとのパリティビ
ットの１１′″０３を示している。FIG. 2 is a diagram illustrating the insertion of parity bits in the embodiment of FIG.
, "θ", the peak) indicates the low frequency control signal applied to the parity control unit 21, and (Q) indicates the parity bit 11'''03 of each frame applied from the parity control unit 21 to the code conversion unit 12. It shows.
パリティ計数部１日は一定周期ごとにデータにおける１
１″または“θ″を計数した結果の奇偶に応じて、′″
１”または“０″のパリティビットを発生する。第２図
（ａ）においては、各フレーム周期ＴＦにおいてパリテ
ィ計数部１８から発生するパリティビットの極性“１”
、１０”をフレームごとに示している。Parity counting unit 1 day is 1 in the data at regular intervals.
Depending on whether the result of counting 1" or "θ" is odd or even, ′"
A parity bit of "1" or "0" is generated. In FIG. 2(a), the polarity of the parity bit generated from the parity counter 18 in each frame period TF is "1".
, 10'' are shown for each frame.
パリティ制御部２１においては周期ｆ、の低周波制御信
号を入力されて、パリティ計数部１８において発生した
各フレームのパリティビットを、第２図（ｂ）、 （Ｃ
）に示すように低周波制御信号が“０゛のときはそのま
ま、′１”のときは反転させて出力する。In the parity control unit 21, a low frequency control signal with a period f is input, and the parity bits of each frame generated in the parity counting unit 18 are calculated as shown in FIG.
), when the low frequency control signal is "0", it is output as is, and when it is '1', it is inverted and output.
符号変換部１２においてはパリティ制御部２１から出力
されたパリティビットを挿入して符号変換を行い送信部
１３を経て伝送路１４に送出する。The code converter 12 inserts the parity bit output from the parity controller 21, performs code conversion, and sends the signal to the transmission path 14 via the transmitter 13.
受信側においては伝送路信号を受信部１５において受信
し、符号復号部１６においてもとの符号型式のディジタ
ルデータに復号する。パリティ誤り監視部１９において
は復号結果のデータからパリティ検出を行って得られた
パリティビットと、送信側から送られて来たパリティビ
ットとを比較して不一致のとき誤り発生を示す信号を出
力する。On the receiving side, the transmission path signal is received by the receiving section 15 and decoded by the code decoding section 16 into digital data in the original code format. The parity error monitoring unit 19 compares the parity bit obtained by performing parity detection from the decoding result data with the parity bit sent from the transmitting side, and outputs a signal indicating the occurrence of an error when they do not match. .
カウンタ２２はパリティ誤り監視部１９における誤り発
生数を計数する。The counter 22 counts the number of errors occurring in the parity error monitoring section 19.
第１図の回路において低周波制御を加えないときのパリ
ティビットによる誤り率Ｐｅｐは次のように表わされる
。In the circuit of FIG. 1, the error rate Pep due to the parity bit when low frequency control is not applied is expressed as follows.
Ｐｅｐ＝ ・・
・（１）Ｏ
ここで ｎ：パリティ誤り個数
ｒｏ ：主信号繰り返し周波数
低周波制御信号を加えたときのパリティビットによる誤
り率Ｐｅｐは
ここで ＴＦ ：フレーム周期
ＴＨ：パリテイピットを反転させる周期ｆ１ ：低周波
制御信号周期
（１）、 （２）式から明らかなように本発明の方式に
よれば低周波制御信号によってパリティの誤り率を任意
に変えることができる。Pep=...
・(1)O where n: Number of parity errors ro: Main signal repetition frequency The error rate Pep due to parity bits when a low frequency control signal is added is here TF: Frame period TH: Period for inverting parity pits f1: Low As is clear from the frequency control signal periods (1) and (2), according to the method of the present invention, the parity error rate can be arbitrarily changed by the low frequency control signal.
本発明の方式では、このように異なるパリティ誤り率の
ときのパリティ誤り監視部１９における誤り検出数をカ
ウンタ２２によって計数することによって、異なるパリ
ティ誤り率のときのバリテ・イによる監視機能の評価を
容易に行うことができる。このような監視機能の評価は
、誤り率が低いとき比較的長い時間の誤り率の計数によ
ってマイナ エラー（ＭＩＮ ＥＲＲ）として出力さ
せ、誤り率が高いとき短時間の誤り数の計数によってメ
ジャーエラー（ＭＡＪ ＥＲＲ）として出力させて行
うことも容易である。In the method of the present invention, the counter 22 counts the number of errors detected in the parity error monitoring unit 19 when the parity error rate is different, thereby evaluating the monitoring function based on the parity error rate when the parity error rate is different. It can be done easily. In order to evaluate such a monitoring function, when the error rate is low, it is output as a minor error (MIN ERR) by counting the error rate over a relatively long period of time, and when the error rate is high, it is output as a major error (MIN ERR) by counting the number of errors over a short period of time. It is also easy to output it as MAJ ERR).
以上説明したように本発明方式を用いることによって、
次のような効果を得ることができる。As explained above, by using the method of the present invention,
The following effects can be obtained.
（１） 装置試験等で主信号誤り率を十分小さくして
おけば、誤り検出機能のチェックを簡単に行うことがで
きる。(1) If the main signal error rate is made sufficiently small through equipment testing, etc., the error detection function can be easily checked.
（２）運用（オンライン）状態のまま障害個所か符号変
換部であるかまたは符号復号部であるかの切り分けを行
うことができる。(2) It is possible to determine whether the fault is the code converter or the code decoder while in the operational (online) state.
（３）符号復号部の単体評価をロジック部のみで構成可
能なパリティ制御部２１．カウンタ２２等を設けること
によって容易に行うことができるようになる。(3) A parity control unit 21 that can perform unit evaluation of the code/decoder using only the logic unit. This can be easily done by providing a counter 22 or the like.
第１図は本発明の一実施例の構成を示す図、第２図はパ
リテイビットの挿入を説明する図、第３図は従来のパリ
ティ機能チェック方式を示す図である。
１２・・・符号変換部
・・・符号復号部
・・・パリティ計数部
・・・パリティ誤り監視部
・・・パリティ制御部
・・・カウンタ
特許出願人 富 士 通 株式会社
代理人 弁理士 玉 蟲 久五部
（外１名）FIG. 1 is a diagram showing the configuration of an embodiment of the present invention, FIG. 2 is a diagram explaining insertion of a parity bit, and FIG. 3 is a diagram showing a conventional parity function check method. 12... Code conversion section... Code decoding section... Parity counting section... Parity error monitoring section... Parity control section... Counter Patent applicant Fujitsu Co., Ltd. Agent Patent attorney Tamamushi Kugobe (1 other person)
Claims (1)
てパリテイビットを挿入して送信するとともに、受信側
において受信信号におけるパリテイ検出結果と受信した
パリテイビットとを比較することによつて伝送路誤りを
検出するパリテイを用いた伝送路監視方式において、 低周波信号に応じて前記パリテイビットを反転して送出
させるパリテイ制御手段（２１）を送信側に設けるとと
もに、 受信信号における誤り発生数を計数するカウンタ（２２
）を受信側に設け、 送信側におけるパリテイビット反転数と受信側における
誤り検出数とからパリテイを用いた監視機能をチェック
することを特徴とするパリテイ機能チェック方式。[Claims] The transmitting side detects parity, inserts a parity bit based on the detection result and transmits it, and the receiving side compares the parity detection result in the received signal with the received parity bit. In a transmission path monitoring system using parity for detecting transmission path errors, a parity control means (21) is provided on the transmitting side for inverting and transmitting the parity bit according to a low frequency signal, and A counter (22) that counts the number of errors occurring in the signal
) is provided on the receiving side, and the parity-based monitoring function is checked based on the number of parity bit inversions on the transmitting side and the number of errors detected on the receiving side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22414888A JPH0272733A (en) | 1988-09-07 | 1988-09-07 | Parity function checking system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22414888A JPH0272733A (en) | 1988-09-07 | 1988-09-07 | Parity function checking system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0272733A true JPH0272733A (en) | 1990-03-13 |
Family
ID=16809297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22414888A Pending JPH0272733A (en) | 1988-09-07 | 1988-09-07 | Parity function checking system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0272733A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5615297A (en) * | 1991-11-15 | 1997-03-25 | British Telecommunications Public Limited Company | Transmission system for coded speech signals and/or voiceband data |
-
1988
- 1988-09-07 JP JP22414888A patent/JPH0272733A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5615297A (en) * | 1991-11-15 | 1997-03-25 | British Telecommunications Public Limited Company | Transmission system for coded speech signals and/or voiceband data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5680404A (en) | Cycling error count for link maintenance | |
| KR900006920B1 (en) | Method for error detection and correction by majority | |
| US5642217A (en) | Apparatus for repowering and monitoring serial links | |
| US4800562A (en) | Circuit and method for monitoring the quality of data in a data stream | |
| CN112526979B (en) | Serial communication interface diagnosis system and method with multiple redundancy architecture | |
| WO2017012389A1 (en) | Link detection method, receiving device and computer storage medium | |
| CN108337069B (en) | Improved error rate reducing end parallel grouping CRC (Cyclic redundancy check) system | |
| US3965294A (en) | Method of and apparatus for testing transmission line carrying bipolar PCM signals | |
| US6453432B1 (en) | Method and system for communicating the status of a digital transmission line element during loopback | |
| JPH0272733A (en) | Parity function checking system | |
| US4078225A (en) | Arrangement and a method for error detection in digital transmission systems | |
| JPS63108828A (en) | Monitoring method for digital line | |
| JPS61151480A (en) | System for monitoring transmission circuit | |
| CA1265222A (en) | Circuit and method for monitoring the quality of data in a data stream | |
| KR100261074B1 (en) | Method and apparatus for compensating baud rate in communication relay | |
| JP2549152B2 (en) | Code error detection circuit | |
| US2737544A (en) | Telegraph repeaters | |
| JPS63148335A (en) | Error detector | |
| SU847519A1 (en) | Method of measuring error coefficient in discrete channel | |
| JPS61142827A (en) | Method and device for time division multiplex transmission | |
| JPH06177864A (en) | Fault detecting circuit | |
| SU1035811A1 (en) | Device for monitoring data transmitting channel | |
| KR100215860B1 (en) | Semiconductor memory test circuit | |
| JPS63269640A (en) | Line fault detecting system | |
| JPH0425240A (en) | Burst signal monitoring circuit |