JPH0272435A - 中央演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、外部指示の割り込み入力に応じて割り込みプ
ログラムを実行する中央演算処理装置に関する。

〔従来の技術〕

従来、中央演算処理装置を用いたプログラマブルコント
ローラは一般に予め入力されたシーケンスプログラムに
基いて電気機器を制御している。

このようなプログラマブルコントローラの中央演算処理
装置は電気機器から送られてくる各種信号に応じてシー
ケンスプログラムに基き、電気機器の制御のための制御
信号を電気機器に送出している。

また、このようなプログラマブルコントローラでは電気
機器から送られてくる割込処理の実行要求信号の優先順
位が高いものについては、中央演算処理装置が現在実行
している通常プログラムもしくは優先順位の低い割り込
みプログラムを中断し、優先順位の高い割り込みプログ
ラムを割り込み処理として優先的に実行している。

（発明が解決しようとする課題〕 しかし、中央演算処理装置が割り込み処理として実行す
るプログラムは、−数的に複数有り、それぞれ優先順位
が予め定められている。ところが、電気機器からの優先
順位の高いプログラムの実行要求（割り込み入力）が頻
繁に発生したときは、この割り込みプログラムを実行し
ている間は、優先順位の低い割り込みプログラムの実行
要求が中央演算処理装置に受は付けられず、制御対象の
電気機器が誤作動するという問題点が生じていた。

そこで、本発明の目的は、このような問題点を解決し、
優先順位の高い割込みプログラムの実行要求が頻繁に発
生しても、優先順位の低い割り込み要求の実行要求を確
実に受は付けることが可能な中央演算処理装置を提供す
ることにある。

〔課題を解決するための手段〕

このような目的を達成するために、本発明は、複数の割
り込みプログラムをあらかじめ記憶する第１記憶手段と
、外部からの割り込み処理の実行要求信号が入力する毎
に、実行要求信号が指示する割り込みプログラムの識別
番号を順次記憶する第２記憶手段と、第２記憶手段の識
別番号と対応する割り込みプログラムを第１記憶手段か
ら読み出して識別番号の記憶順に割り込み処理の実行を
する演算処理手段とを具えたことを特徴とする。

（作　用） 本発明の第１形態では、複数の実行要求信号が入力する
毎に、その実行要求信号が実行指示する割り込みプログ
ラムの識別番号を第２記憶手段に記憶するようにしたの
で、演算処理手段が、現在優先順位の高い割り込みプロ
グラムを実行していても演算処理手段は記憶手段に記憶
された識別番号の順すなわち、実行要求信号の入力順に
対応する割り込みプログラムを実行する。この結果、優
先順位の高い割り込みプログラムの実行要求が頻繁に発
生しても、優先順位の低い割り込みプログラムも確実に
実行される。

本発明の第２形態は、第１形態に加えて、複数の実行要
求信号が同時入力された場合に予め定められた優先順位
に従って、対応する識別番号を第２記憶手段に記憶する
ようにしたので、同時入力の実行要求信号に対する順位
付けを行うことができる。

〔実施例〕

以下に、図面を参照して本発明の詳細な説明する。

第１図は本発明実施例の基本構成を示す。

第１図において、１００は複数の割り込みプログラムを
あらかじめ記憶する第１記憶手段である。

２００は外部からの割り込み処理の実行要求信号が入力
する毎に、実行要求信号が指示する割り込みプログラム
の識別番号を順次記憶、ａする第２記憶手段である。

３００は第２記憶手段の識別番号と対応する割り込みプ
ログラムを第１記憶手段から読み出して識別番号の記七
〇順に割り込み処理の実行をする演算処理手段である。

また、第２記憶手段は、複数の実行要求信号が一定期間
内に同時に入力されたときには、予め定めた（優先順位
の高い方の割り込みプログラムの識別番号から順次記憶
する記憶制御手段を有する。

第２図は、本発明実施例の具体的な構成を示す。

第２図において、−点鎖線で囲むブロックＩＯは中央演
算処理装置の全体を示す。この中央演算処理装置ｌＯは
一般にマイクロコンピュータとも呼ばれている。１は中
央演算処理装置本体（ＣＰＵ）であり、リードオンリメ
モリ（ＲＯＭ）　２に記憶された演算プログラム（制御
手順）を実行する。

ＲＯＭ２は、第４図および第５図に示す、本発明に関わ
る制御手順の他、通常の外部機器を制御するための制御
手順をあらかしめ格納している。

１３はＣＰＵＩが演算プログラムを実行する際に用いる
各種情報を一時記憶するランダムアクセスメモリ（ＲＡ
Ｍ）である。ＲＡＭ３には本発明に関わる実行フラグ３
−１および順序テーブル３−２が設けられている。

実行フラグ３−１は、割り込みプログラムをＣＰＩＩＩ
が実行中であるか否かを示す属性情報を記憶し、順序テ
ーブル３−２は実行要求のあっ、た割り込みプログラム
の識別番号をその入力順に記憶する。

４はＣＰＵに対して外部機器からの割り込みプログラム
の実行を要求する実行要求信号の入力や通常の外部機器
との入出力信号を転送するインターフェース（Ｉｌｏ）
である。

本例はこの順序テーブル３−２を参照することによって
、プログラムの実行要求の入力順に割り込みプログラム
を実行し、また、複数のプログラムの実行要求が同時に
入力された場合には優先順位の高い割り込みプログラム
を先に実行し、その後に残りの要求を実行するようにし
たものである。

第３図は第２図に示す順序テーブル３−２のメモリマツ
プを示す。

第３図において順序テーブル３−２は、割り込み処理と
して実行可能な割込プログラムの全てのプログラム番号
を記憶する領域を有し、実行要求の入力順にかつ優先順
位を考慮してこれらの領域に実行すべきプログラム番号
を記憶する。また、順序テーブル３−２内の実行済のプ
ログラム番号は消去され、次のプログラム番号が、実行
されたプログラム番号の記憶領域に、第３番目に実行す
べきプログラム番号か第２番目に実行すべきプログラム
番号の記・憶領域へと順次にＣＰＵＩにより更新（ボト
ムアップ）される。

第４図および第５図は第２図に示すＣＰＵが、実行する
制御手順を示し、この制御手順はｃｐ旧に外部から割り
込みプログラムの実行要求信号が入力される毎に、実行
される。

また第５図は、割り込みプログラムの実行順序を示す。

本例においては、−例としてプログラム番号６０〜６７
の割り込みプログラムが用意されており、プログラム番
号の小さい順に優先順位が大きいものとする。

通常プログラムを実行中のＣＰＵＩに第６図示のタイミ
ングＴＩでプログラム番号６ｏの実行要求信号が入力さ
れると、ＣＰＵは第４図に示す制御手順を割り込み処理
として開始する。

すなわち、ＣＰＵは、２　ｆｆｆｉ以上の割り込みプロ
グラムの実行要求がないことを確認し、次に入力した実
行要求のプログラム番号を識別する（ステップ５１０−
５３０　）。

次に、ＣＰＵＩは順序テーブル３−２に実行すべきプロ
グラムの番号を書き込む、本例においては第３図に示す
順序テーブル３−２の第１番目に実行するプログラム番
号の記憶領域に番号６ｏが書き込まれることになる（ス
テップ５４０）。

続いて、ＣＰＵはこの割り込み処理すなわち、順序テー
ブル３−２への割り込みプログラム番号の書き込み処理
を行う前に、通常のプログラムの実行を行っていること
を、実行フラグ３−１のオフにより確認すると、第５図
に示す制御手順を実行して、順序テーブル３−２が示す
第１番目に実行すべきプログラム（本例においてはプロ
グラム番号６０）を処理する（ステップ５５０→５６０
）。

第５図に示す制御手順を開始するにあたって、ＣＰＵＩ
は、実行フラグ３−１をオンにして、現在、ＣＰ旧が割
り込み処理を実行中である旨を記憶させる。次いて、Ｃ
Ｐ旧は第１番目に実行すべきプログラムの番号６０を順
序テーブル３−２から読み出し、このプログラム番号が
示す制御手順をＲＯＭ２から読み出して実行する（ステ
ップＳ６１−５６２　）。

ＣＰ旧はこの制御手順の実行を終了すると、順序テーブ
ル３−２からプログラム番号６０を消去する。

続いて、第２番目に実行すべき割り込みプログラムが無
いことを確認すると、ＣＰ旧は実行フラグ３−１をオフ
にし、通常の制御手順に復帰する。

次に、外部からプログラム番号６５およびプログラム番
号６７の実行要求がＣＰ旧に入力された場合のＣＰＵ２
の動作について説明する。

第６図に示すように、はぼ同時にタイミングＴ５および
タイミングＴ６にプログラム番号６５およびプログラム
番号６７の実行要求がＣＰＩＩＩに入力されると、ＣＰ
旧は第４図に示す制御手順を実行する。

まず、ＣＰ旧は、従来例でも行なわれているように、例
えば実行要求信号が入力されたＩ１０ポートを判別して
２つの割り込みプログラムの優先順位を決定し、しかる
後、優先順位の高いプログラムの番号６５を順序テーブ
ル３−２の第１番目に実行すべきプログラム番号の記憶
領域に書ぎ込む。続いてＣＰ旧は第２番目に実行すべき
プログラム番号の記↑、Ｑ領域にプログラム番号６７を
書き込む（ステフプＳ１０→Ｓ２０→５３０→５４０）
。

次にＣＰ旧は第５図に示す第２の割り込み制御手順に移
行しくステップ５５０−３６０　）　、最初にプログラ
ム番号６５に対応する割り込み制御手順、続いてプログ
ラム番号６７に対応する割り込み制御手順を実行する（
ステップ５６１→Ｓ６２→Ｓ６３→Ｓ６４→Ｓ６２〜５
６４）。

この割り込みプログラムを実行している間に、例えばプ
ログラム番号５０のプログラム実行要求がＣＰ旧に外部
から入力されると、ＣＰ旧はこの割り込みプログラムの
実行を中断し、第４図に示す制御手順によりプログラム
番号５０を順序テーブル３−２に第３番目に実行するプ
ログラム番号記憶領域に記憶する。しかる後、現在第５
図の割り込みプログラムを実行していたことを実行フラ
グのオンにより確認しくステップ５５０　）　、割り込
みプログラムの実行を再開する。

以上説明したように、本実施例では、割り込みプログラ
ムの実行要求がほぼ同時に複数発生した場合には、実行
すべきプログラム番号を優先順位の順に順序テアプルに
記憶してから、順序テーブルを参照して順次に割り込み
プログラムを実行し、その間にさらに優先順位の高い割
込みプログラムが発生しても順序テーブルに登録のみし
て、実行をつづけるようにしたので、優先順位の高い割
り込みプログラムの実行要求が頻繁に発生しても優先順
位の低位割り込みプログラムの実行要求も確実に中央演
算処理装置に受は付けられる。

なお、本実施例においては、順序テーブル３−２に実行
すべきプログラム番号を登録すると、その番号のプログ
ラムを実行する毎にプログラム番号を順序テーブルから
削除しているが、他の応用形態として、順序テーブルに
プログラム番号が複数登録されている場合にはそれら複
数のプログラム全部の処理が終了した段階で順序テーブ
ルの記憶内容を削除するようにしてもよい。

〔発明の効果〕

以上、説明したように、本発明によれば、本発明の第１
形態では、複数の実行要求信号が入力する毎に、その実
行要求信号が実行指示する割り込みプログラムの識別番
号を第２記憶手段に記憶するようにしたので、演算処理
手段が、現在優先順位の高い割り込みプログラムを実行
していても演算処理手段は記憶手段に記憶された識別番
号の順すなわち、実行要求信号の入力順に対応する割り
込みプログラムを実行する。この結果、優先順位の高い
割り込みプログラムの実行要求が頻繁に発生しても、優
先順位の低い割り込みプログラムも確実に実行される。

本発明の第２形態は、第１形態に加えて、複数の実行要
求信号が同時入力された場合に予め定められた（最先順
位に従って、対応する識別番号を第２記憶手段に記憶す
るようにしたので、同時入力の実行要求信号に対する順
位付けを行うことができる。

の処理タイミングを示すタイミングチャー１〜である。

ｌ　・・・ＣＰｕ ２　・・・ＲＯＭ ３　・・・ｌ’＋ＡｌＡ ４・・弓１０

【図面の簡単な説明】

第１図は本発明実施例の基本構成を示すブロック図、 第２図は本発明実施例の具体的な構成を示すブロック図
、 第３図は第２図に示す順序テーブル３−２のメモリ構成
を示すメモリマツプ、 第４図および第５図は第２図に示すＣＰＵＩが実行する
制御手順を示すフローチャート、 第６図は第２図に示すＣＰＵＩが実行する制御手順卵ｅ 木完朗突比例の順序チーアル３−２のメｔリマ・・ノア
第３図 本発明實搬伝１の７０−チ〒−ト 第５図 本尭朗実旋例のフローチャート 第４図

Claims (1)

1. 【特許請求の範囲】 １）複数の割り込みプログラムをあらかじめ記憶する第
   １記憶手段と、 外部からの割り込み処理の実行要求信号が入力する毎に
   、当該実行要求信号が指示する前記割り込みプログラム
   の識別番号を順次記憶する第２記憶手段と、 該第２記憶手段の識別番号と対応する割り込みプログラ
   ムを前記第１記憶手段から読み出して当該識別番号の記
   憶順に割り込み処理の実行をする演算処理手段と を具えたことを特徴とする中央演算処理装置。 ２）請求項１に記載の中央演算処理装置において、 前記第２記憶手段は、複数の前記実行要求信号が一定期
   間内に同時に入力されたときには、予め定めた優先順位
   の高い方の前記割り込みプログラムの識別番号から順次
   記憶することを特徴とする中央演算処理装置。