JPH0261141B2 - - Google Patents
Info
- Publication number
- JPH0261141B2 JPH0261141B2 JP1684880A JP1684880A JPH0261141B2 JP H0261141 B2 JPH0261141 B2 JP H0261141B2 JP 1684880 A JP1684880 A JP 1684880A JP 1684880 A JP1684880 A JP 1684880A JP H0261141 B2 JPH0261141 B2 JP H0261141B2
- Authority
- JP
- Japan
- Prior art keywords
- energy
- aluminum layer
- layer
- sensitive resist
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052782 aluminium Inorganic materials 0.000 claims description 69
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 68
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 61
- 238000005530 etching Methods 0.000 claims description 35
- 229910052757 nitrogen Inorganic materials 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 5
- -1 nitrogen ions Chemical class 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特にア
ルミニウム層のドライエツチング前のエツチング
マスクパターンの形成方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming an etching mask pattern before dry etching an aluminum layer.
従来、アルミニウム層のドライエツチングを行
う場合には、第１図の断面図に示す如く、当該ア
ルミニウム層１２のドライエツチングに対して耐
性を持つエネルギー感応性レジスト、例えば高品
名AZ−1350Jの如き有機レジスト１３にて当該ア
ルミニウム層１２表面を被エツチング場所あるい
は非エツチング場所に区画して、エツチングマス
クパターンを形成し、しかる後に平行平板型プラ
ズマ反応室内に配置し、Ccl4、Pcl3、Bcl3の如き
塩素系のガスを用いてプラズマを発生し、当該有
機レジスト１３パターンをマスクとして当該アル
ミニウム層１２のドライエツチングを行つてい
る。 Conventionally, when dry etching an aluminum layer, as shown in the cross-sectional view of FIG. The surface of the aluminum layer 12 is divided into etched areas and non-etched areas using a resist 13 to form an etching mask pattern.Then, the aluminum layer 12 is placed in a parallel plate plasma reaction chamber, and Ccl 4 , Pcl 3 , and Bcl 3 are removed. Plasma is generated using a chlorine-based gas, and the aluminum layer 12 is dry etched using the organic resist 13 pattern as a mask.
しかしながら、この様な従来技術の方法では、
次の如き問題が生ずる。 However, in such prior art methods,
The following problems arise.
アルミニウム層のドライエツチングでは第２図
に示す如く当該アルミニウム層表面に自然生成す
る酸化アルミニウム層のエツチング時間であると
云われているアルミニウムのエツチングがほとん
ど全く進行しない時間が存在し、アルミニウムの
エツチング開始時間は甚だしい時はエツチング開
始数分後となる。ところがアルミニウム層１２表
面をエツチングマスクパターンに区画した商品名
AZ−1350Jの如き有機レジスト１３がアルミニウ
ムのドライエツチングに対して耐性を有すると
も、アルミニウムのエツチング速度と有機レジス
トのエツチング速度の比の問題であり、第２図に
示す如く有機レジストもアルミニウムのエツチン
グ速度の三分の一から半分程度のエツチング速度
を有しており、アルミニウムのエツチングが進行
しない時間にも有機レジストのエツチングが進行
している。このためエネルギー感応性レジスト膜
厚と被エツチング層であるアルミニウム層の膜厚
の関係が重要となり、エネルギ感応性レジスト膜
厚を極力厚くする必要がある。しかし、エネルギ
感応性レジスト膜厚を厚くするとエネルギ感応性
レジストへのエネルギ照射による微細パターン形
成の精度が悪くなる等の問題が生ずる。その上、
使用できるエネルギ感応性レジストの種類が限定
されてしまう欠点も生ずる。 In dry etching of an aluminum layer, as shown in Fig. 2, there is a time during which etching of aluminum does not proceed at all, which is said to be the etching time of the aluminum oxide layer that naturally forms on the surface of the aluminum layer, and then the etching of aluminum begins. In extreme cases, the time may be several minutes after the start of etching. However, there is a product name in which the surface of the aluminum layer 12 is divided into etching mask patterns.
Even if an organic resist 13 such as AZ-1350J is resistant to dry etching of aluminum, it is a matter of the ratio of the etching speed of aluminum to the etching speed of the organic resist. The etching rate is approximately one-third to half of the etching rate, and the organic resist is being etched even during the time when aluminum is not being etched. For this reason, the relationship between the thickness of the energy-sensitive resist film and the thickness of the aluminum layer that is the layer to be etched is important, and it is necessary to make the thickness of the energy-sensitive resist film as thick as possible. However, increasing the thickness of the energy-sensitive resist causes problems such as deterioration of the accuracy of fine pattern formation by irradiating the energy-sensitive resist with energy. On top of that,
Another drawback is that the types of energy-sensitive resists that can be used are limited.
また、一般に半導体装置の製造において、アル
ミニウムは主として電極配線に用いられるため最
終工程に近く、表面に半導体装置形成のために生
じた1μｍ前後の凹凸が存在している。当該表面
にエネルギ感応性レジストを厚く塗布した場合、
第３図ｂの断面図に示す如く当該エネルギ感応性
レジスト層１３は凸部１５では極端に薄くなり、
凹部１４では厚くなりほぼ平担に塗布される。エ
ネルギ感応性レジストにて形成されるエツチング
マスクパターンは第１図の断面図に示す如く垂直
な壁とはならず傾斜を持つているため、第３図ｂ
に示す如くの膜厚の差が存在すると第３図ａの上
面図に示す如く、アルミニウム層１２の当該エネ
ルギ感応性レジストにて覆われる幅が凹部では広
く、凸部では狭くなり、これも微細パターン形成
時の障害となる。 Furthermore, in general, in the manufacture of semiconductor devices, aluminum is mainly used for electrode wiring, so the process is close to the final step, and the surface has irregularities of about 1 μm caused by the formation of the semiconductor device. If a thick layer of energy-sensitive resist is applied to the surface,
As shown in the cross-sectional view of FIG. 3b, the energy-sensitive resist layer 13 becomes extremely thin at the convex portions 15;
It becomes thicker in the recesses 14 and is applied almost evenly. Since the etching mask pattern formed with the energy-sensitive resist does not have vertical walls as shown in the cross-sectional view of FIG. 1, but has an inclined wall,
If there is a difference in film thickness as shown in FIG. 3a, the width covered by the energy-sensitive resist of the aluminum layer 12 is wide in the concave portions and narrow in the convex portions, as shown in the top view of FIG. This becomes an obstacle during pattern formation.
また一方、アルミニウム層１２をエツチングす
ると凸部で１５ではエネルギー感応性レジスト層
１３が極端に薄いため当該アルミニウム層１２の
エツチングが終了する以前に凸部１５の当該エネ
ルギ感応性レジスト層が全てエツチングされ被覆
効果がなくなり、残すべきアルミニウム層１２ま
でもエツチングされてしまうことが往々にしてあ
りアルミニウムパターン形成の障害となる。 On the other hand, when the aluminum layer 12 is etched, the energy-sensitive resist layer 13 on the protrusions 15 is extremely thin, so that the energy-sensitive resist layer on the protrusions 15 is completely etched before the etching of the aluminum layer 12 is finished. The coating effect is lost, and even the aluminum layer 12 that should be left is often etched away, which becomes a hindrance to aluminum pattern formation.
一方、エネルギ感応性レジストパターン形成上
厚く塗布できなくアルミニウム層のドライエツチ
ングにおいて当該エネルギー感応性レジスト層の
膜厚が不足の場合、あるいはまた、アルミニウム
層のドライエツチングに対して耐性がなく、エネ
ルギー感応性レジストのエツチング速度が大き
く、当該エネルギー感応性レジストのみでは被覆
効果が不足であつて使用できないエネルギー感応
性レジストの種類の場合においては第４図の断面
図に示す如く被エツチング層であるアルミニウム
層１２とエネルギー感応性レジスト例えば商品名
AZ−1370の如き有機レジスト層１３の間に酸化
珪素層４４を挿入し、まず有機レジスト層１３を
マスクとして酸化珪素４４をエツチングし、酸化
珪素４４にてエツチングマスクパターンを形成し
た後にCcl4、Pcl3、Bcl3の如き塩素系のガスを用
いてプラズマを発生し、平行平板型プラズマ反応
室内にてアルミニウム層１２をドライエツチング
する方法も試みられている。 On the other hand, if the energy-sensitive resist layer cannot be applied thickly to form a pattern, and the thickness of the energy-sensitive resist layer is insufficient during dry etching of the aluminum layer, or if the energy-sensitive resist layer is not resistant to dry etching of the aluminum layer, In the case of a type of energy-sensitive resist that cannot be used because the etching rate of the resist is high and the covering effect is insufficient with the energy-sensitive resist alone, the aluminum layer which is the layer to be etched may be removed as shown in the cross-sectional view of FIG. 12 and energy sensitive resist e.g. product name
A silicon oxide layer 44 is inserted between the organic resist layers 13 such as AZ-1370, and the silicon oxide 44 is first etched using the organic resist layer 13 as a mask. After forming an etching mask pattern with the silicon oxide 44, Ccl 4 , A method has also been attempted in which plasma is generated using a chlorine gas such as Pcl 3 or Bcl 3 and the aluminum layer 12 is dry etched in a parallel plate plasma reaction chamber.
しかしながら、この方法においてはアルミニウ
ム層１２の横方向へのエツチングが異常に大きく
生ずるためアルミニウムパターン形成には大きな
障害となり適さない。 However, in this method, the aluminum layer 12 is etched to an abnormally large extent in the lateral direction, which is a major hindrance to forming an aluminum pattern and is not suitable.
また、この酸化珪素層４４の代りに酸化アルミ
ニウム層を使用する方法も試みられているが、や
はりアルミニウム層の横方向へのエツチングが異
常に大きく生じ、アルミニウムパターンの形成に
は適さない。 Also, attempts have been made to use an aluminum oxide layer in place of the silicon oxide layer 44, but this method also causes abnormally large lateral etching of the aluminum layer, making it unsuitable for forming an aluminum pattern.
本発明の目的は前記従来のアルミニウムのエツ
チングマスクパターン形成方法の欠点を除去した
アルミニウムのエツチングマスクパターンを形成
するための方法を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming an aluminum etching mask pattern that eliminates the drawbacks of the conventional aluminum etching mask pattern forming method.
本発明によれば、半導体装置の表面に設けたア
ルミニウム層表面を被エツチング場所及び非エツ
チング場所に区画してエツチングマスクパターン
を形式する工程において、当該アルミニウム層表
面をエネルギー感応性レジストにて覆う工程と、
当該エネルギー感応性レジストの所望区画にエネ
ルギーを照射した後に現像してエネルギー感応性
レジストパターンを形成する工程の後に窒素プラ
ズマにて窒素処理をする工程と当該エネルギー感
応性レジストパターンを除去する工程にて、アル
ミニウム層表面に窒素処理層によるエツチングマ
スクパターンを形成し、当該アルミニウム層のド
ライエツチングを行うことを特徴とする半導体装
置の製造方法を得る。 According to the present invention, in the step of forming an etching mask pattern by dividing the surface of an aluminum layer provided on the surface of a semiconductor device into etched areas and non-etched areas, the step of covering the aluminum layer surface with an energy-sensitive resist and,
A step of irradiating a desired section of the energy-sensitive resist with energy and developing it to form an energy-sensitive resist pattern, a step of performing nitrogen treatment with nitrogen plasma, and a step of removing the energy-sensitive resist pattern. A method of manufacturing a semiconductor device is obtained, which comprises forming an etching mask pattern using a nitrogen-treated layer on the surface of an aluminum layer, and dry etching the aluminum layer.
また、本発明によれば、半導体装置の表面に設
けたアルミニウム層表面を被エツチング場所及び
非エツチング場所に区画してエツチングマスクパ
ターンを形式する工程において、当該アルミニウ
ム層表面をエネルギー感応性レジストにて覆う工
程と、当該エネルギー感応性レジストの所望区画
にエネルギーを照射した後に現像してエネルギー
感応性レジストパターンを形成する工程の後に全
面に窒素イオン注入して窒素処理をする工程と当
該エネルギー感応性レジストパターンを除去する
工程にて、アルミニウム層表面に窒素処理層によ
るエツチングマスクパターンを形成し、当該アル
ミニウム層のドライエツチングを行うことを特徴
とする半導体装置の製造方法を得る。 Further, according to the present invention, in the step of forming an etching mask pattern by dividing the surface of the aluminum layer provided on the surface of the semiconductor device into etched areas and non-etched areas, the aluminum layer surface is coated with an energy-sensitive resist. a step of irradiating a desired section of the energy-sensitive resist with energy and developing it to form an energy-sensitive resist pattern; a step of implanting nitrogen ions into the entire surface to perform nitrogen treatment; and a step of performing nitrogen treatment on the entire surface of the energy-sensitive resist. A method for manufacturing a semiconductor device is obtained, characterized in that in the step of removing the pattern, an etching mask pattern is formed on the surface of the aluminum layer by a nitrogen-treated layer, and the aluminum layer is dry etched.
以下本発明について図を用いて実施例により詳
述する。第５図ａに示す如く、被エツチング層で
あるアルミニウム層１２の表面にエネルギー感応
性レジスト１３にて被エツチング場所と非エツチ
ング場所とに区画する。ただしこの時、第１図に
示す従来方法とは逆に当該アルミニウム層のエツ
チングされる区画にエネルギー感応性レジスト１
３を残す様にする。次に第５図ｂに示す如く窒素
プラズマ５５に晒すことにより窒素処理を行いエ
ネルギー感応性レジスト１３にて被覆されていな
い当該アルミニウム層表面の区画に窒素処理層５
４を作る。処理は当然プラズマが発生する圧力、
印加電力である低真空、数百Ｗで行なう。時間
は、半導体LSIの製造工程で通常用いられしかも
一般的にレジストの耐性がある範囲である数分〜
10分となる。 Hereinafter, the present invention will be explained in detail with reference to the drawings and examples. As shown in FIG. 5a, the surface of the aluminum layer 12, which is the layer to be etched, is divided into etched areas and non-etched areas using an energy sensitive resist 13. However, at this time, contrary to the conventional method shown in FIG.
Make sure to leave 3. Next, as shown in FIG. 5b, nitrogen treatment is performed by exposing to nitrogen plasma 55, and a nitrogen treatment layer is formed on the section of the surface of the aluminum layer that is not covered with the energy sensitive resist 13.
Make 4. Of course, the process involves the pressure at which plasma is generated,
The applied power is a low vacuum of several hundred W. The time is a few minutes, which is normally used in the semiconductor LSI manufacturing process and within the tolerance of the resist.
It will be 10 minutes.
又は、第６図に示す如く窒素イオンを当該アル
ミニウム層表面近傍に分布する様に全面に注入す
ることにより窒素処理を行いエネルギー感応性レ
ジスト１３にて被覆されていない当該アルミニウ
ム層表面の区画に窒素処理層５４を作る。イオン
注入の加速度はイオンを表面とその近傍に注入で
き、しかも市敗のイオン注入装置における標準的
な値である100〜300KeVが適当である。また注
入密度は、半導体LSIの製造工程で通常用いられ
る1013〜1018cm-2ていどであれば形成した窒素処
理層５４はアルミニウム層１２のドライエツチン
グのときマスクとなる。 Alternatively, as shown in FIG. 6, nitrogen treatment is performed by injecting nitrogen ions over the entire surface of the aluminum layer so that they are distributed near the surface of the aluminum layer, and nitrogen is applied to the sections of the surface of the aluminum layer that are not covered with the energy-sensitive resist 13. A processing layer 54 is created. The appropriate acceleration for ion implantation is 100 to 300 KeV, which allows ions to be implanted into the surface and its vicinity, and which is a standard value for commercially available ion implanters. If the implantation density is 10 13 to 10 18 cm -2 , which is commonly used in the manufacturing process of semiconductor LSIs, the formed nitrogen treatment layer 54 will serve as a mask during dry etching of the aluminum layer 12.
続いて第５図ｃに示す如くエネルギー感応性レ
ジストを除去し、窒素処理層５４によるエツチン
グマスクパターンを形成する。しかる後に平行平
板型プラズマ反応室内に配置し、Ccl4、Pcl3、
Bcl3の如き塩素系のガスを用いてプラズマを発生
し、窒素処理層５４をマスクとして当該アルミニ
ウム層のドライエツチングを行うことにより第５
図ｄに示す如くのアルミニウムパターンを得る。
CCl4又はBCl3ガスを用いた反応性スパツタエツ
チングによるとAl部分と窒素プラズマ処理ある
いは窒素イオン注入して窒化してAl部分のエツ
チング速度の比は、AlとＮの化学組成比が１〜
３の範囲の窒化AlについてはAl部分に対して３
〜10の速度比となる。 Subsequently, as shown in FIG. 5c, the energy sensitive resist is removed and an etching mask pattern is formed using a nitrogen treatment layer 54. After that, it was placed in a parallel plate plasma reaction chamber, and Ccl 4 , Pcl 3 ,
Plasma is generated using a chlorine-based gas such as Bcl 3 , and the aluminum layer is dry etched using the nitrogen treatment layer 54 as a mask.
An aluminum pattern as shown in Figure d is obtained.
According to reactive sputter etching using CCl 4 or BCl 3 gas, the etching rate ratio of the Al part and the Al part by nitrogen plasma treatment or nitrogen ion implantation and nitriding is determined by the chemical composition ratio of Al and N being 1 to 1.
For Al nitride in the range of 3, 3 for the Al part
This results in a speed ratio of ~10.
これらの様な方法を採ることにより、エネルギ
ー感応性レジスト１３を薄くすることが可能であ
り、前記従来のエネルギー感応性レジストを厚く
塗布しなければならないために生ずる障害は除去
される。また使用されるエネルギー感応性レジス
トは塩素系のガスプラズマに対する耐エツチング
性も要求されない。あるいはまた厚く塗布する必
要もないためにエネルギー感応性レジストの選択
の範囲も広がることも利点の一つである。また一
方凹凸が存在する場合においても窒素処理層１７
の厚さは均一であるために、凸部における被覆効
果と凹部における被覆効果が異るということはな
くなる。更にアルミニウム層のエツチングマスク
として酸化珪素層、あるいはまた酸化アルミニウ
ム層を用いた場合に生ずる様な異常に大きな横方
向へのエツチングは生じない。 By employing methods such as these, it is possible to make the energy sensitive resist 13 thin, and the problems caused by having to apply thick coatings of the conventional energy sensitive resists are eliminated. Furthermore, the energy-sensitive resist used is not required to have etching resistance against chlorine-based gas plasma. Another advantage is that the range of energy-sensitive resists that can be selected is expanded because there is no need to apply a thick coating. On the other hand, even when unevenness exists, the nitrogen-treated layer 17
Since the thickness is uniform, there is no difference between the coating effect on the convex portions and the coating effect on the concave portions. Furthermore, no abnormally large lateral etching occurs, as would occur if a silicon oxide layer or even an aluminum oxide layer were used as an etching mask for the aluminum layer.
尚、本発明における被エツチング層としてのア
ルミニウム層は純アルミニウム層だけでなく珪素
を含んだアルミニウムあるいは銅を含んだアルミ
ニウムの如く不純物が含まれていても良い。また
窒素処理層５４は薄いため、アルミニウム層の配
線としての導電性にはほとんど影響を与えなかつ
た。 The aluminum layer as the layer to be etched in the present invention is not limited to a pure aluminum layer, but may also contain impurities such as aluminum containing silicon or aluminum containing copper. Furthermore, since the nitrogen-treated layer 54 was thin, it hardly affected the conductivity of the aluminum layer as a wiring.
第１図は従来方法のアルミニウム層上に直接有
機レジストでパターニングした断面図、第２図は
アルミニウム及び有機レジストをドライエツチン
グした時のエツチング時間とエツチング深さの関
係を示した特性図、第３図ａは半導体装置を模し
た凹凸の在る場合について有機レジストのパター
ニングを行つた場合の上面図、第３図ｂは第３図
ａの場合の断面図、第４図はアルミ層上に酸化珪
素層を堆積しその上に有機レジストでパターニン
グした断面図、第５図ａ及び第５図ｄは本発明の
一実施例を示し、第５図ａはアルミニウム層上に
直接エネルギー感応性レジストでパターニングし
たときの断面図、第５図ｂは窒素プラズマに曝し
ている断面図、第５図ｃは窒素プラズマに曝した
後に又は窒素イオン注入後に有機レジストを除去
したときの断面図、第５図ｄはアルミニウム層を
エツチングしたときの断面図をそれぞれ示す。さ
らに第６図は窒素イオン注入の断面図を示す。
尚、図において、１１……アルミニウム層を担
持する層、１２……アルミニウム層、１３……エ
ネルギー感応性レジスト層、１４……表面が凹部
で有機レジストが厚くなつている部分、１５……
表面の凸部で有機レジストが薄くなつている部
分、４４……酸化珪素層、５４……窒素処理層、
５５……窒素プラズマである。
Figure 1 is a cross-sectional view of patterning with an organic resist directly on an aluminum layer using the conventional method, Figure 2 is a characteristic diagram showing the relationship between etching time and etching depth when dry etching aluminum and organic resist, and Figure 3 is a characteristic diagram showing the relationship between etching time and etching depth when dry etching aluminum and organic resist. Figure a is a top view when patterning an organic resist with unevenness imitating a semiconductor device, Figure 3b is a cross-sectional view of Figure 3a, and Figure 4 is an oxidized layer on an aluminum layer. Cross-sectional views of a silicon layer deposited and patterned with an organic resist thereon, FIGS. 5a and 5d, illustrate an embodiment of the present invention, and FIG. 5b is a sectional view after patterning; FIG. 5b is a sectional view after exposure to nitrogen plasma; FIG. 5c is a sectional view after the organic resist is removed after exposure to nitrogen plasma or after nitrogen ion implantation; d shows a cross-sectional view when the aluminum layer is etched. Furthermore, FIG. 6 shows a cross-sectional view of nitrogen ion implantation. In the figure, 11...layer supporting an aluminum layer, 12...aluminum layer, 13...energy sensitive resist layer, 14...portion where the surface is concave and thickened with organic resist, 15...
Portions where the organic resist is thinned at convex portions on the surface, 44...Silicon oxide layer, 54...Nitrogen treated layer,
55...Nitrogen plasma.
Claims (1)
面を被エツチング場所及び非エツチング場所に区
画してエツチングマスクパターンを形式する工程
において、当該アルミニウム層表面をエネルギー
感応性レジストにて覆う工程と、当該エネルギー
感応性レジストの所望区画にエネルギーを照射し
た後に現像してエネルギー感応性レジストパター
ンを形成する工程の後に窒素プラズマにて窒素処
理をする工程と当該エネルギー感応性レジストパ
ターンを除去する工程にて、アルミニウム層表面
に窒素処理層によるエツチングマスクパターンを
形成し、当該アルミニウム層のドライエツチング
を行うことを特徴とする半導体装置の製造方法。 ２ 半導体装置の表面に設けたアルミニウム層表
面を被エツチング場所及び非エツチング場所に区
画してエツチングマスクパターンを形式する工程
において、当該アルミニウム層表面をエネルギー
感応性レジストにて覆う工程と、当該エネルギー
感応性レジストの所望区画にエネルギーを照射し
た後に現像してエネルギー感応性レジストパター
ンを形成する工程の後に全面に窒素イオン注入し
て窒素処理をする工程と当該エネルギー感応性レ
ジストパターンを除去する工程にて、アルミニウ
ム層表面に窒素処理層によるエツチングマスクパ
ターンを形成し、当該アルミニウム層のドライエ
ツチングを行うことを特徴とする半導体装置の製
造方法。[Claims] 1. In the process of forming an etching mask pattern by dividing the surface of an aluminum layer provided on the surface of a semiconductor device into etched areas and non-etched areas, the aluminum layer surface is covered with an energy-sensitive resist. a step of irradiating a desired section of the energy-sensitive resist with energy and then developing it to form an energy-sensitive resist pattern; a step of performing nitrogen treatment with nitrogen plasma; and removing the energy-sensitive resist pattern. 1. A method for manufacturing a semiconductor device, comprising forming an etching mask pattern using a nitrogen-treated layer on the surface of the aluminum layer, and dry etching the aluminum layer. 2. In the step of forming an etching mask pattern by dividing the surface of an aluminum layer provided on the surface of a semiconductor device into etched areas and non-etched areas, the step of covering the surface of the aluminum layer with an energy-sensitive resist, and the step of covering the surface of the aluminum layer with an energy-sensitive resist; After the step of irradiating energy to a desired section of the resist and developing it to form an energy-sensitive resist pattern, the step of implanting nitrogen ions into the entire surface to perform nitrogen treatment, and the step of removing the energy-sensitive resist pattern. 1. A method of manufacturing a semiconductor device, which comprises forming an etching mask pattern using a nitrogen-treated layer on the surface of an aluminum layer, and dry etching the aluminum layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1684880A JPS56114328A (en) | 1980-02-14 | 1980-02-14 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1684880A JPS56114328A (en) | 1980-02-14 | 1980-02-14 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56114328A JPS56114328A (en) | 1981-09-08 |
| JPH0261141B2 true JPH0261141B2 (en) | 1990-12-19 |
Family
ID=11927625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1684880A Granted JPS56114328A (en) | 1980-02-14 | 1980-02-14 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56114328A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4601778A (en) * | 1985-02-25 | 1986-07-22 | Motorola, Inc. | Maskless etching of polysilicon |
-
1980
- 1980-02-14 JP JP1684880A patent/JPS56114328A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56114328A (en) | 1981-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4645562A (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
| US4377437A (en) | Device lithography by selective ion implantation | |
| JPS63304644A (en) | Method of forming via-hole | |
| JPH0122728B2 (en) | ||
| US4362598A (en) | Method of patterning a thick resist layer of polymeric plastic | |
| US5563098A (en) | Buried contact oxide etch with poly mask procedure | |
| JP2001358061A (en) | Method for manufacturing semiconductor device | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPH02252233A (en) | Fine pattern forming method | |
| JPH0261141B2 (en) | ||
| US6387774B1 (en) | Methods for forming patterned layers including notched etching masks | |
| JPH08227873A (en) | Manufacture of semiconductor device | |
| JPH0794467A (en) | Dry etching method | |
| KR100300073B1 (en) | Manufacturing method for photoresist pattern in semiconductor device | |
| JPS6213813B2 (en) | ||
| JPH1083989A (en) | Pattern forming method | |
| JPS58132927A (en) | Formation of pattern | |
| JPS6054775B2 (en) | Dry development method | |
| JPS5898932A (en) | Manufacture of semiconductor device | |
| JPS5923522A (en) | Dry etching method | |
| JPH06177031A (en) | Formation of resist pattern | |
| KR960015496B1 (en) | Storage electrode manufacturing method of semiconductor device | |
| JPH02174121A (en) | Method for improving etching selectivity in semiconductor manufacturing process | |
| JPH01107556A (en) | Forming method for pattern and semiconductor device employing the same | |
| JPH04267337A (en) | Manufacture of semiconductor device |