JPH0258869A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPH0258869A JPH0258869A JP63210972A JP21097288A JPH0258869A JP H0258869 A JPH0258869 A JP H0258869A JP 63210972 A JP63210972 A JP 63210972A JP 21097288 A JP21097288 A JP 21097288A JP H0258869 A JPH0258869 A JP H0258869A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum wiring
- wiring layer
- bit lines
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 62
- 229910052782 aluminium Inorganic materials 0.000 abstract description 62
- 238000000059 patterning Methods 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 108
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 11
- 230000003068 static effect Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 7
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000428 dust Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
A、産業上の利用分野
B0発明の概要
C0従来技術
り0発明が解決しようとする問題点
E0問題点を解決するための手段
F1作用
G、実施例[第1図乃至第4図]
H1発明の効果
(A、産業上の利用分野)
本発明はメモリ装置、特にビット線が複数平面的に平行
に延在するメモリ装置に関する。
に延在するメモリ装置に関する。
(B、発明の概要)
本発明は、上記のメモリ装置において、隣接ビット線間
の寄生容量を小さくし、且つビット線に要求されるパタ
ーニングのファイン性を低くするため、 隣接する2つの上記ビット線を互いに異なる層(レイヤ
ー1ayer)で形成するものである。
の寄生容量を小さくし、且つビット線に要求されるパタ
ーニングのファイン性を低くするため、 隣接する2つの上記ビット線を互いに異なる層(レイヤ
ー1ayer)で形成するものである。
(C,従来技術)
スターティックRAMはリフレッシュ不要なランダムア
クセスメモリであり、特開昭61−53763号公報に
紹介されているように、MOSFETと負荷抵抗(高抵
抗シリコン層)からなる一対のインバータをたすきかけ
接続してフリップフロップを構成し、さらにそのフリッ
プフロップにアクセスゲートを成す一対のMOSFET
を接続することによって1つのメモリセルを構成したも
のである。
クセスメモリであり、特開昭61−53763号公報に
紹介されているように、MOSFETと負荷抵抗(高抵
抗シリコン層)からなる一対のインバータをたすきかけ
接続してフリップフロップを構成し、さらにそのフリッ
プフロップにアクセスゲートを成す一対のMOSFET
を接続することによって1つのメモリセルを構成したも
のである。
そして、スターティックRAMは二層のアルミニウム配
線層を有するものか多いが、このようなものにおいては
ビット線はそのうちの一方の層のアルミニウム配線層に
より形成される。
線層を有するものか多いが、このようなものにおいては
ビット線はそのうちの一方の層のアルミニウム配線層に
より形成される。
(D、発明が解決しようとする問題点)ところで、二層
アルミニウム構造のメモリ装置においては高集積化に伴
って隣接ビット線間の間隔が非常に狭くなり、ダストに
よってビット線間が短絡する事故が起き易く配線歩留り
か低くなるという問題がある。というのは、高集積度の
スターティックRAMにおいては1つの狭いメモリセル
領域上に2木のビット線(B、B)を通す必要があり、
このように狭いメモリセル領域上に同じレイヤーの配線
層を2本並べて形成すると当然に隣接ビット線間の間隔
が狭くなるのである。
アルミニウム構造のメモリ装置においては高集積化に伴
って隣接ビット線間の間隔が非常に狭くなり、ダストに
よってビット線間が短絡する事故が起き易く配線歩留り
か低くなるという問題がある。というのは、高集積度の
スターティックRAMにおいては1つの狭いメモリセル
領域上に2木のビット線(B、B)を通す必要があり、
このように狭いメモリセル領域上に同じレイヤーの配線
層を2本並べて形成すると当然に隣接ビット線間の間隔
が狭くなるのである。
そして、隣接ビット線間の間隔が狭くなると、ビット線
に要求されるバターニングのファイン性が高くなり、ま
たダストによる悪影響を受けやすくなるので配線歩留り
が悪くなるだけでなく、ビット線間の寄生容量が大きく
なり、高速性が低下するという問題も生じる。
に要求されるバターニングのファイン性が高くなり、ま
たダストによる悪影響を受けやすくなるので配線歩留り
が悪くなるだけでなく、ビット線間の寄生容量が大きく
なり、高速性が低下するという問題も生じる。
本発明はこのような問題点を解決すべく為されたもので
あり、隣接ビット線間の寄生容量を小さくし、社つビッ
ト線に要求されるバターニングのファイン性を低くし、
配線歩留りを高くすることを目的とする。
あり、隣接ビット線間の寄生容量を小さくし、社つビッ
ト線に要求されるバターニングのファイン性を低くし、
配線歩留りを高くすることを目的とする。
(E、問題点を解決するための手段)
本発明メモリ装置は上記問題点を解決するため、隣接す
る2つの上記ビット線を互いに異なる層(レイヤー)で
形成することを特徴とする。
る2つの上記ビット線を互いに異なる層(レイヤー)で
形成することを特徴とする。
(F、作用)
本発明メモリ装置によれば、隣接ビット線が異なる層(
レイヤー)に形成されているので、その間に絶縁層が介
在し、ダストによって短絡される虞れがないし、ビット
線に要求されるパターニングのファイン性も低くでき、
延いては配線歩留りを高くすることができる。
レイヤー)に形成されているので、その間に絶縁層が介
在し、ダストによって短絡される虞れがないし、ビット
線に要求されるパターニングのファイン性も低くでき、
延いては配線歩留りを高くすることができる。
そして、隣接ビット線間はその間に絶縁層が介在して異
なる層を成しているのでビット線間寄生容重を減少させ
ることができる。
なる層を成しているのでビット線間寄生容重を減少させ
ることができる。
(G、実施例)[第1図乃至第4図]
以下、本発明メモリ装置を図示実施例に従フて詳細に説
明する。
明する。
第1図及び第2図(A)、(B)は本発明メモリ装置の
一つの実施例を示すもので、第1図は平面図、第2図(
A)は第1図のA−A線に沿う拡大断面図、第2図(B
)は第1図のB−B線に沿う拡大断面図である。
一つの実施例を示すもので、第1図は平面図、第2図(
A)は第1図のA−A線に沿う拡大断面図、第2図(B
)は第1図のB−B線に沿う拡大断面図である。
図面において、1は半導体基板、2は第1層目の多結晶
シリコンからなるワード線、3は半導体基板1の表面部
に選択的に形成されたソース・ドレイン拡散層のうちの
特にビット線に接続される拡散層である。4は層間絶縁
層、5は第1層目のアルミニウム配線層、6は該アルミ
ニウム配線層5上を覆う層間絶縁層、7は第2層目のア
ルミニウム配線層である。
シリコンからなるワード線、3は半導体基板1の表面部
に選択的に形成されたソース・ドレイン拡散層のうちの
特にビット線に接続される拡散層である。4は層間絶縁
層、5は第1層目のアルミニウム配線層、6は該アルミ
ニウム配線層5上を覆う層間絶縁層、7は第2層目のア
ルミニウム配線層である。
上記第1層目のアルミニウム配線層5と第2層目のアル
ミニウム配線層7は共にビット線を構成している。そし
て、基本的にはこのビット線は隣接する部分はどこでも
互いに異なる層(レイヤー)によって、即ち、第1層目
のアルミニウム配線層5と第2層目のアルミニウム配線
層7とによって構成されている。このようにしたのは、
隣接ビット線が異なる層(レイヤー)で形成されている
とその間に絶縁層が介在し、十から見た間隔がどんなに
狭くてもダストによって短絡される虞わがない。また、
ビット線に要求されるバターニングのファイン性も低く
て済む。極端にいえば、隣接ビット線が上から見て一部
市なっていても大きな問題とはならないのである。従っ
て、配線歩留りをきわめて高くすることができる。
ミニウム配線層7は共にビット線を構成している。そし
て、基本的にはこのビット線は隣接する部分はどこでも
互いに異なる層(レイヤー)によって、即ち、第1層目
のアルミニウム配線層5と第2層目のアルミニウム配線
層7とによって構成されている。このようにしたのは、
隣接ビット線が異なる層(レイヤー)で形成されている
とその間に絶縁層が介在し、十から見た間隔がどんなに
狭くてもダストによって短絡される虞わがない。また、
ビット線に要求されるバターニングのファイン性も低く
て済む。極端にいえば、隣接ビット線が上から見て一部
市なっていても大きな問題とはならないのである。従っ
て、配線歩留りをきわめて高くすることができる。
次に、多数のビットが接続される各ビット線それぞれが
、そわの延在方向に第1層目のアルミニウム配線層5と
第2層目のアルミニウム配線層7とで互い違いに形成さ
れている。即ち、1本のビット線はある部分が第1層目
のアルミニウム配線層5により形成され、次の部分は該
アルミニウム配線層5とコンタクトホールを介して接続
された第2層目のアルミニウム配線層7により形成され
、その次の部分は該アルミニウム配線層7とコンタク[
・ホールを介して接続された第1層目のアルミニウム配
線層5により形成されている。このようにするのは次の
理由による。
、そわの延在方向に第1層目のアルミニウム配線層5と
第2層目のアルミニウム配線層7とで互い違いに形成さ
れている。即ち、1本のビット線はある部分が第1層目
のアルミニウム配線層5により形成され、次の部分は該
アルミニウム配線層5とコンタクトホールを介して接続
された第2層目のアルミニウム配線層7により形成され
、その次の部分は該アルミニウム配線層7とコンタク[
・ホールを介して接続された第1層目のアルミニウム配
線層5により形成されている。このようにするのは次の
理由による。
1本のビット線の全部を第1層目のアルミニウム配線層
5により形成し、それと隣接するビット線全部を第2層
目のアルミニウム配線層7により形成するという構成に
よっても本発明の目的を達成することができ、本発明は
このような態様でも実施することができる。但し、この
ような態様で実施した場合は、一対のビット線間に電気
的条件に若干のアンバランスが生じる虞れがある。とい
うのは、第1層目のアルミニウム配線層5と第2層目の
アルミニウム配線層7とは半導体基板1との間隔、半導
体基板1に対する静電容量等電気的条件が完全に同一で
ないからである。そして、このようなアンバランスがあ
ると% 1つのメモリセルからの信号の読み出しをそれ
に接続された一対のビット線(B、B)のレベルの差を
センスアンプによって増幅することによって読み出すた
けに高速で且つ正確に読み出す機能が低下する虞れがあ
る。
5により形成し、それと隣接するビット線全部を第2層
目のアルミニウム配線層7により形成するという構成に
よっても本発明の目的を達成することができ、本発明は
このような態様でも実施することができる。但し、この
ような態様で実施した場合は、一対のビット線間に電気
的条件に若干のアンバランスが生じる虞れがある。とい
うのは、第1層目のアルミニウム配線層5と第2層目の
アルミニウム配線層7とは半導体基板1との間隔、半導
体基板1に対する静電容量等電気的条件が完全に同一で
ないからである。そして、このようなアンバランスがあ
ると% 1つのメモリセルからの信号の読み出しをそれ
に接続された一対のビット線(B、B)のレベルの差を
センスアンプによって増幅することによって読み出すた
けに高速で且つ正確に読み出す機能が低下する虞れがあ
る。
そこで、本実施例においてはく第3図、第4図に示す実
施例においても同様であるが)、各ビット線をその延在
方向に第1のアルミニウム配線層5と第2のアルミニウ
ム配線層7とでUい違いに形成して、第1のアルミニウ
ム配線層5と第2のアルミニウム配線層7の電気的条件
を平均化したものが各ビット線の電気的条件となり、ビ
ット線間に電気的条件の差が生じないようにしているの
である。尚、このように各ビット線はそれぞれそれの延
在方向に沿って第1のアルミニウム配線層5と第2のア
ルミニウム配線層7とで互い違いに形成されているが、
しかし、基本的にはどの部分をとっても隣接するビット
線が異なる層(レイヤー)のアルミニウム配線層によっ
て形成され、同層のアルミニウム配線層が隣接しないよ
うになっている。勿論、本発明の目的を達成するためで
ある。特に、第1層目と第2層目のアルミニウム配線層
5・7間のコンタクト部を互いにずらすことによって第
2層目のアルミニウム配線層7・7どつしは絶対に近接
しないようになっている。
施例においても同様であるが)、各ビット線をその延在
方向に第1のアルミニウム配線層5と第2のアルミニウ
ム配線層7とでUい違いに形成して、第1のアルミニウ
ム配線層5と第2のアルミニウム配線層7の電気的条件
を平均化したものが各ビット線の電気的条件となり、ビ
ット線間に電気的条件の差が生じないようにしているの
である。尚、このように各ビット線はそれぞれそれの延
在方向に沿って第1のアルミニウム配線層5と第2のア
ルミニウム配線層7とで互い違いに形成されているが、
しかし、基本的にはどの部分をとっても隣接するビット
線が異なる層(レイヤー)のアルミニウム配線層によっ
て形成され、同層のアルミニウム配線層が隣接しないよ
うになっている。勿論、本発明の目的を達成するためで
ある。特に、第1層目と第2層目のアルミニウム配線層
5・7間のコンタクト部を互いにずらすことによって第
2層目のアルミニウム配線層7・7どつしは絶対に近接
しないようになっている。
というのは、第1層目のアルミニウム配線層5に比較し
て第2層目のアルミニウム配線層7の方が起伏に富んだ
下地に形成され、ファインなパターニングが難しいから
である。但し、第1層目の各アルミニウム配線層5につ
いては端部が同層で別のアルミニウム配線層5の端部と
相近接している。しかし、第1層目のアルミニウム配線
層5は元来第2層目のアルミニウム配線層7に比較して
、平坦な下地に形成されているし、また、近接している
のは各アルミニウム配線層7の端部どつしであるに過ぎ
ないので、このことはほとんど問題にはならない。
て第2層目のアルミニウム配線層7の方が起伏に富んだ
下地に形成され、ファインなパターニングが難しいから
である。但し、第1層目の各アルミニウム配線層5につ
いては端部が同層で別のアルミニウム配線層5の端部と
相近接している。しかし、第1層目のアルミニウム配線
層5は元来第2層目のアルミニウム配線層7に比較して
、平坦な下地に形成されているし、また、近接している
のは各アルミニウム配線層7の端部どつしであるに過ぎ
ないので、このことはほとんど問題にはならない。
また、本実施例においては、第1層目のアルミニウム配
線層5上には第2層目のアルミニウム配線層7が全く存
在していないので、第1層目のアルミニウム配線層5の
厚さを厚くしても支障をきたさない。即ち、第1層目の
アルミニウム配線層5を厚くしてもその上には第2層目
のアルミニウム配線層7が存在していないのでアルミニ
ウム配線層7のカバレージには影響を与えない。従って
、第1層目のアルミニウム配線層5を従来よりも厚くす
ることが許容され、その結果、エレクトロマイグレーシ
ョンに強くすることができるという効果も得られる。
線層5上には第2層目のアルミニウム配線層7が全く存
在していないので、第1層目のアルミニウム配線層5の
厚さを厚くしても支障をきたさない。即ち、第1層目の
アルミニウム配線層5を厚くしてもその上には第2層目
のアルミニウム配線層7が存在していないのでアルミニ
ウム配線層7のカバレージには影響を与えない。従って
、第1層目のアルミニウム配線層5を従来よりも厚くす
ることが許容され、その結果、エレクトロマイグレーシ
ョンに強くすることができるという効果も得られる。
尚、第1の実施例は本発明を二層アルミニウムプロセス
の比較的−数的なスターティックRAMに適用したもの
であり、ビット線と、アクセスゲートを成すMOS F
ETのソース・ドレイン拡散層3との電気的接続は第
1層目のアルミニウム配線層5をコンタクトホールを介
して拡散層3の表面に接続することにより行っている。
の比較的−数的なスターティックRAMに適用したもの
であり、ビット線と、アクセスゲートを成すMOS F
ETのソース・ドレイン拡散層3との電気的接続は第
1層目のアルミニウム配線層5をコンタクトホールを介
して拡散層3の表面に接続することにより行っている。
第3図及び第4図(A)、(B)は本発明を三層ポリシ
リコン二層アルミニウム構造のスターティックRAMに
通用した実施例(第2の実施例)を示すものである。三
層ポリシリコン二層アルミニウム構造のスターティック
RAMは、特開昭62−293668号公報等により紹
介されているように、第1層目のポリシリコン層でMO
SFETのゲート電極、ワード線を形成し、第2層目の
ポリシリコン層でメモリセルの接地線を形成し、第3N
目のポリシリコン層で負荷用の抵抗素子を形成したもの
である。
リコン二層アルミニウム構造のスターティックRAMに
通用した実施例(第2の実施例)を示すものである。三
層ポリシリコン二層アルミニウム構造のスターティック
RAMは、特開昭62−293668号公報等により紹
介されているように、第1層目のポリシリコン層でMO
SFETのゲート電極、ワード線を形成し、第2層目の
ポリシリコン層でメモリセルの接地線を形成し、第3N
目のポリシリコン層で負荷用の抵抗素子を形成したもの
である。
そして、本実施例は本発明をその三層ポリシリコン二層
アルミニウム構造のスターティックRAMに適用するに
あたって、第2層目のポリシリコン層8を拡散層3の電
極取り出しに中継配線層として利用している。
アルミニウム構造のスターティックRAMに適用するに
あたって、第2層目のポリシリコン層8を拡散層3の電
極取り出しに中継配線層として利用している。
即ち、ポリシリコン層8は第1層目のアルミニウム配線
層5の下層にあたり、該アルミニウム配線層5とコンタ
クトホールを介して接続され、また該ポリシリコン層8
はコンタクトホールを介してソース・ドレイン拡散層3
に接続されている。
層5の下層にあたり、該アルミニウム配線層5とコンタ
クトホールを介して接続され、また該ポリシリコン層8
はコンタクトホールを介してソース・ドレイン拡散層3
に接続されている。
本実施例はこの点で第1の実施例と異なるに過ぎず、そ
れ以外の点では第1の実施例と共通し、第1の実施例で
得ることのできる効果は第1の実施例においても得るこ
とができる。
れ以外の点では第1の実施例と共通し、第1の実施例で
得ることのできる効果は第1の実施例においても得るこ
とができる。
(H,発明の効果)
以上に述べたように、本発明の請求項(1)のメモリ装
置は、ビット線が複数の平面的に平行に延在するメモリ
装置において、隣接する2つの上記ビット線を互いに異
なる層(レイヤー)で形成してなることを特徴とするも
のである。従って、この請求項(1)のメモリ装置によ
れば、隣接ビット線が異なる層(レイヤー)に形成され
ているので、その間に絶縁層が介在し、ダストによって
短絡される虞れがないし、ビット線に要求されるバター
ニングのファイン性も低くでき、延いては配線歩留りを
高くすることができる。そして、隣接ビット線間はその
間に絶縁層が介在して異なる層を成しているのでビット
線間寄生容量を減少させることができる。
置は、ビット線が複数の平面的に平行に延在するメモリ
装置において、隣接する2つの上記ビット線を互いに異
なる層(レイヤー)で形成してなることを特徴とするも
のである。従って、この請求項(1)のメモリ装置によ
れば、隣接ビット線が異なる層(レイヤー)に形成され
ているので、その間に絶縁層が介在し、ダストによって
短絡される虞れがないし、ビット線に要求されるバター
ニングのファイン性も低くでき、延いては配線歩留りを
高くすることができる。そして、隣接ビット線間はその
間に絶縁層が介在して異なる層を成しているのでビット
線間寄生容量を減少させることができる。
請求項(2)のメモリ装置は請求項(1)のメモリ装置
において、各ビット線をその延在方向に異なる層(レイ
ヤー)で互い違いに形成したものである。従って、この
請求項(2)のメモリ装置によれば、一方のビット線と
、それの信号を反転した信シ)の通る他方のビット線と
が対半導体基板容量等の電気的条件でアンバランスにな
る虞れがない。
において、各ビット線をその延在方向に異なる層(レイ
ヤー)で互い違いに形成したものである。従って、この
請求項(2)のメモリ装置によれば、一方のビット線と
、それの信号を反転した信シ)の通る他方のビット線と
が対半導体基板容量等の電気的条件でアンバランスにな
る虞れがない。
請求項(3)のメモリ装置は、下側のアルミニウム配線
層を直接半導体基板にコンタクトさせるようにしたもの
で、これにより請求項(2)のメモリ装置を、最も一般
的な二層アルミニウムプロセスによるスターティックR
AMに支障なく適用できる。
層を直接半導体基板にコンタクトさせるようにしたもの
で、これにより請求項(2)のメモリ装置を、最も一般
的な二層アルミニウムプロセスによるスターティックR
AMに支障なく適用できる。
請求項(4)のメモリ装置は、下側のアルミニウム配線
層を中継配線層を介して半導体基板にコンタクトさせる
ようにしたので、これにより請求項(2)のメモリ装置
を三層ポリシリコン二層アルミニウム構造のスターティ
ックRAMに支障なく適用できる。
層を中継配線層を介して半導体基板にコンタクトさせる
ようにしたので、これにより請求項(2)のメモリ装置
を三層ポリシリコン二層アルミニウム構造のスターティ
ックRAMに支障なく適用できる。
第1図及び第2図(A)、(B)は本発明メモリ装置の
一つの実施例(第1の実施例)を示すもので、第1図は
平面図、第2図(A)は第1図のA−A線に沿う拡大断
面図、第2図(B)は第1図のB−B線に沿う拡大断面
図、第3図及び第4図(A)、(B)は本発明を三層ポ
リシリコン二層アルミニウム構造のスターティックRA
Mに適用した実施例(第2の実施例)を示すもので、第
3図はf面図、第4図(A)は第3図のA−A線に沿う
断面図、第4図(B)は第3図のB−B線に沿う断面図
である。 符号の説明 1.3・・・半導体基板、 5・・・下側配線層、7・・・ 8・・・中継配線層。 上側配線層、
一つの実施例(第1の実施例)を示すもので、第1図は
平面図、第2図(A)は第1図のA−A線に沿う拡大断
面図、第2図(B)は第1図のB−B線に沿う拡大断面
図、第3図及び第4図(A)、(B)は本発明を三層ポ
リシリコン二層アルミニウム構造のスターティックRA
Mに適用した実施例(第2の実施例)を示すもので、第
3図はf面図、第4図(A)は第3図のA−A線に沿う
断面図、第4図(B)は第3図のB−B線に沿う断面図
である。 符号の説明 1.3・・・半導体基板、 5・・・下側配線層、7・・・ 8・・・中継配線層。 上側配線層、
Claims (4)
- (1)ビット線が複数平面的に平行に延在するメモリ装
置において、 隣接する2つの上記ビット線を互いに異なる層で形成し
てなる ことを特徴とするメモリ装置 - (2)各ビット線をその延在方向に異なる層で互い違い
に形成してなる ことを特徴とする請求項(1)記載のメモリ装置 - (3)ビット線を成す層のうちの下側の層を直接半導体
基板に接続することによりビット線と半導体基板との電
気的接続をしてなる ことを特徴とする請求項(2)記載のメモリ装置 - (4)ビット線を成す層のうちの下側の層を全く別の中
継配線層を介して半導体基板に接続することによりビッ
ト線と半導体基板との電気的接続をしてなる ことを特徴とする請求項(2)記載のメモリ装置
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63210972A JP2743389B2 (ja) | 1988-08-24 | 1988-08-24 | メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63210972A JP2743389B2 (ja) | 1988-08-24 | 1988-08-24 | メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0258869A true JPH0258869A (ja) | 1990-02-28 |
JP2743389B2 JP2743389B2 (ja) | 1998-04-22 |
Family
ID=16598178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63210972A Expired - Fee Related JP2743389B2 (ja) | 1988-08-24 | 1988-08-24 | メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2743389B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202030A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体記憶装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63108593A (ja) * | 1986-10-27 | 1988-05-13 | Fujitsu Ltd | ダイナミツクランダムアクセスメモリ |
JPS63188890A (ja) * | 1987-02-02 | 1988-08-04 | Mitsubishi Electric Corp | ダイナミツク形半導体記憶装置 |
JPH01200663A (ja) * | 1988-02-04 | 1989-08-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH01293652A (ja) * | 1988-05-23 | 1989-11-27 | Mitsubishi Electric Corp | ダイナミツク型ランダムアクセスメモリ |
-
1988
- 1988-08-24 JP JP63210972A patent/JP2743389B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63108593A (ja) * | 1986-10-27 | 1988-05-13 | Fujitsu Ltd | ダイナミツクランダムアクセスメモリ |
JPS63188890A (ja) * | 1987-02-02 | 1988-08-04 | Mitsubishi Electric Corp | ダイナミツク形半導体記憶装置 |
JPH01200663A (ja) * | 1988-02-04 | 1989-08-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH01293652A (ja) * | 1988-05-23 | 1989-11-27 | Mitsubishi Electric Corp | ダイナミツク型ランダムアクセスメモリ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202030A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2743389B2 (ja) | 1998-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5672894A (en) | Semiconductor device | |
US5289037A (en) | Conductor track configuration for very large-scale integrated circuits | |
JP2001127247A (ja) | 半導体装置 | |
JPH0546984B2 (ja) | ||
US4631705A (en) | Semiconductor integrated circuit memory device | |
JP2001189420A (ja) | 半導体装置 | |
JP2638487B2 (ja) | 半導体記憶装置 | |
US5773857A (en) | Semiconductor device having dummy wiring conductors for suppressing heat-treatment-induced shifting | |
JP3677346B2 (ja) | 電界効果により制御可能の半導体デバイス | |
KR950002040A (ko) | 반도체 장치 및 그의 제조방법 | |
KR900000634B1 (ko) | 보장된 횡단면을 갖는 배선으로 된 반도체 메모리장치 | |
JPH0258869A (ja) | メモリ装置 | |
JP4041873B2 (ja) | 静電気放電保護回路及び静電気放電保護回路を形成する方法 | |
JP3486662B2 (ja) | 集積回路 | |
KR100225944B1 (ko) | 가변 드레인 전류형 트랜지스터를 갖는 반도체 장치 | |
JPH05275613A (ja) | 積層型半導体装置 | |
JP2825039B2 (ja) | 半導体記憶装置 | |
JPH02126665A (ja) | 半導体装置 | |
JPH05326886A (ja) | メモリ装置 | |
JP2672504B2 (ja) | 半導体メモリ装置 | |
JPH037963Y2 (ja) | ||
JP2710253B2 (ja) | 半導体集積回路の多層配線構造 | |
JPH09167796A (ja) | 強誘電体記憶装置 | |
KR0172829B1 (ko) | 반도체 메모리 셀어레이 | |
JPS6098669A (ja) | パワ−トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |