JPH0256011A - パネル挿抜方法 - Google Patents
パネル挿抜方法Info
- Publication number
- JPH0256011A JPH0256011A JP63206794A JP20679488A JPH0256011A JP H0256011 A JPH0256011 A JP H0256011A JP 63206794 A JP63206794 A JP 63206794A JP 20679488 A JP20679488 A JP 20679488A JP H0256011 A JPH0256011 A JP H0256011A
- Authority
- JP
- Japan
- Prior art keywords
- panel
- processing circuit
- data processing
- circuit
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000010586 diagram Methods 0.000 description 9
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
例えば、動作中のプロセッサシステムから、データ処理
回路とバッファ回路とを含むパネルを。
回路とバッファ回路とを含むパネルを。
該プロセッサシステムの動作に影響を与えることなく挿
抜する際に使用されるパネル挿抜方法に関し、 該パネルに対する電源制御の簡単化、またはパネルの回
路規模が増加しない様にすることを目的とし、 入力データを処理し、処理したデータを出力するデータ
処理回路と、システムバスと該データ処理回路とのイン
タフェースを取るバスバッファ回路とを搭載したパネル
を含むプロセッサシステムにおいて、該パネルに電源制
御手段を設け、動作中の該プロセッサシステムに該パネ
ルを挿入する時は該データ処理回路への電源オンを該バ
ッファ回路よりも速クシ、動作中のプロセッサシステム
から該パネルを抜き取る時は該データ処理回路の電源オ
フを該バスバッファ回路よりも遅くする様にする。
抜する際に使用されるパネル挿抜方法に関し、 該パネルに対する電源制御の簡単化、またはパネルの回
路規模が増加しない様にすることを目的とし、 入力データを処理し、処理したデータを出力するデータ
処理回路と、システムバスと該データ処理回路とのイン
タフェースを取るバスバッファ回路とを搭載したパネル
を含むプロセッサシステムにおいて、該パネルに電源制
御手段を設け、動作中の該プロセッサシステムに該パネ
ルを挿入する時は該データ処理回路への電源オンを該バ
ッファ回路よりも速クシ、動作中のプロセッサシステム
から該パネルを抜き取る時は該データ処理回路の電源オ
フを該バスバッファ回路よりも遅くする様にする。
本発明は、例えば動作中のプロセッサシステムから、デ
ータ処理回路とバッファ回路とを含むパネルを、該プロ
セッサシステムの動作に影響を与えることなく挿抜する
際に使用されるパネル挿抜方法に関するものである。
ータ処理回路とバッファ回路とを含むパネルを、該プロ
セッサシステムの動作に影響を与えることなく挿抜する
際に使用されるパネル挿抜方法に関するものである。
一般に、複数のチャネルを持つ伝送システムであって、
チャネル単位にインテリジェントを持たせる場合、それ
ぞれのチャネルは複雑な処理や機能が必要となるので、
単純なプロセッサユニ7トではなく複数のプロセッサユ
ニットを接続したプロセッサシステムが必要となる。
チャネル単位にインテリジェントを持たせる場合、それ
ぞれのチャネルは複雑な処理や機能が必要となるので、
単純なプロセッサユニ7トではなく複数のプロセッサユ
ニットを接続したプロセッサシステムが必要となる。
例えば、プロセッサシステムは第4図に示す様にプロセ
ッサ221にRO門222. RAM 223.ダイレ
クトメモリアクセスDMAC224や各種の入出力機器
がバス226を介して接続されているプロセッサユニッ
トが複数個、互いに接続されているシステムである。
ッサ221にRO門222. RAM 223.ダイレ
クトメモリアクセスDMAC224や各種の入出力機器
がバス226を介して接続されているプロセッサユニッ
トが複数個、互いに接続されているシステムである。
さて、この様なプロセッサシステムが動作中に。
例えばユニットを構成するパネルをこのシステムの動作
に影響を与えずに挿抜する為にはこのパネルの電源をオ
フ/オンしなければならないが、この時、該パネルに対
する電源制御の簡単化、またはパネルの回路規模が増加
しない様にすることが必要である。
に影響を与えずに挿抜する為にはこのパネルの電源をオ
フ/オンしなければならないが、この時、該パネルに対
する電源制御の簡単化、またはパネルの回路規模が増加
しない様にすることが必要である。
第5図は従来例のブロック図を示す。ここで、2.2′
はそれぞれパネルで2例えば共通のユニットに収容され
、これらのパネルのバスバッファ回路21には制御回路
ICとバスバッファICとが入っているとする。
はそれぞれパネルで2例えば共通のユニットに収容され
、これらのパネルのバスバッファ回路21には制御回路
ICとバスバッファICとが入っているとする。
図において、プロセッサを含むデータ処理回路22が制
御回路ICに対してデータ取り込みを命令すると、この
ICはバスバッファICをオンにし、システムバス1.
バスバッファICを介してデータをデータ処理回路22
に送る。そこで、この処理回路でデータ処理が行われ、
処理されたデータは上記と逆の経路を通ってシステムバ
スに送られる。
御回路ICに対してデータ取り込みを命令すると、この
ICはバスバッファICをオンにし、システムバス1.
バスバッファICを介してデータをデータ処理回路22
に送る。そこで、この処理回路でデータ処理が行われ、
処理されたデータは上記と逆の経路を通ってシステムバ
スに送られる。
ここで、例えばパネル2が不良になり交換を必要とする
際には、そのパネルを含むユニット、または装置全体の
電源をスイッチ3でオフにしてから、または各パネル毎
に設けである電源制御用スイッチ(図示せず)のうちの
対応するスイッチをオフにしてから不良パネルを抜き取
っていた。
際には、そのパネルを含むユニット、または装置全体の
電源をスイッチ3でオフにしてから、または各パネル毎
に設けである電源制御用スイッチ(図示せず)のうちの
対応するスイッチをオフにしてから不良パネルを抜き取
っていた。
この理由は、電源オンの状態でパネルを抜くと過渡現象
によりバス上に雑音が送出され、動作中の他のユニット
または装置(特に、プロセッサが入っている部分)が誤
動作する可能性があるためである。
によりバス上に雑音が送出され、動作中の他のユニット
または装置(特に、プロセッサが入っている部分)が誤
動作する可能性があるためである。
ここで、パネル交換の為にユニットまたは装置全体の電
源をオフにすると、そのユニットまたは装置に入ってい
る他のパネルの電源もオフになるが、このオフのタイミ
ングは他のパネルが使用してない時、または電源をオフ
にしてもよい状態に制御した時であり、パネル交換はそ
の後になる。
源をオフにすると、そのユニットまたは装置に入ってい
る他のパネルの電源もオフになるが、このオフのタイミ
ングは他のパネルが使用してない時、または電源をオフ
にしてもよい状態に制御した時であり、パネル交換はそ
の後になる。
または、パネル毎に電源制御用スイッチを設ける場合は
、電源制御を行う為の制御回路やスイッチの取り付けが
必要となり1回路規模が大きくなる。
、電源制御を行う為の制御回路やスイッチの取り付けが
必要となり1回路規模が大きくなる。
即ち、プロセッサシステムを誤動作させずにパネル交換
を行う為には電源制御が複雑になり、またはパネルの回
路規模が太き(なると云う問題がある。
を行う為には電源制御が複雑になり、またはパネルの回
路規模が太き(なると云う問題がある。
本発明はパネルに対する電源制御の簡単化、またはパネ
ルの回路規模が増加しない様にすることを目的とする。
ルの回路規模が増加しない様にすることを目的とする。
第1図は本発明の原理ブロック図を示す。
図中、5は入力データを処理し、処理したデータを出力
するデータ処理回路で、1はシステムバスであり、4は
該データ処理回路とのインタフェースを取るバスバッフ
ァ回路である。
するデータ処理回路で、1はシステムバスであり、4は
該データ処理回路とのインタフェースを取るバスバッフ
ァ回路である。
また、6は動作中のプロセッサシステムにパネルを挿入
する時は該データ処理回路への電源接続を該バッファ回
路よりも速(シ、動作中のプロセッサシステムから該パ
ネルを抜き取る時は該データ処理回路の電源断を該バス
バッファ回路よりも遅くする電源制御手段である。
する時は該データ処理回路への電源接続を該バッファ回
路よりも速(シ、動作中のプロセッサシステムから該パ
ネルを抜き取る時は該データ処理回路の電源断を該バス
バッファ回路よりも遅くする電源制御手段である。
〔作用〕
本発明はバスバッファ回路4とデータ処理回路5を搭載
したパネルに電源制御手段6を設け、動作中のプロセッ
サシステムにパネルを挿入する時はデータ処理回路の電
源オンをバスバッファ回路のそれよりも速くシ、パネル
を抜き取る時はデータ処理回路の電源オフをバスバッフ
ァ回路のそれよりも遅くする。これにより、電源オン、
オフの際の不安定動作状態にあるデータ処理回路がシス
テムバスに接続されないので該プロセッサシステムの動
作に影響を与えることはない。
したパネルに電源制御手段6を設け、動作中のプロセッ
サシステムにパネルを挿入する時はデータ処理回路の電
源オンをバスバッファ回路のそれよりも速くシ、パネル
を抜き取る時はデータ処理回路の電源オフをバスバッフ
ァ回路のそれよりも遅くする。これにより、電源オン、
オフの際の不安定動作状態にあるデータ処理回路がシス
テムバスに接続されないので該プロセッサシステムの動
作に影響を与えることはない。
即ち、パネル挿入時はデータ処理回路の動作が安定した
後にシステムバスとデータ処理回路とが接続され、パネ
ルを抜き取る時はシステムバスとデータ処理回路との接
続を断にした後、このデータ処理回路の電源をオフにす
る。
後にシステムバスとデータ処理回路とが接続され、パネ
ルを抜き取る時はシステムバスとデータ処理回路との接
続を断にした後、このデータ処理回路の電源をオフにす
る。
これにより、パネルに対する電源制御の簡単化。
またはパネルの回路規模が増加しない。
第2図は本発明の実施例の構成図、第3図は第2図の動
作説明図で、第3図(a)はパネル挿入時の動作説明図
、第3図(b)はパネル抜き取り時の動作説明図である
。また、第3図中の左側の符号は第2図中の同じ符号の
部分の動作波形を示す。
作説明図で、第3図(a)はパネル挿入時の動作説明図
、第3図(b)はパネル抜き取り時の動作説明図である
。また、第3図中の左側の符号は第2図中の同じ符号の
部分の動作波形を示す。
ここで、電源端子オス側61.61”と電源端子メス側
62は電源制御手段6の構成部分である。以下。
62は電源制御手段6の構成部分である。以下。
第3図を参照して第2図の動作を説明する。
先ず、第2図に示す様にバスバッファ回路4とデータ処
理回路5に設けられている電源端子のオス側61.61
”は前者の方が後者よりも短くなっている。
理回路5に設けられている電源端子のオス側61.61
”は前者の方が後者よりも短くなっている。
この為、電源端子オス側61.61°を電源端子メス側
62に挿入する際は電源端子オス側611が電源端子メ
ス側62に接続した後、電源端子オス側61が電源端子
メス側62に接続する。
62に挿入する際は電源端子オス側611が電源端子メ
ス側62に接続した後、電源端子オス側61が電源端子
メス側62に接続する。
一方、電源端子オス側61.61°を電源端子メス側6
2から抜き取る時は先ず電源端子オス側61が電源端子
メス側62から離れた後、電源端子オス側611が離れ
る。
2から抜き取る時は先ず電源端子オス側61が電源端子
メス側62から離れた後、電源端子オス側611が離れ
る。
即ち、パネルを挿入する時は第3図(a)−■〜■に示
す様にデータ処理回路5の電源がオンになった後、バス
バッファ回路がオンになるので、安定動作になったデー
タ処理回路から正しい制御信号がバスバッファ回路4に
送られ、バスバッファ回路は制御信号に対応する動作を
する。
す様にデータ処理回路5の電源がオンになった後、バス
バッファ回路がオンになるので、安定動作になったデー
タ処理回路から正しい制御信号がバスバッファ回路4に
送られ、バスバッファ回路は制御信号に対応する動作を
する。
また、パネルを抜き取る時は第3図(b)−■〜■に示
す様にバスバッファ回路の電源がオフになった後、デー
タ処理回路の電源がオフになるので、バスバッファ回路
とシステムバスの接続が断になった後、バスバッファ回
路とデータ処理回路との接続が断となる。
す様にバスバッファ回路の電源がオフになった後、デー
タ処理回路の電源がオフになるので、バスバッファ回路
とシステムバスの接続が断になった後、バスバッファ回
路とデータ処理回路との接続が断となる。
これにより、該パネルに対する電源制御の簡単化、また
はパネルの回路規模が増加しない。
はパネルの回路規模が増加しない。
〔発明の効果〕
以上詳細に説明した様に本発明によれば該パネルに対す
る電源制御の簡単化、またはパネルの回路規模が増加し
ないと云う効果がある。
る電源制御の簡単化、またはパネルの回路規模が増加し
ないと云う効果がある。
第3図は第2図の動作説明図、
第4図はプロセッサシステムの構成図例、第5図は従来
例のブロック図を示す。 図において、 1はシステムバス、 4はバスバッファ回路、 5はデータ処理回路、 6は電源制御手段を示す。 システム 八−7 木、疋り月〇史施イ列f)構成図 第 Z 図 7でネル顯イ 第2図の勤・1乍言え臼烏図 第3図 第 LI図
例のブロック図を示す。 図において、 1はシステムバス、 4はバスバッファ回路、 5はデータ処理回路、 6は電源制御手段を示す。 システム 八−7 木、疋り月〇史施イ列f)構成図 第 Z 図 7でネル顯イ 第2図の勤・1乍言え臼烏図 第3図 第 LI図
Claims (1)
- 【特許請求の範囲】 入力データを処理し、処理したデータを出力するデータ
処理回路(5)と、システムバス(1)と該データ処理
回路とのインタフェースを取るバスバッファ回路(4)
とを搭載したパネルを含むプロセッサシステムにおいて
、 該パネルに電源制御手段(6)を設け、 動作中の該プロセッサシステムに該パネルを挿入する時
は該データ処理回路への電源オンを該バッファ回路より
も速くし、 動作中のプロセッサシステムから該パネルを抜き取る時
は該データ処理回路の電源オフを該バスバッファ回路よ
りも遅くすることを特徴とするパネル挿抜方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63206794A JPH0256011A (ja) | 1988-08-20 | 1988-08-20 | パネル挿抜方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63206794A JPH0256011A (ja) | 1988-08-20 | 1988-08-20 | パネル挿抜方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0256011A true JPH0256011A (ja) | 1990-02-26 |
Family
ID=16529207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63206794A Pending JPH0256011A (ja) | 1988-08-20 | 1988-08-20 | パネル挿抜方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0256011A (ja) |
-
1988
- 1988-08-20 JP JP63206794A patent/JPH0256011A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03231320A (ja) | マイクロコンピュータシステム | |
JPH0256011A (ja) | パネル挿抜方法 | |
JP2993337B2 (ja) | 2重系のバスコントロ−ル方法 | |
US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
JPH05233110A (ja) | 活線挿抜方式 | |
JPH06149718A (ja) | 入出力装置の切り替え方式 | |
JP2528225Y2 (ja) | 電子連動装置 | |
JPH0720972A (ja) | 活線挿抜装置 | |
JPH07168603A (ja) | 多重化制御装置 | |
JPS6242646A (ja) | 回線切替装置の制御方式 | |
JPS63208109A (ja) | 電子回路基板 | |
CN115826720A (zh) | 一种基于继电器的电脑接口电源通断控制器 | |
SU643879A1 (ru) | Микропроцессорное вычислительное устройство | |
CN103576570B (zh) | 控制装置 | |
JPS63225850A (ja) | スレ−ブプロセツサのバスドライバ/レシ−バパワ制御方式 | |
JPH0738776A (ja) | 映像信号処理回路 | |
JPH04195410A (ja) | 機器接続切離し制御装置 | |
JPS564826A (en) | Electronic computer | |
JPH04167113A (ja) | 情報処理装置 | |
JPH1049267A (ja) | 電源制御システム | |
JPH06290128A (ja) | 制御装置の通信切換システム | |
JPH0457116A (ja) | パッケージ挿抜方式 | |
JPS6197769A (ja) | バスコントロ−ラ | |
JPH11112310A (ja) | 接点入力信号処理装置 | |
JPH07141288A (ja) | Dma転送方式 |